1. 物料型号:
- 型号:CPLL66-1600-2200
- 封装:0.60" SQ SMD
2. 器件简介:
- CPLL66是一款完整的PLL/Synthesizer,仅需外部频率参考和供电电压即可驱动内部PLL(锁相环)和VCO(压控振荡器)。
- 该器件通过标准的三线接口(数据、时钟和加载使能)进行编程。
3. 引脚分配:
- LE(Load Enable):加载使能,CMOS输入
- DATA(Serial Data Input):串行数据输入
- CLK(Serial Data Input):串行数据输入
- LD(Lock Detect):锁定检测
- REF(Reference Input):参考输入
- V1(Analog Supply Input, VCO):模拟电源输入(VCO)
- V2(Digital Supply Input, PLL):数字电源输入(PLL)
- RF(RF Output):射频输出
4. 参数特性:
- 频率范围:1.600 GHz至2.200 GHz
- 步进大小:1000 KHz
- 稳定时间:5毫秒(对于小于25MHz的频率步进)
- 输出功率:+5.0 dBm至+9.0 dBm
- 输出相位噪声:-75 dBc/Hz至-70 dBc/Hz(1KHz偏移),-98 dBc/Hz至-94 dBc/Hz(10KHz偏移)
- 电源电压:V1=11.4至12.6伏,V2=2.7至3.3伏
- 电源电流:I1=VCO输入电流20mA,I2=PLL输入电流25mA
- 杂散抑制:-65 dBc至-60 dBc
- 参考馈通:-80 dBc至-70 dBc
- 谐波抑制:2nd -15 dBc至-10 dBc,3rd -25 dBc至-15 dBc
- 参考频率:10 MHz
- 输入阻抗:100K Ohm
- RF输出阻抗:50 Ohm
- 工作温度范围:-40℃至+85℃
5. 功能详解:
- CPLL66系列覆盖1GHz至5GHz的频段,采用紧凑的0.6英寸x 0.6英寸x 0.15英寸SMD封装,节省板空间。
- 典型4GHz处的相位噪声为-90dBc/Hz(10KHz偏移),最小输出功率为0dBm。
6. 应用信息:
- 数字无线电设备、固定无线接入、卫星通信系统、基站、个人通信系统、便携式无线电、测试仪器、无线基础设施。
7. 封装信息:
- 封装尺寸:0.6英寸x 0.6英寸x 0.15英寸SMD封装。