0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心
发布
  • 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
CY2509ZC-1

CY2509ZC-1

  • 厂商:

    CYPRESS(赛普拉斯)

  • 封装:

  • 描述:

    CY2509ZC-1 - Spread Aware, Ten/Eleven Output Zero Delay Buffer - Cypress Semiconductor

  • 详情介绍
  • 数据手册
  • 价格&库存
CY2509ZC-1 数据手册
9/10 CY2509/10 Spread Aware™, Ten/Eleven Output Zero Delay Buffer Features • Spread AwareTM—designed to work with SSFTG reference signals • Well suited to both 100- and 133-MHz designs • Ten (CY2509) or eleven (CY2510) LVCMOS/LVTTL outputs • Single output enable pin for CY2510 version, dual pins on CY2509 devices allow shutting down a portion of the outputs • 3.3V power supply • On board 25Ω damping resistors • Available in 24-pin TSSOP package • Improved tracking skew, but narrower frequency support limit when compared to W132-09B/10B Key Specifications Operating Voltage: ................................................ 3.3V±10% Operating Range: ........................40 MHz < fOUT < 140 MHz Cycle-to-Cycle Jitter: ................................................
CY2509ZC-1
1. 物料型号: - CY2509/10

2. 器件简介: - CY2509/10是基于PLL的时钟驱动器,用于双列直插式存储模块(DIMM)。该时钟驱动器输出频率高达133MHz,输出间偏差小于250ps。CY2509/10提供最小周期到周期和长期抖动,这对于满足DIMM应用中的严格输入到输入偏差预算非常重要。

3. 引脚分配: - CLK:参考输入,输出信号Q0:9将与此信号同步。 - FBIN:反馈输入,必须由一个输出(通常是FBOUT)提供,以确保正常工作。 - Q0:8:集成系列电阻输出,频率和相位与参考信号相等。 - Q9:集成系列电阻输出,频率和相位与参考信号相等。 - FBOUT:反馈输出,通常直接连接到FBIN输入。 - AVDD、VDD:模拟电源连接,连接到3.3V。 - AGND、GND:模拟地连接,连接到公共系统地平面。 - OE:输出使能输入,连接到VDD(高电平)以正常工作。

4. 参数特性: - 工作电压:3V±10% - 工作范围:0 MHz < 四 < 140 MHz - 周期到周期抖动:00 s - 输出到输出偏差:100ps - 相位误差抖动:100 ps

5. 功能详解: - CY2509/10设计用于接受SSFTG信号,以减少EMI。零延迟缓冲器如果未设计为传递此特性可能会导致偏差失败。 - 输出使能引脚允许在不使用时关闭输出,减少EMI和功耗。

6. 应用信息: - CY2509/10用于DIMM应用,提供足够的驱动以支持所有DIMM板时钟需求。也适用于新的PC133 SDRAM设计,运行至133MHz。

7. 封装信息: - 24引脚薄型缩减小外型封装(TSSOP)
CY2509ZC-1 价格&库存

很抱歉,暂时无法提供与“CY2509ZC-1”相匹配的价格&库存,您可以联系我们找货

免费人工找货