0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心
发布
  • 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
CY2509ZXC-1T

CY2509ZXC-1T

  • 厂商:

    CYPRESS(赛普拉斯)

  • 封装:

    TSSOP-24

  • 描述:

  • 详情介绍
  • 数据手册
  • 价格&库存
CY2509ZXC-1T 数据手册
CY2509/10 Spread Aware™, Ten/Eleven Output Zero Delay Buffer Features • Spread Aware™—designed to work with SSFTG reference signals • Well suited to both 100- and 133-MHz designs • Ten (CY2509) or eleven (CY2510) LVCMOS/LVTTL outputs • 50 ps typical peak cycle-to-cycle jitter • Single output enable pin for CY2510 version, dual pins on CY2509 devices allow shutting down a portion of the outputs • 3.3V power supply • On board 25Ω damping resistors • Available in 24-pin TSSOP package • Improved tracking skew, but narrower frequency support limit when compared to W132-09B/10B Key Specifications Operating Voltage: ................................................3.3V±10% Operating Range: ....................... 40 MHz < fOUT < 140 MHz Cycle-to-Cycle Jitter: ................................................
CY2509ZXC-1T
物料型号: - CY2509/10

器件简介: - CY2509/10是赛普拉斯半导体公司生产的Spread Aware™,十/十一输出零延迟缓冲器,适用于100-和133-MHz设计,提供十个(CY2509)或十一个(CY2510)LVCMOS/LVTTL输出,具有50ps的典型峰值周期到周期抖动,3.3V电源供电,并在板上集成了25Ω的阻尼电阻。

引脚分配: - CLK:参考输入,输出信号Q0:9将与此信号同步。 - FBIN:反馈输入,必须由一个输出(通常是FBOUT)提供,以确保正常工作。 - Q0:8:集成系列电阻器输出,频率和相位与参考信号相等。 - Q9:集成系列电阻器输出,频率和相位与参考信号相等。 - FBOUT:反馈输出,芯片上集成了25Ω系列电阻。 - AVDD、VDD:模拟电源连接,连接到3.3V。 - AGND、GND:模拟地连接,连接到公共系统地平面。 - OE:输出使能输入,连接到VDD(高电平)以正常工作,连接到GND(低电平)时所有输出禁用。

参数特性: - 工作电压:3V±10% - 工作频率范围:40 MHz < fOUT < 140 MHz - 周期到周期抖动:100 ps - 输出到输出偏斜:100 ps - 相位误差抖动:<100 ps

功能详解: - CY2509/10用于双列直插式内存模块的PLL基础时钟驱动器,输出频率高达133 MHz,输出到输出偏斜小于250 ps,提供最小的周期到周期和长期抖动,以满足DIMM应用中的紧密输入到输入偏斜预算。 - 设计用于接受当前主板设计中使用的SSFTG信号,以减少EMI。 - 输出使能引脚允许在不使用时关闭输出,减少EMI和功耗。

应用信息: - 适用于需要100-MHz时钟速度的256-和512-兆字节内存模块,特别是对于以16x4或8x8配置的卡,主板提供的时钟信号通常不足以满足DIMM上所有内存和逻辑的需求。

封装信息: - 24引脚薄型收缩小外形封装(TSSOP),提供商业温度范围的版本,并有铅免费版本可供选择。
CY2509ZXC-1T 价格&库存

很抱歉,暂时无法提供与“CY2509ZXC-1T”相匹配的价格&库存,您可以联系我们找货

免费人工找货