CY2DL814SXC

CY2DL814SXC

  • 厂商:

    CYPRESS(赛普拉斯)

  • 封装:

    SOIC16

  • 描述:

    IC CLK BUFFER 1:4 400MHZ 16SOIC

  • 详情介绍
  • 数据手册
  • 价格&库存
CY2DL814SXC 数据手册
ComLink™ Series CY2DL814 1:4 Clock Fanout Buffer Features • Low-voltage operation • VDD = 3.3V • 1:4 Fanout • Single-input configurable for — LVDS, LVPECL, or LVTTL — Four differential pairs of LVDS outputs • Drives 50- or 100-ohm load (selectable) • Low input capacitance • 85 ps typical output-to-output skew •
CY2DL814SXC
1. 物料型号: - CY2DL814ZI:16-pin TSSOP封装,工业级,工作温度范围-40℃至85℃。 - CY2DL8142IT:16-pin TSSOP封装,胶带和卷轴包装,工业级,工作温度范围-40℃C至85℃。 - CY2DL814SI:16-pin SOIC封装,工业级,工作温度范围-40°C至85℃C。 - CY2DL814SIT:16-pin SOIC封装,胶带和卷轴包装,工业级,工作温度范围-40°C至85℃C。 - 其他型号还包括商业级和无铅版本。

2. 器件简介: - Cypress CY2系列网络电路采用先进的0.35微米CMOS技术制造,实现了业界最快的逻辑速度。 - CY2DL814扇出缓冲器具有单个LVDS、LVPECL或LVTTL兼容输入和四个LVDS输出对。 - 设计用于数据通信时钟管理应用,从单个输入减少对输入时钟的负载。

3. 引脚分配: - IN+, IN-(6,7脚):可配置的差分输入对或单线。默认为LVPECL。详见配置。 - CNTRL(3脚):LVTTL/LVCMOS,将标准LVDS驱动转换为高驱动。 - CONFIG(2脚):LVTTL/LVCMOS,将输入(IN /IN)从默认的LVPECL/LVDS(逻辑=0)转换为LVTTL/LVCMOS(逻辑=1)。 - EN1, EN2(1.8脚):LVTTL/LVCMOS,使能/禁用逻辑。详见下表。 - Q1A, Q1B, Q2A, Q2B, Q3A, Q3B, Q4A, Q4B(16,15,14,13 12,11,10,9脚):LVDS差分输出。 - VDD(4脚):正电源电压。 - GND(5脚):地。

4. 参数特性: - 低输入电容,典型输出到输出偏斜85ps,典型传播延迟小于4ns。 - 符合Bellcore 802.3标准,操作频率高达350MHz至700Mbps。 - 工业版本可用,封装包括TSSOP/SOIC。

5. 功能详解: - CY2DL814适用于从单端到LVDS的电平转换,以及LVDS基时钟信号的分发。 - 可配置的输入和输出功能,输入可以选择LVPECL/LVTTL或LVDS信号,而输出驱动支持标准和高驱动LVDS。 - 可以使用单个部件/设备驱动50欧姆或100欧姆的线路。

6. 应用信息: - 适用于数据通信时钟管理,减少输入时钟的负载,适用于电平转换和LVDS时钟信号的分发。

7. 封装信息: - 提供16-pin TSSOP和SOIC封装,包括工业级和商业级版本,以及无铅版本。
CY2DL814SXC 价格&库存

很抱歉,暂时无法提供与“CY2DL814SXC”相匹配的价格&库存,您可以联系我们找货

免费人工找货