1. 物料型号：
- 型号：CY2DL814
2. 器件简介：
- Cypress CY2系列网络电路采用先进的0.35微米CMOS技术制造，实现了业界最快的逻辑速度。
- CY2DL814扇出缓冲器具有单个LVDS、LVPECL或LVTTL兼容输入和四对LVDS输出。
- 设计用于数据通信时钟管理应用，从单个输入减少对输入时钟的负载。
- CY2DL814非常适合从单端到LVDS的电平转换，以及/或LVDS基时钟信号的分发。
- CY2DL814具有可配置的输入和输出功能，输入可以选择LVPECL/LVTTL或LVDS信号，而输出驱动器支持标准和高驱动LVDS。
3. 引脚分配：
- 6,7引脚：IN+, IN-，可配置的差分输入对或单线。默认为LVPECL。
- 3引脚：CNTRL，LVTTL/LVCMOS，将标准LVDS驱动器转换为高驱动驱动器。标准驱动（逻辑=0）/高驱动/总线（逻辑=1）。
- 2引脚：CONFIG，LVTTL/LVCMOS，将输入（IN /IN）从默认的LVPECL/LVDS（逻辑=0）转换为LVTTL/LVCMOS（逻辑=1）。
- 1.8引脚：EN1, EN2，LVTTL/LVCMOS，使能/禁用逻辑。详见下表。
- 16,15,14,13 12,11,10,9引脚：Q1A, Q1B, Q2A, Q2B, Q3A, Q3B, Q4A, Q4B，LVDS差分输出。
- 4引脚：VDD，电源正电压。
- 5引脚：GND，地。
4. 参数特性：
- 工作电压：3.3V。
- 1:4扇出。
- 支持LVDS、LVPECL或LVTTL输入。
- 支持50或100欧姆负载（可选）。
- 低输入电容。
- 85ps典型输出到输出偏斜。
- <4ns典型传播延迟。
- 不超过Bellcore 802.3标准。
- 操作频率高达350 MHz – 700 Mbps。
- 提供工业版本。
- 封装包括TSSOP/SOIC。
5. 功能详解：
- 该器件允许使用单一部件/设备驱动50欧姆或100欧姆线路。
- 配置输入和输出功能，以适应不同的信号标准和驱动需求。
6. 应用信息：
- 适用于数据通信时钟管理，减少输入时钟的负载，适合电平转换和时钟信号分发。
7. 封装信息：
- 可用封装包括TSSOP和SOIC。
