CY2DP814ZXC

物料型号： - 型号：CY2DP814

器件简介： - Cypress CY2系列网络电路采用先进的0.35微米CMOS技术生产，实现了业界最快的逻辑。 - CY2DP814是一个1:4扇出缓冲器，具有单个LVDS或单个与LVPECL兼容的输入和四个LVPECL输出对。 - 设计用于数据通信时钟管理应用，单个输入的扇出减少了输入时钟的负载。

引脚分配： - 引脚6和7（IN+, IN-）：可配置的差分输入对或单线。默认为LVPECL。 - 引脚2（CONFIG WW）：LVTTL/LVCMOS，将输入从默认的LVPECL/LVDS（逻辑=0）转换为LVTTL/LVCMOS（逻辑=1）。 - 引脚1和8（EN1, EN2）：LVTTL/LVCMOS，使能/禁用逻辑。 - 引脚16至9（Q1A, Q1B, Q2A,Q2B, Q3A, Q3B, Q4A, Q4B）：LVPECL，差分输出。 - 引脚3和4（VDD）：电源，正供电电压。 - 引脚5（GND）：电源，地。

参数特性： - 低输入电容 - 典型传播延迟小于4纳秒 - 典型输出到输出偏斜为85皮秒 - 提供工业版本 - 可用的TSSOP封装

功能详解： - CY2DP814适用于从单端到LVPECL和/或LVDS基础时钟信号的电平转换，以及LVDS基础时钟信号的分发。 - 输入可以在逻辑家族之间配置，可以选择LVPECL/LVTTL或LVDS信号，而输出驱动支持能够驱动50欧姆线的LVPECL。

应用信息： - 适用于数据通信时钟管理应用。

封装信息： - 可用的封装：16引脚TSSOP / SOIC。