### 物料型号
- CY7B9910：TTL输出的低偏斜时钟缓冲器。
- CY7B9920：CMOS输出的低偏斜时钟缓冲器。
### 器件简介
CY7B9910和CY7B9920是用于高性能计算机系统的低偏斜系统时钟分配的多输出时钟驱动器。每个独立的驱动器可以驱动阻抗低至50Ω的终端传输线，并提供最小且规定的输出偏斜和全摆幅逻辑电平。
### 引脚分配
| 信号名称 | 引脚 | 描述 |
| --- | --- | --- |
| REF | 输入 | 参考频率输入，提供所有功能变化的测量频率和时序。 |
| FB | 输入 | PLL反馈输入（通常连接到八个输出之一）。 |
| FS[1.2.3] | 输入 | 三级频率范围选择。 |
| TEST | 输入 | 三级选择，见TEST模式。 |
| Q[0..7] | 输出 | 时钟输出。 |
| VCCN | 电源 | 输出驱动器的电源。 |
| VccQ | 电源 | 内部电路的电源。 |
| GND | 电源 | 地。 |
### 参数特性
- 所有输出偏斜小于100ps（典型值）和250ps（最大值）。
- 输出操作频率15至80MHz。
- 零输入到输出延迟。
- 50%占空比输出。
- 抖动：小于200ps峰峰值，小于25ps均方根。
### 功能详解
- 完全集成的PLL支持“零延迟”能力。
- 外部除法能力与内部PLL相结合，允许在时钟目的地将低频时钟乘以几乎任何因子分配。
- 输出驱动50Ω终端线。
- 相位频率检测器和滤波器块接受来自参考频率（REF）输入和反馈（FB）输入的输入，并生成校正信息以控制电压控制振荡器（VCO）的频率。
### 应用信息
这些器件适用于需要低偏斜时钟分布的高性能计算机系统，优化了系统的时序。
### 封装信息
- 24引脚SOIC封装。
