S6E2HE6F0AGV2000A

S6E2HE4E0A、S6E2HE6E0A S6E2HE4F0A、S6E2HE6F0A S6E2HE4G0A、S6E2HE6G0A 初版 基于32位ARM® Cortex®-M4F FM4微控制器 S6E2HE 系列产品是高度集成的 32 位微控制器，具有高性能和低成本优势。此系列微控制器基于 ARM Cortex-M4F 处理器、集成 片上闪存和 SRAM。此外，它还集成电机控制定时器，A/D 转换器和通信接口（UART、CSIO、I2C、LIN）等各种外设。 特性 32 位 ARM Cortex-M4F 内核 外部总线接口  处理器版本：r0p1  支持 SRAM，NOR、NAND 闪存和 SDRAM 器件  工作频率高达 160 MHz  最多支持 9 个片选信号，分别为 CS0 到 CS8（其中 CS8 仅适 用于 SDRAM）  内置 FPU  支持 DSP 指令  8/16 位数据宽度  内存保护单元（MPU）：提升嵌入式系统可靠性  最多支持 25 位的地址总线  嵌套向量中断控制器（NVIC）：1 个 NMI（不可屏蔽中断）、128  支持地址/数据复用 个外设中断以及 16 个中断优先级  支持外部 RDY 功能  24 位系统定时器（系统节拍定时器）：用于操作系统任务调度  支持加扰功能 • 可以使能/禁用 0x6000_0000 到 0xDFFF_FFFF（大小以 4 MB 为单位）的外部存储区加扰功能。 • 能够设置两种加扰密钥 • 注意：必须调用专用的软件库才能实现该功能。 片上存储器  闪存 本系列包括两个独立的集成片上闪存。  主闪存 • 最大 512 KB • 内置闪存加速系统，自带 16 KB 追踪缓冲存储器 • 可在 72 MHz 的工作频率下对闪存执行读操作，无须等待 周期。通过闪存加速系统，在高于 72 MHz 的工作频率下， 也可以对闪存执行相当的读取操作。 • 代码安全保护功能  工作闪存 • 32 KB • 读周期： • 6 个等待周期：工作频率为 120 MHz 以上，最高可达 160 MHz • 4 个等待周期：工作频率为 72 MHz 以上，最高可达 120 MHz • 2 个等待周期：工作频率为 40 MHz 以上，最高可达 72 MHz • 无等待周期：工作频率最高可达 40 MHz • 为代码保护提供加密功能 多功能串行接口（最多支持 8 个通道）  64 字节的 FIFO（FIFO 深度取决于通信模式或位长度）。  各通道的操作模式如下：  UART  CSIO  LIN  I2 C  UART  全双工双缓冲区  可选择是否支持奇偶校验  内置专用波特率发生器  外部时钟可用作串行时钟  硬件流控制 ：通过 CTS/RTS 自动控制传输（仅通道 4） 。  支持多种错误检测（奇偶校验错误、帧错误和溢出错误）  CSIO  SRAM 本系列的 SRAM 由三个独立的 SRAM（SRAM0、SRAM1 和 SRAM2）构成。SRAM0 挂在 Cortex-M4F 内核的 I-code 总线 或 D-code 总线。SRAM1 和 SRAM2 挂在 Cortex-M4F 内核的 系统总线。  SRAM0：最大 32 KB  SRAM1：最大 16 KB  SRAM2：最大 16 KB 赛普拉斯半导体公司 文档编号：002-00219 版本**  全双工双缓冲区  内置专用波特率发生器  支持溢出错误检测  支持串行片选功能（仅通道 6 和 7） SPI 接口（仅通道 4 和 6）  5 到 16 位数据长度  支持高速 • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 修订日期：2015 年 12 月 8 日 初版  LIN  支持 基础定时器（最多 8 个通道） 各通道的操作模式如下： LIN 协议 2.1 版本  全双工双缓冲区  16 位 PWM 定时器  支持主设备/从设备模式  生成 LIN break field （ LIN 间隔场） （长度 13 到 16 位可配 置）  生成 S6E2HE 系列 LIN break delimiter（LIN 间隔符） （长度 1 到 4 位可配 置）  支持多种错误检测（奇偶校验错误、帧错误和溢出错误）  16/32 位重载定时器  16/32 位 PWC 定时器  事件计数器模式（外部时钟模式） 通用 I/O 端口  I2 C  支持标准模式（最高速度为  16 位 PPG 定时器 100 kbps）/快速模式（最高速 度为 400 kbps）  支持高速模式（Fm+） （最高速度为 1000 kbps，仅通道 3 = 通道 A 和通道 7 = 通道 B） 本系列的引脚未用作外部总线或外设功能时，可将其作为通用 I/O 端口使用。此外还支持端口重定位功能。该功能将 I/O 端口 指定到可分配的外设。  引脚均可配置上拉功能 DMA 控制器（8 个通道）  可直接读取引脚电平 DMA 控制器拥有独立总线，可与 CPU 同时运行。  支持端口重定位功能  8 个独立配置和运行的通道  120 引脚封装提供多达 100 个高速通用 I/O 端口  可通过软件或内置外设请求触发数据传输  部分 I/O 引脚耐 5 V 输入电压。  传输地址范围：32 位（4 GB） 请参考第 4 章引脚说明和第 5 章 I/O 电路类型以了解相关引脚。  传输模式：块传输/突发传输/请求传输 多功能定时器（最多 3 个单元）  传输数据类型：字节/半字/字  传输块个数：1 到 16  传输次数：1 到 65536 DSTC（描述符系统数据传输控制器）（256 个通道） DSTC 可高速传输数据而无需 CPU 干预。DSTC 采用描述符 系统，根据存储器中描述符的特定内容要求，直接访问存储器/ 外设器件和执行数据传输操作。 支持软件激活、硬件激活和链式激活等功能。 多功能定时器由如下模块构成： 最小时钟精度：6.25 ns  16 位自由运行定时器 × 3 个通道/单元  输入捕获 × 4 个通道/单元  输出比较 × 6 个通道/单元  A/D 触发比较× 6 个通道/单元  波形发生器 × 3 个通道/单元  16 位 PPG 定时器 × 3 个通道/单元 A/D 转换器（最多 24 个通道） [12 位 A/D 转换器] 通过如下功能，可实现电机控制：  逐次逼近型  PWM 信号输出功能  内置 3 个单元  直流斩波输出功能  转换时间：0.5 μs@5 V  死区控制功能  支持优先转换模式（2 个优先级）  输入捕获功能  扫描转换模式  A/D 转换器触发功能  内置 FIFO 存储转换数据（扫描转换模式：16 级；优先转换模  DTIF（电机紧急停止）中断功能 式：4 级） D/A 转换器（最多 2 个通道）  R-2R 型  12 位分辨率 文档编号：002-00219 版本** 页 2/164 初版 S6E2HE 系列 实时时钟（RTC） SD 卡接口 实时时钟可记录年（从 00 到 99） 、月、日、时、分、秒或星期。 可支持符合如下标准 SD 卡。  支持指定日期和时间（年/月/日/时/分/秒/星期）中断。此功能  Part 1：物理层规范 3.01 版 还支持单独指定的年、月、日、时或分的中断。  中断可在一段时间后或者每间隔一段时间产生。  可保持时间计数的同时重设时间。  自动记录闰年。  Part E1：SDIO 规范 3.00 版  Part A2：SD 主机控制器标准规范 3.00 版  支持 1 位或 4 位数据总线 正交位置/转数计数器（QPRC）（最多 3 个通道） 时钟和复位 [时钟] 正交位置/转数计数器（QPRC）用于测量位置编码器的位置。 此外，也可以使用加减计数器。 5 个动态可选时钟源（两个外部振荡器、两个内部 CR 振荡器 和主 PLL 振荡器） 。  可配置三个外部事件输入引脚（AIN、BIN 和 ZIN）的检测边  主时钟：4 MHz 到 48 MHz 沿。  副时钟：32.768 kHz  16 位位置计数器  内部高速 CR 时钟：4 MHz  16 位转数计数器  内部低速 CR 时钟：100 kHz  2 个 16 位比较寄存器 双定时器（32/16 位递减计数器）  主 PLL 时钟 [复位] 双定时器由两个 32/16 位可编程递减计数器构成。各通道的操 作模式如下：  INITX 引脚复位  自由运行  软件复位  周期（可重载）  看门狗定时器复位  单触发  低电压检测复位 计时计数器  上电复位  时钟监控器复位 计时计数器用于从低功耗模式唤醒器件。可以选择主时钟、副 时钟、内置高速 CR 时钟或内置低速 CR 时钟作为时钟源。 时钟监控器（CSV） 间隔时间：使用 32.768 kHz 副时钟时支持长达 64 s（最大值） 的间隔  如果检测到外部 OSC 时钟故障（时钟停止），将产生复位。 外部中断控制器单元 低电压检测（LVD）  外部中断输入引脚：最多 16 个引脚 本系列对 VCC 电压进行双重监控。当电压低于所设置的电压 时，低电压检测产生中断或复位。  双边沿（上升沿和下降沿）检测  包括一个不可屏蔽中断（NMI） 看门狗定时器（2 个通道） 内部 CR 振荡器时钟被用于监控外部时钟的异常状态。  如果检测到外部 OSC 频率不正常，将产生中断或复位。  LVD1：错误报告中断  LVD2：自动复位 达到超时值，看门狗定时器可产生中断或引起复位。 低功耗模式 本系列有两个看门狗定时器：一个“硬件”看门狗，一个“软 件”看门狗。  睡眠模式 支持 6 种低功耗模式。 硬件看门狗定时器由低速内部 CR 振荡器提供时钟。因此，硬 件看门狗定时器能在停止模式除外的所有低功耗模式下运行。  定时器模式 CRC（循环冗余校验）加速器  停止模式 CRC 加速器用于验证数据传输或存储的完整性。  深度待机 RTC 模式（可选择是否保持 RAM） 支持 CCITT CRC16 和 IEEE-802.3 CRC32。  CCITT CRC16 生成多项式：0x1021  RTC 模式  深度待机停止模式（可选择是否保持 RAM）  IEEE-802.3 CRC32 生成多项式：0x04C11DB7 文档编号：002-00219 版本** 页 3/164 初版 S6E2HE 系列 VBAT  串行线 J-TAG 调试端口（SWJ-DP） RTC 操作期间，通过使用独立用于 RTC（记录电路）/32kHz 振荡电路的电源，可降低功耗。此时，以下电路可继续工作：  嵌入式追踪宏单元（ETM）支持全面高效的调试和追踪操作。  RTC 唯一 ID  32 kHz 振荡电路  上电电路  备用寄存器：32 字节  端口电路 器件的唯一 ID 号（41 位） 。 电源 两种电源  宽电压范围： VCC = 2.7 V 到 VBAT 电源： = 2.7 V 到 5.5 V  VBAT 5.5 V 调试 文档编号：002-00219 版本** 页 4/164 初版 S6E2HE 系列 目录 1. 产品系列 ........................................................................................................................................................................... 7 2. 封装 .................................................................................................................................................................................. 8 3. 引脚分配 ........................................................................................................................................................................... 9 4. 引脚说明 ......................................................................................................................................................................... 13 5. I/O 电路类型 ................................................................................................................................................................... 45 6. 处理注意事项.................................................................................................................................................................. 52 6.1 产品设计注意事项 ........................................................................................................................................................ 52 6.2 封装安装注意事项 ........................................................................................................................................................ 53 6.3 使用环境注意事项 ........................................................................................................................................................ 55 7. 器件注意事项.................................................................................................................................................................. 56 8. 框图 ................................................................................................................................................................................ 59 9. 存储器大小 ..................................................................................................................................................................... 60 10. 存储空间分配.................................................................................................................................................................. 60 11. 各 CPU 模式下的引脚状态 ............................................................................................................................................. 63 12. 电气特性 ......................................................................................................................................................................... 70 12.1 最大绝对额定值 ........................................................................................................................................................... 70 12.2 推荐工作条件 ............................................................................................................................................................... 72 12.3 直流特性 ...................................................................................................................................................................... 75 12.3.1 电流额定值 ................................................................................................................................................................... 75 12.3.2 引脚特性 ....................................................................................................................................................................... 85 12.4 交流电特性 .................................................................................................................................................................. 87 12.4.1 主时钟输入特性 ............................................................................................................................................................ 87 12.4.2 副时钟输入特性 ............................................................................................................................................................ 88 12.4.3 内置 CR 振荡特性......................................................................................................................................................... 88 12.4.4 主 PLL 模式（主时钟作为 PLL 输入时钟） ................................................................................................................... 89 12.4.5 主 PLL 模式（内置高速 CR 时钟作为主 PLL 输入时钟） ............................................................................................. 89 12.4.6 复位输入特性................................................................................................................................................................ 89 12.4.7 上电复位时序................................................................................................................................................................ 90 12.4.8 GPIO 输出特性 ............................................................................................................................................................. 91 12.4.9 外部总线时序................................................................................................................................................................ 92 12.4.10 基础定时器输入时序 ............................................................................................................................................... 105 12.4.11 CSIO 时序 ............................................................................................................................................................... 106 12.4.12 外部输入时序 .......................................................................................................................................................... 139 12.4.13 正交位置/转数计数器时序 ....................................................................................................................................... 140 12.4.14 I2C 时序................................................................................................................................................................... 142 12.4.15 SD 卡接口时序 ........................................................................................................................................................ 144 12.4.16 ETM 时序 ................................................................................................................................................................ 146 12.4.17 JTAG 时序 ............................................................................................................................................................. 147 12.5 12 位 A/D 转换器 ....................................................................................................................................................... 148 12.6 12 位 D/A 转换器 ....................................................................................................................................................... 151 12.7 低电压检测特性 ......................................................................................................................................................... 152 12.7.1 低电压检测复位 .......................................................................................................................................................... 152 12.7.2 低电压检测中断 .......................................................................................................................................................... 152 12.8 主闪存写入/擦除特性 ................................................................................................................................................. 153 12.9 工作闪存存储器写入/擦除特性 ................................................................................................................................... 153 文档编号：002-00219 版本** 页 5/164 初版 S6E2HE 系列 12.10 低功耗模式唤醒时间 .................................................................................................................................................. 154 12.10.1 唤醒因素：中断/WKUP ........................................................................................................................................... 154 12.10.2 唤醒因素：复位 ...................................................................................................................................................... 156 13. 订购信息 ....................................................................................................................................................................... 158 14. 封装尺寸 ....................................................................................................................................................................... 159 文档修订记录 ........................................................................................................................................................................ 163 销售，解决方案和法律信息 .................................................................................................................................................. 164 文档编号：002-00219 版本** 页 6/164 初版 S6E2HE 系列 产品系列 1. 存储器大小 产品名称 主闪存 工作闪存 片上 SRAM SRAM0 SRAM1 SRAM2 S6E2HE4E0A S6E2HE4F0A S6E2HE4G0A 256 KB 32 KB 32 KB 16 KB 8 KB 8 KB S6E2HE6E0A S6E2HE6F0A S6E2HE6G0A 512 KB 32 KB 64 KB 32 KB 16 KB 16 KB 功能 产品名称 引脚数量 CPU 频率 电压范围 DMAC DSTC 外部总线接口 多功能定时器 多功能串行接口 （UART/CSIO/LIN/I2C） 基础定时器 （PWC/重载定时器/PWM/PPG） A/D 触发比较 6 个通道 输入捕获 4 个通道 自由运行定时器 3 个通道 输出比较 6 个通道 波形发生器 3 个通道 PPG 3 个通道 SD 卡接口 QPRC 双定时器 实时时钟 计时计数器 CRC 加速器 看门狗定时器 外部中断 I/O 端口 文档编号：002-00219 版本** S6E2HE4E0A S6E2HE4F0A S6E2HE4G0A S6E2HE6E0A S6E2HE6F0A S6E2HE6G0A 80 100 120/121 Cortex-M4F、MPU、NVIC 128 个通道 160 MHz 2.7 V 到 5.5 V 8 个通道 256 个通道 地址：25 位（最多） ， 地址：25 位（最多） ， 地址：19 位（最多） ， R/W 数据：8/16 位 R/W 数据：8/16 位 R/W 数据：8 位 （最多） ， （最多） ， （最多） ， CS：9（最多） ， CS：9（最多） ， CS：5（最多） ， SRAM， SRAM， SRAM， NOR 闪存， NOR 闪存， NOR 闪存 NAND 闪存， SDRAM SDRAM 8 个通道 （最多） 8 个通道 （最多） 3 个单元（最多） 1 个单元 3 个通道 （最多） 1 个单元 1 个单元 1 个单元 支持 1 个软件看门狗+ 1 个硬件看门狗 16 引脚（最多） + NMI × 1 63 个引脚（最多） 80 个引脚（最多） 100 个引脚（最多） 页 7/164 初版 12 位 A/D 转换器 S6E2HE 系列 16 个通道 （3 个单元） 12 位 D/A 转换器 CSV（时钟监控） LVD（低电压检测） 高速 内置 CR 低速 调试功能 唯一 ID 24 个通道（3 个单元） 2 个单元（最多） 支持 2 个通道 4 MHz（±2%） 100 kHz（典型值） SWJ-DP/ETM 支持 注意： − 由于封装引脚数量限制，不能对每种产品中外设功能的所有信号进行分配，需要根据所需功能来使用 I/O 端口的重定位功能。 − 2. 请参考第 12.4.3 节内置 CR 振荡特性，了解内置 CR 的精度。 封装 产品名称封装 LQFP：LQH080（间距为 0.5 mm） LQFP：LQI100（间距为 0.5 mm） LQFP：LQM120（间距为 0.5 mm） BGA：FDI121（间距为 0.5 mm） ：支持 S6E2HE4E0A S6E2HE6E0A  - S6E2HE4F0A S6E2HE6F0A  - S6E2HE4G0A S6E2HE6G0A   注意： − 请参见第 14 章封装尺寸，了解详细信息。 文档编号：002-00219 版本** 页 8/164 初版 3. S6E2HE 系列 引脚分配 LQH080 VSS P81/IC20_0/AIN2_1 P80/IC21_0/BIN2_1 VCC P60/SCK5_0/FRCK2_0/TIOA2_2/NMIX/WKUP0/MRDY_1 P61/SOT5_0/IGTRG0_1/TIOB2_2/ZIN2_1/RTCCO_0/SUBOUT_0 P62/ADTG_3/SIN5_0/TX0_2/IC22_0/INT04_1/S_WP_0/MOEX_1 P63/SIN5_1/RX0_2/IC23_0/INT03_0/S_CD_0/MWEX_1/CROUT_1 P00/TRSTX/MCSX7_1 P01/TCK/SWCLK P02/TDI/MCSX6_1 P03/TMS/SWDIO P04/TDO/SWO P09/AN19/SOT1_0/IC23_1/TIOA3_2/S_DATA2_0/MCSX5_1/TRACED0 P0A/MD2/SIN1_0/FRCK1_0/INT12_2/S_DATA3_0/MCSX1_1 P0B/SIN6_1/IC10_0/TIOB6_1/INT00_1/S_DATA0_0/MCSX0_1 P0C/SOT6_1/IC11_0/TIOA6_1/S_DATA1_0/MALE_1 P0D/SCK6_1/IC12_0/TIOA5_2/S_CMD_0/MDQM0_1 P0E/SCS6_1/IC13_0/TIOB5_2/S_CLK_0/MDQM1_1 VCC 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 （顶视图） VCC 1 60 VSS P50/CTS4_0/RTO10_0/AIN0_2/INT00_0/MADATA00_1 2 59 P21/AN17/SIN0_0/RTO24_0/BIN1_1/INT06_1/MAD23_1 P51/RTS4_0/RTO11_0/BIN0_2/INT01_0/MADATA01_1 3 58 P22/AN16/SOT0_0/RTO23_0/TIOB7_1/ZIN1_1/CROUT_0 P52/SCK4_0/RTO12_0/ZIN0_2/MADATA02_1 4 57 P23/AN15/SCK0_0/RTO00_1/TIOA7_1/MAD22_1 P53/SOT4_0/RTO13_0/TIOA1_2/MADATA03_1 5 56 P1B/AN11/SCK4_1/IC02_1/MAD18_1 P54/SIN4_0/RTO14_0/TIOB1_2/INT02_0/MADATA04_1 6 55 P1A/AN10/SOT4_1/IC01_1/MAD17_1 P55/ADTG_1/SIN6_0/RTO15_0/INT07_2/MADATA05_1 7 54 P19/AN09/SIN4_1/IC00_1/INT05_1/MAD16_1 P56/SOT6_0/DTTI1X_0/INT08_2/MADATA06_1 8 53 P18/AN08/SCK2_2/DTTI2X_0/MAD15_1 P30/RTS4_2/RTO25_1/TIOB0_1/INT15_2/WKUP1/MADATA07_1 9 52 AVRH P31/SIN3_1/DTTI2X_1/TIOB1_1/INT09_2/MADATA08_1 10 51 AVRL P32/SOT3_1/TIOB2_1/INT10_1/MADATA09_1 11 50 AVSS P33/ADTG_6/SCK3_1/TIOB3_1/INT04_0/MADATA10_1 12 49 AVCC P39/ADTG_2/DTTI0X_0/MCLK_1/RTCCO_2/SUBOUT_2 13 48 P17/AN07/SOT2_2/RTO20_0/AIN2_2/WKUP3/MAD14_1 LQFP - 80 37 38 39 40 /MD0 PE2/X0 PE3/X1 VSS 34 P4D/SOT7_1/TIOB3_0/BIN1_2/INT13_2/MAD05_1 36 33 P4C/SCK7_1/TIOB2_0/AIN1_2/MAD04_1 PE0/MD1 32 P4B/SCS7_1/IGTRG0_0/TIOB1_0/MAD03_1 35 31 VCC P4E/SIN7_1/FRCK1_1/TIOB4_0/ZIN1_2/INT11_1/WKUP2/MAD06_1 30 P10/AN00/SIN1_1/RX1_2/FRCK0_2/INT02_1/MAD07_1 VSS 41 29 20 C P11/AN01/SOT1_1/TX1_2/IC00_2/MAD08_1 VSS 28 42 VBAT 19 27 P12/AN02/SCK1_1/IC01_2/MAD09_1/RTCCO_1/SUBOUT_1 P3F/RTO05_0/TIOA5_1/MAD02_1 P49/VWAKEUP 43 26 18 P48/VREGCTL P13/AN03/SIN0_1/IC02_2/INT03_1/MAD10_1 P3E/RTO04_0/TIOA4_1/MAD01_1 25 44 P47/X1A 17 24 P14/AN04/SOT0_1/IC03_2/MAD11_1 P3D/RTO03_0/TIOA3_1/MAD00_1 P46/X0A 45 23 16 /INITX P15/AN05/SCK0_1/RTO22_0/ZIN2_2/MAD12_1 P3C/RTO02_0/TIOA2_1/ZIN0_0/MCASX_1 22 P16/AN06/SIN2_2/RTO21_0/BIN2_2/INT14_1/MAD13_1 46 21 47 15 P44/DA0/RTO14_1/TIOA4_0 14 P45/DA1/RTO15_1/TIOB0_0 P3A/RTO00_0/TIOA0_1/AIN0_0/MCKE_1 P3B/RTO01_0/TIOA1_1/BIN0_0/MRASX_1 注意： − 引脚名称（如 XXX_1 和 XXX_2）中下划线（“_”）后面的数字代表重定位端口号。此类功能引脚，可由多个物理引脚映射， 提供同一通道的同一功能。使用扩展端口功能寄存器（EPFR）选择引脚。 文档编号：002-00219 版本** 页 9/164 初版 S6E2HE 系列 LQI100 VSS P81/IC20_0/AIN2_1 P80/IC21_0/BIN2_1 VCC P60/SCK5_0/FRCK2_0/TIOA2_2/NMIX/WKUP0/MRDY_1 P61/SOT5_0/IGTRG0_1/TIOB2_2/ZIN2_1/RTCCO_0/SUBOUT_0 P62/ADTG_3/SIN5_0/TX0_2/IC22_0/INT04_1/S_WP_0/MOEX_1 P63/SIN5_1/RX0_2/IC23_0/INT03_0/S_CD_0/MWEX_1/CROUT_1 VSS P00/TRSTX/MCSX7_1 P01/TCK/SWCLK P02/TDI/MCSX6_1 P03/TMS/SWDIO P04/TDO/SWO P05/AN23/ADTG_0/SIN7_0/FRCK2_1/INT01_1/MCSX2_1/TRACECLK P06/AN22/SOT7_0/IC20_1/TIOB0_2/MCSX3_1/TRACED3 P07/AN21/SCK7_0/IC21_1/TIOA0_2/MCLKOUT_1/TRACED2 P08/AN20/SCK1_0/IC22_1/TIOB3_2/MCSX4_1/TRACED1 P09/AN19/SOT1_0/IC23_1/TIOA3_2/S_DATA2_0/MCSX5_1/TRACED0 P0A/MD2/SIN1_0/FRCK1_0/INT12_2/S_DATA3_0/MCSX1_1 P0B/SIN6_1/IC10_0/TIOB6_1/INT00_1/S_DATA0_0/MCSX0_1 P0C/SOT6_1/IC11_0/TIOA6_1/S_DATA1_0/MALE_1 P0D/SCK6_1/IC12_0/TIOA5_2/S_CMD_0/MDQM0_1 P0E/SCS6_1/IC13_0/TIOB5_2/S_CLK_0/MDQM1_1 VCC 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 （顶视图） VCC 1 75 VSS P50/CTS4_0/RTO10_0/AIN0_2/INT00_0/MADATA00_1 2 74 P20/AN18/RTO25_0/AIN1_1/INT05_0/MAD24_1 P51/RTS4_0/RTO11_0/BIN0_2/INT01_0/MADATA01_1 3 73 P21/AN17/SIN0_0/RTO24_0/BIN1_1/INT06_1/MAD23_1 P52/SCK4_0/RTO12_0/ZIN0_2/MADATA02_1 4 72 P22/AN16/SOT0_0/RTO23_0/TIOB7_1/ZIN1_1/CROUT_0 P53/SOT4_0/RTO13_0/TIOA1_2/MADATA03_1 5 71 P23/AN15/SCK0_0/RTO00_1/TIOA7_1/MAD22_1 P54/SIN4_0/RTO14_0/TIOB1_2/INT02_0/MADATA04_1 6 70 P1E/AN14/ADTG_5/FRCK0_1/MAD21_1 P55/ADTG_1/SIN6_0/RTO15_0/INT07_2/MADATA05_1 7 69 P1D/AN13/RTS4_1/DTTI0X_1/MAD20_1 P56/SOT6_0/DTTI1X_0/INT08_2/MADATA06_1 8 68 P1C/AN12/CTS4_1/IC03_1/MAD19_1 P30/RTS4_2/RTO25_1/TIOB0_1/INT15_2/WKUP1/MADATA07_1 9 67 P1B/AN11/SCK4_1/IC02_1/MAD18_1 P31/SIN3_1/DTTI2X_1/TIOB1_1/INT09_2/MADATA08_1 10 66 P1A/AN10/SOT4_1/IC01_1/MAD17_1 P32/SOT3_1/TIOB2_1/INT10_1/MADATA09_1 11 65 P19/AN09/SIN4_1/IC00_1/INT05_1/MAD16_1 P33/ADTG_6/SCK3_1/TIOB3_1/INT04_0/MADATA10_1 12 64 P18/AN08/SCK2_2/DTTI2X_0/MAD15_1 P34/TX0_1/FRCK0_0/TIOB4_1/MADATA11_1 13 63 AVRH P35/RX0_1/IC03_0/TIOB5_1/INT08_1/MADATA12_1 14 62 AVRL P36/SIN5_2/IC02_0/INT09_1/MADATA13_1 15 61 AVSS P37/SOT5_2/IC01_0/INT05_2/MADATA14_1 16 60 AVCC P38/SCK5_2/IC00_0/INT06_2/MADATA15_1 17 59 P17/AN07/SOT2_2/RTO20_0/AIN2_2/WKUP3/MAD14_1 P39/ADTG_2/DTTI0X_0/MCLK_1/RTCCO_2/SUBOUT_2 18 58 P16/AN06/SIN2_2/RTO21_0/BIN2_2/INT14_1/MAD13_1 P3A/RTO00_0/TIOA0_1/AIN0_0/MCKE_1 19 57 P15/AN05/SCK0_1/RTO22_0/ZIN2_2/MAD12_1 P3B/RTO01_0/TIOA1_1/BIN0_0/MRASX_1 20 56 P14/AN04/SOT0_1/IC03_2/MAD11_1 P3C/RTO02_0/TIOA2_1/ZIN0_0/MCASX_1 21 55 P13/AN03/SIN0_1/IC02_2/INT03_1/MAD10_1 P3D/RTO03_0/TIOA3_1/MAD00_1 22 54 P12/AN02/SCK1_1/IC01_2/MAD09_1/RTCCO_1/SUBOUT_1 P3E/RTO04_0/TIOA4_1/MAD01_1 23 53 P11/AN01/SOT1_1/TX1_2/IC00_2/MAD08_1 P3F/RTO05_0/TIOA5_1/MAD02_1 24 52 P10/AN00/SIN1_1/RX1_2/FRCK0_2/INT02_1/MAD07_1 VSS 25 51 VCC 37 38 39 40 41 42 43 44 P49/VWAKEUP VBAT C VSS VCC P4B/SCS7_1/IGTRG0_0/TIOB1_0/MAD03_1 P4C/SCK7_1/TIOB2_0/AIN1_2/MAD04_1 P4D/SOT7_1/TIOB3_0/BIN1_2/INT13_2/MAD05_1 50 36 P48/VREGCTL VSS 35 P47/X1A 49 34 P46/X0A PE3/X1 33 /INITX 48 32 P45/DA1/RTO15_1/TIOB0_0 PE2/X0 31 P44/DA0/RTO14_1/TIOA4_0 47 30 P43/ADTG_7/RTO13_1/TIOA3_0/ZIN2_0/MCSX8_1 /MD0 29 P42/RTO12_1/TIOA2_0/BIN2_0/MDWEX_1 46 28 P41/RTO11_1/TIOA1_0/AIN2_0/INT13_1 PE0/MD1 27 P4E/SIN7_1/FRCK1_1/TIOB4_0/ZIN1_2/INT11_1/WKUP2/MAD06_1 45 26 VCC P40/RTO10_1/TIOA0_0/INT12_1 LQFP - 100 注意： − 引脚名称（如 XXX_1 和 XXX_2）中下划线（“_”）后面的数字代表重定位端口号。此类功能引脚，可由多个物理引脚映射， 提供同一通道的同一功能。使用扩展端口功能寄存器（EPFR）选择引脚。 文档编号：002-00219 版本** 页 10/164 初版 S6E2HE 系列 LQM120 VSS P81/IC20_0/AIN2_1 P80/IC21_0/BIN2_1 VCC P60/SCK5_0/FRCK2_0/TIOA2_2/NMIX/WKUP0/MRDY_0 P61/SOT5_0/IGTRG0_1/TIOB2_2/ZIN2_1/RTCCO_0/SUBOUT_0 P62/ADTG_3/SIN5_0/TX0_2/IC22_0/INT04_1/S_WP_0/MOEX_0 P63/SIN5_1/RX0_2/IC23_0/INT03_0/S_CD_0/MWEX_0/CROUT_1 P64/SOT5_1/TIOA7_0/INT10_2 P65/SCK5_1/TIOB7_0 P66/ADTG_8/SIN3_0/INT11_2 P67/SOT3_0/TIOA7_2 P68/SCK3_0/TIOB7_2/INT00_2 VSS P00/TRSTX/MCSX7_0 P01/TCK/SWCLK P02/TDI/MCSX6_0 P03/TMS/SWDIO P04/TDO/SWO P05/AN23/ADTG_0/SIN7_0/FRCK2_1/INT01_1/MCSX2_0/TRACECLK P06/AN22/SOT7_0/IC20_1/TIOB0_2/MCSX3_0/TRACED3 P07/AN21/SCK7_0/IC21_1/TIOA0_2/MCLKOUT_0/TRACED2 P08/AN20/SCK1_0/IC22_1/TIOB3_2/MCSX4_0/TRACED1 P09/AN19/SOT1_0/IC23_1/TIOA3_2/S_DATA2_0/MCSX5_0/TRACED0 P0A/MD2/SIN1_0/FRCK1_0/INT12_2/S_DATA3_0/MCSX1_0 P0B/SIN6_1/IC10_0/TIOB6_1/INT00_1/S_DATA0_0/MCSX0_0 P0C/SOT6_1/IC11_0/TIOA6_1/S_DATA1_0/MALE_0 P0D/SCK6_1/IC12_0/TIOA5_2/S_CMD_0/MDQM0_0 P0E/SCS6_1/IC13_0/TIOB5_2/S_CLK_0/MDQM1_0 VCC 120 119 118 117 116 115 114 113 112 111 110 109 108 107 106 105 104 103 102 101 100 99 98 97 96 95 94 93 92 91 （顶视图） VCC 1 90 VSS P50/CTS4_0/RTO10_0/AIN0_2/INT00_0/MADATA00_0 2 89 P20/AN18/RTO25_0/AIN1_1/INT05_0/MAD24_0 P51/RTS4_0/RTO11_0/BIN0_2/INT01_0/MADATA01_0 3 88 P21/AN17/SIN0_0/RTO24_0/BIN1_1/INT06_1/MAD23_0 P52/SCK4_0/RTO12_0/ZIN0_2/MADATA02_0 4 87 P22/AN16/SOT0_0/RTO23_0/TIOB7_1/ZIN1_1/CROUT_0 P53/SOT4_0/RTO13_0/TIOA1_2/MADATA03_0 5 86 P23/AN15/SCK0_0/RTO00_1/TIOA7_1/MAD22_0 P54/SIN4_0/RTO14_0/TIOB1_2/INT02_0/MADATA04_0 6 85 P24/SIN2_1/RX1_0/RTO01_1/INT01_2 P55/ADTG_1/SIN6_0/RTO15_0/INT07_2/MADATA05_0 7 84 P25/SOT2_1/TX1_0/RTO02_1/TIOA5_0 P56/SOT6_0/DTTI1X_0/INT08_2/MADATA06_0 8 83 P26/SCK2_1/RTO03_1/TIOB5_0 P57/SCK6_0/RTO20_1/MADATA07_0 9 82 P27/RTO04_1/TIOA6_2/INT02_2 P58/SIN4_2/RTO21_1/AIN1_0/INT04_2/MADATA08_0 10 81 P1F/ADTG_4/RTO05_1/TIOB6_2 P59/SOT4_2/RX1_1/RTO22_1/BIN1_0/INT07_1/MADATA09_0 11 80 P1E/AN14/ADTG_5/FRCK0_1/MAD21_0 P5A/SCK4_2/TX1_1/RTO23_1/ZIN1_0/MADATA10_0 12 79 P1D/AN13/RTS4_1/DTTI0X_1/MAD20_0 P5B/CTS4_2/RTO24_1/MADATA11_0 13 78 P1C/AN12/CTS4_1/IC03_1/MAD19_0 P30/RTS4_2/RTO25_1/TIOB0_1/INT15_2/WKUP1/MADATA12_0 14 77 P1B/AN11/SCK4_1/IC02_1/MAD18_0 P31/SIN3_1/DTTI2X_1/TIOB1_1/INT09_2/MADATA13_0 15 76 P1A/AN10/SOT4_1/IC01_1/MAD17_0 P32/SOT3_1/TIOB2_1/INT10_1/MADATA14_0 16 75 P19/AN09/SIN4_1/IC00_1/INT05_1/MAD16_0 P33/ADTG_6/SCK3_1/TIOB3_1/INT04_0/MADATA15_0 17 74 P18/AN08/SCK2_2/DTTI2X_0/MAD15_0 LQFP - 120 P34/TX0_1/FRCK0_0/TIOB4_1/MNALE_0 18 73 AVRH P35/RX0_1/IC03_0/TIOB5_1/INT08_1/MNCLE_0 19 72 AVRL P36/SIN5_2/IC02_0/INT09_1/MNWEX_0 20 71 AVSS P37/SOT5_2/IC01_0/INT05_2/MNREX_0 21 70 AVCC P38/SCK5_2/IC00_0/INT06_2 22 69 P17/AN07/SOT2_2/RTO20_0/AIN2_2/WKUP3/MAD14_0 P39/ADTG_2/DTTI0X_0/MCLK_0/RTCCO_2/SUBOUT_2 23 68 P16/AN06/SIN2_2/RTO21_0/BIN2_2/INT14_1/MAD13_0 48 49 50 51 52 53 54 55 56 P4C/SCK7_1/TIOB2_0/AIN1_2/MAD04_0 P4D/SOT7_1/TIOB3_0/BIN1_2/INT13_2/MAD05_0 P4E/SIN7_1/FRCK1_1/TIOB4_0/ZIN1_2/INT11_1/WKUP2/MAD06_0 P70/TX0_0/IC13_1/TIOA4_2/AIN0_1 P71/RX0_0/IC12_1/TIOB4_2/BIN0_1/INT15_1 P72/SIN2_0/IC11_1/TIOA6_0/ZIN0_1/INT14_2 P73/SOT2_0/IC10_1/TIOB6_0/INT03_2 P74/SCK2_0/DTTI1X_1 PE0/MD1 60 47 VSS 46 VCC P4B/SCS7_1/IGTRG0_0/TIOB1_0/MAD03_0 59 45 VSS PE3/X1 44 C 58 43 VBAT 57 42 P49/VWAKEUP /MD0 41 P48/VREGCTL PE2/X0 40 VCC 39 VCC P47/X1A 61 P46/X0A 30 38 P10/AN00/SIN1_1/RX1_2/FRCK0_2/INT02_1/MAD07_0 VSS /INITX 62 37 29 36 P11/AN01/SOT1_1/TX1_2/IC00_2/MAD08_0 P3F/RTO05_0/TIOA5_1/MAD02_0 P45/DA1/RTO15_1/TIOB0_0 P12/AN02/SCK1_1/IC01_2/MAD09_0/RTCCO_1/SUBOUT_1 63 35 64 28 P44/DA0/RTO14_1/TIOA4_0 27 P3E/RTO04_0/TIOA4_1/MAD01_0 P43/ADTG_7/RTO13_1/TIOA3_0/ZIN2_0/MCSX8_0 P13/AN03/SIN0_1/IC02_2/INT03_1/MAD10_0 P3D/RTO03_0/TIOA3_1/MAD00_0 34 65 P42/RTO12_1/TIOA2_0/BIN2_0/MDWEX_0 26 33 P14/AN04/SOT0_1/IC03_2/MAD11_0 P3C/RTO02_0/TIOA2_1/ZIN0_0/MCASX_0 32 P15/AN05/SCK0_1/RTO22_0/ZIN2_2/MAD12_0 66 31 67 25 P40/RTO10_1/TIOA0_0/INT12_1 24 P41/RTO11_1/TIOA1_0/AIN2_0/INT13_1 P3A/RTO00_0/TIOA0_1/AIN0_0/MCKE_0 P3B/RTO01_0/TIOA1_1/BIN0_0/MRASX_0 注意： − 引脚名称（如 XXX_1 和 XXX_2）中下划线（“_”）后面的数字代表重定位端口号。此类功能引脚，可由多个物理引脚映射， 提供同一通道的同一功能。使用扩展端口功能寄存器（EPFR）选择引脚。 文档编号：002-00219 版本** 页 11/164 初版 S6E2HE 系列 FDI121 （顶视图） 1 2 3 4 5 6 7 8 9 10 11 A VSS P81 P80 VCC TRSTX VSS P06 P0A P0D VCC VSS B VCC P60 P61 P63 TCK TDO P07 P0B P0E P24 P20 C P50 P51 P62 P64 TDI TMS P08 P0C P25 P22 P21 D P52 P53 P54 P65 P66 P05 P09 P26 P1E P1D P23 E P30 P55 P56 P57 P67 P68 P27 P1C P1B P1A P19 F P34 P33 P32 P31 P58 P59 P1F P18 P17 P16 AVRH G P35 P36 P37 P38 P5A P5B P72 P15 P14 P13 AVRL H P39 P3A P3B P3C P43 P70 P71 P73 P12 P11 AVSS J P3D P3E P41 P45 P42 P4B P4C P4D P74 P10 AVCC K VCC P3F P44 X1A P48 P49 VCC P4E MD0 VSS VCC L VSS P40 INITX X0A VBAT C VSS MD1 X0 X1 VSS 注意： − 引脚名称（如 XXX_1 和 XXX_2）中下划线（“_”）后面的数字代表重定位端口号。此类功能引脚，可由多个物理引脚映射， 提供同一通道的同一功能。使用扩展端口功能寄存器（EPFR）选择引脚。 文档编号：002-00219 版本** 页 12/164 初版 S6E2HE 系列 引脚说明 4. 引脚编号 引脚名称（如 XXX_1 和 XXX_2）中下划线（“_”）后面的数字代表重定位端口号。此类功能引脚，可由多个物理引脚映射，提 供同一通道的同一功能。使用扩展端口功能寄存器（EPFR）选择引脚。 引脚编号 引脚名称 LQFP120 LQFP100 LQFP80 BGA121 1 1 1 B1 2 3 2 3 2 3 C1 C2 VCC P50 CTS4_0 AIN0_2 RTO10_0 （PPG10_0） INT00_0 MADATA00_0 P51 RTS4_0 BIN0_2 RTO11_0 （PPG10_0） I/O 电路 类型 引脚状态 类型 - - E K E K E I E I E K INT01_0 MADATA01_0 P52 SCK4_0 （SCL4_0） 4 5 4 5 4 5 D1 D2 ZIN0_2 RTO12_0 （PPG12_0） MADATA02_0 P53 TIOA1_2 SOT4_0 （SDA4_0） RTO13_0 （PPG12_0） 6 6 6 D3 MADATA03_0 P54 TIOB1_2 SIN4_0 RTO14_0 （PPG14_0） INT02_0 MADATA04_0 文档编号：002-00219 版本** 页 13/164 初版 引脚编号 引脚名称 LQFP120 LQFP100 LQFP80 7 7 S6E2HE 系列 7 BGA121 E2 8 8 8 E3 9 - - E4 10 - - F5 11 - - F6 P55 ADTG_1 SIN6_0 RTO15_0 （PPG14_0） INT07_2 MADATA05_0 P56 SOT6_0 （SDA6_0） DTTI1X_0 INT08_2 MADATA06_0 P57 SCK6_0 （SCL6_0） MADATA07_0 RTO20_1 P58 SIN4_2 AIN1_0 INT04_2 MADATA08_0 RTO21_1 P59 SOT4_2 （SDA4_2） BIN1_0 INT07_1 MADATA09_0 I/O 电路 类型 引脚状态 类型 E K E K E I E K E K E I E I RTO22_1 P5A SCK4_2 （SCL4_2） 12 - - G5 13 - - G6 文档编号：002-00219 版本** ZIN1_0 MADATA10_0 RTO23_1 P5B CTS4_2 MADATA11_0 RTO24_1 页 14/164 初版 引脚编号 S6E2HE 系列 引脚名称 LQFP120 LQFP100 LQFP80 BGA121 14 E1 9 9 - - 14 E1 15 10 10 F4 15 16 16 17 17 18 18 19 19 - - 11 11 - - 12 12 - - 13 - - - 14 - - - 文档编号：002-00219 版本** F4 F3 F3 F2 F2 F1 P30 TIOB0_1 RTS4_2 INT15_2 WKUP1 MADATA07_0 MADATA12_0 RTO25_1 P31 TIOB1_1 SIN3_1 INT09_2 MADATA08_0 MADATA13_0 DTTI2X_1 P32 TIOB2_1 SOT3_1 （SDA3_1） INT10_1 MADATA09_0 MADATA14_0 P33 ADTG_6 TIOB3_1 SCK3_1 （SCL3_1） G1 G1 引脚状态 类型 E Q I K N K N K E I E K INT04_0 MADATA10_0 MADATA15_0 P34 TIOB4_1 FRCK0_0 F1 I/O 电路 类型 MADATA11_0 MNALE_0 P35 TIOB5_1 IC03_0 INT08_1 MADATA12_0 MNCLE_0 页 15/164 初版 引脚编号 LQFP120 20 20 21 21 22 LQFP100 引脚名称 LQFP80 15 - - - 16 - - - 17 - - 23 BGA121 G2 G2 G3 G3 G4 - 18 13 H1 - 24 19 14 H2 - 25 20 15 H3 - 26 21 16 - 文档编号：002-00219 版本** S6E2HE 系列 H4 P36 SIN5_2 IC02_0 INT09_1 MADATA13_0 MNWEX_0 P37 SOT5_2 （SDA5_2） IC01_0 INT05_2 MADATA14_0 MNREX_0 P38 SCK5_2 （SCL5_2） IC00_0 INT06_2 MADATA15_0 P39 ADTG_2 DTTI0X_0 RTCCO_2 SUBOUT_2 MSDCLK_0 P3A TIOA0_1 AIN0_0 RTO00_0 （PPG00_0） MSDCKE_0 P3B TIOA1_1 BIN0_0 RTO01_0 （PPG00_0） MRASX_0 P3C TIOA2_1 ZIN0_0 RTO02_0 （PPG02_0） I/O 电路 类型 引脚状态 类型 E K E K E K L I G I G I G I MCASX_0 页 16/164 初版 引脚编号 LQFP120 27 28 LQFP100 22 23 引脚名称 LQFP80 17 18 BGA121 J1 J2 29 24 19 K2 30 31 25 26 20 - L1 K1 32 27 - L2 33 28 - J3 34 35 36 29 30 31 S6E2HE 系列 - - 21 J5 H5 K3 P3D TIOA3_1 RTO03_0 （PPG02_0） MAD00_0 P3E TIOA4_1 RTO04_0 （PPG04_0） MAD01_0 P3F TIOA5_1 RTO05_0 （PPG04_0） MAD02_0 VSS VCC P40 TIOA0_0 RTO10_1 （PPG10_1） INT12_1 P41 TIOA1_0 RTO11_1 （PPG10_1） INT13_1 AIN2_0 P42 TIOA2_0 RTO12_1 （PPG12_1） MSDWEX_0 BIN2_0 P43 ADTG_7 TIOA3_0 RTO13_1 （PPG12_1） MCSX8_0 ZIN2_0 P44 TIOA4_0 RTO14_1 （PPG14_1） I/O 电路 类型 引脚状态 类型 G I G I G I - - G K G K G I G I R J DA0 文档编号：002-00219 版本** 页 17/164 初版 引脚编号 LQFP120 LQFP100 引脚名称 LQFP80 BGA121 37 32 22 J4 38 33 23 L3 39 34 24 L4 40 35 25 K4 41 36 26 K5 42 37 27 K6 43 44 45 46 38 39 40 41 28 29 30 31 L5 L6 L7 K7 47 42 32 J6 48 43 33 J7 49 50 44 45 文档编号：002-00219 版本** S6E2HE 系列 34 35 J8 K8 P45 TIOB0_0 RTO15_1 （PPG14_1） DA1 INITX P46 X0A P47 X1A P48 VREGCTL P49 VWAKEUP VBAT C VSS VCC P4B TIOB1_0 SCS7_1 MAD03_0 P4C TIOB2_0 SCK7_1 （SCL7_1） AIN1_2 MAD04_0 P4D TIOB3_0 SOT7_1 （SDA7_1） BIN1_2 INT13_2 MAD05_0 P4E TIOB4_0 SIN7_1 ZIN1_2 FRCK1_1 INT11_1 WKUP2 MAD06_0 I/O 电路 类型 引脚状态 类型 R J B C P S Q T O U O U - - E I N I N K I Q 页 18/164 初版 引脚编号 LQFP120 LQFP100 S6E2HE 系列 引脚名称 LQFP80 BGA121 I/O 电路 类型 引脚状态 类型 E I E K E K E K E I C E J D A A A B - - F M P70 TIOA4_2 51 - - H6 AIN0_1 IC13_1 52 - - H7 P71 TIOB4_2 BIN0_1 IC12_1 INT15_1 53 - - G7 54 - - H8 55 - - J9 56 46 36 L8 57 47 37 K9 58 48 38 L9 59 49 39 L10 60 61 50 51 40 - L11 K11 P72 TIOA6_0 SIN2_0 ZIN0_1 IC11_1 INT14_2 P73 TIOB6_0 SOT2_0 （SDA2_0） IC10_1 INT03_2 P74 SCK2_0 （SCL2_0） DTTI1X_1 PE0 MD1 MD0 PE2 X0 PE3 X1 VSS VCC P10 AN00 62 52 41 J10 SIN1_1 FRCK0_2 INT02_1 MAD07_0 文档编号：002-00219 版本** 页 19/164 初版 引脚编号 LQFP120 LQFP100 引脚名称 LQFP80 BGA121 63 53 42 H10 64 54 43 H9 65 55 44 G10 66 56 45 G9 67 68 57 58 文档编号：002-00219 版本** S6E2HE 系列 46 47 G8 F10 P11 AN01 SOT1_1 （SDA1_1） IC00_2 MAD08_0 P12 AN02 SCK1_1 （SCL1_1） IC01_2 RTCCO_1 SUBOUT_1 MAD09_0 P13 AN03 SIN0_1 IC02_2 INT03_1 MAD10_0 P14 AN04 SOT0_1 （SDA0_1） IC03_2 MAD11_0 P15 AN05 SCK0_1 （SCL0_1） MAD12_0 ZIN2_2 RTO22_0 P16 AN06 SIN2_2 INT14_1 MAD13_0 BIN2_2 RTO21_0 I/O 电路 类型 引脚状态 类型 F L F L F M F L F L F M 页 20/164 初版 引脚编号 LQFP120 LQFP100 引脚名称 LQFP80 BGA121 69 59 48 F9 70 71 72 73 60 61 62 63 49 50 51 52 J11 H11 G11 F11 74 64 53 F8 75 65 54 E11 76 66 55 E10 77 67 56 E9 78 68 - E8 79 69 - D10 文档编号：002-00219 版本** S6E2HE 系列 P17 AN07 SOT2_2 （SDA2_2） WKUP3 MAD14_0 AIN2_2 RTO20_0 AVCC AVSS AVRL AVRH P18 AN08 SCK2_2 （SCL2_2） MAD15_0 DTTI2X_0 P19 AN09 SIN4_1 IC00_1 INT05_1 MAD16_0 P1A AN10 SOT4_1 （SDA4_1） IC01_1 MAD17_0 P1B AN11 SCK4_1 （SCL4_1） IC02_1 MAD18_0 P1C AN12 CTS4_1 IC03_1 MAD19_0 P1D AN13 RTS4_1 DTTI0X_1 MAD20_0 I/O 电路 类型 引脚状态 类型 F P - - F L F M M L M L F L F L 页 21/164 初版 引脚编号 LQFP120 LQFP100 引脚名称 LQFP80 BGA121 80 70 - D9 81 - - F7 82 83 - - S6E2HE 系列 - - E7 D8 P1E AN14 ADTG_5 FRCK0_1 MAD21_0 P1F ADTG_4 TIOB6_2 RTO05_1 （PPG04_1） P27 TIOA6_2 RTO04_1 （PPG04_1） INT02_2 P26 TIOB5_0 SCK2_1 （SCL2_1） I/O 电路 类型 引脚状态 类型 F L E I E K E I E I E K F L RTO03_1 （PPG02_1） P25 84 - - C9 TIOA5_0 SOT2_1 （SDA2_1） RTO02_1 （PPG02_1） 85 - - B10 P24 SIN2_1 RTO01_1 （PPG00_1） INT01_2 86 71 57 D11 P23 AN15 TIOA7_1 SCK0_0 （SCL0_0） RTO00_1 （PPG00_1） - 文档编号：002-00219 版本** MAD22_0 页 22/164 初版 引脚编号 LQFP120 LQFP100 引脚名称 LQFP80 BGA121 58 87 S6E2HE 系列 72 C10 58 P22 CROUT_0 AN16 TIOB7_1 SOT0_0 （SDA0_0） 88 73 59 59 C11 89 74 - B11 90 91 75 76 60 61 A11 A10 92 77 62 B9 93 78 63 A9 ZIN1_1 RTO23_0 P21 AN17 SIN0_0 BIN1_1 INT06_1 MAD23_0 RTO24_0 P20 AN18 AIN1_1 INT05_0 MAD24_0 RTO25_0 VSS VCC P0E TIOB5_2 SCS6_1 IC13_0 S_CLK_0 MDQM1_0 P0D TIOA5_2 SCK6_1 （SCL6_1） C8 IC12_0 S_CMD_0 MDQM0_0 P0C TIOA6_1 SOT6_1 （SDA6_1） 59 94 79 64 I/O 电路 类型 引脚状态 类型 F L F M F M - - L I L I L I IC11_0 S_DATA1_0 MALE_0 文档编号：002-00219 版本** 页 23/164 初版 引脚编号 LQFP120 95 LQFP100 80 LQFP80 65 S6E2HE 系列 引脚名称 I/O 电路 类型 引脚状态 类型 P0B TIOB6_1 SIN6_1 IC10_0 INT00_1 S_DATA0_0 MCSX0_0 L K L K M N F N M N BGA121 B8 P0A SIN1_0 FRCK1_0 96 81 66 A8 INT12_2 S_DATA3_0 MCSX1_0 67 97 82 D7 67 98 99 83 84 - - C7 B7 P09 AN19 TRACED0 TIOA3_2 SOT1_0 （SDA1_0） S_DATA2_0 MCSX5_0 IC23_1 P08 AN20 TRACED1 TIOB3_2 SCK1_0 （SCL1_0） MCSX4_0 IC22_1 P07 AN21 TRACED2 TIOA0_2 SCK7_0 （SCL7_0） MCLKOUT_0 IC21_1 文档编号：002-00219 版本** 页 24/164 初版 引脚编号 LQFP120 100 LQFP100 85 引脚名称 LQFP80 - BGA121 A7 101 86 - D6 102 87 68 B6 103 88 69 C6 104 89 70 C5 105 90 71 B5 106 91 72 A5 107 92 - A6 108 - - E6 109 110 - - 文档编号：002-00219 版本** S6E2HE 系列 - - E5 D5 P06 AN22 TRACED3 TIOB0_2 SOT7_0 （SDA7_0） MCSX3_0 IC20_1 P05 AN23 ADTG_0 TRACECLK SIN7_0 INT01_1 MCSX2_0 FRCK2_1 P04 TDO SWO P03 TMS SWDIO P02 TDI MCSX6_0 P01 TCK SWCLK P00 TRSTX MCSX7_0 VSS P68 TIOB7_2 SCK3_0 （SCL3_0） INT00_2 P67 TIOA7_2 SOT3_0 （SDA3_0） P66 ADTG_8 SIN3_0 INT11_2 I/O 电路 类型 引脚状态 类型 F N F O E G E G E H E G E H - - E K E I E K 页 25/164 初版 引脚编号 LQFP120 LQFP100 S6E2HE 系列 引脚名称 LQFP80 BGA121 111 - - D4 112 - - C4 P65 TIOB7_0 SCK5_1 （SCL5_1） P64 TIOA7_0 SOT5_1 （SDA5_1） I/O 电路 类型 引脚状态 类型 E I E K E K I K E I I F - - INT10_2 P63 93 73 CROUT_1 - - 113 SIN5_1 B4 INT03_0 S_CD_0 93 73 MWEX_0 IC23_0 114 94 74 C3 P62 ADTG_3 SIN5_0 INT04_1 S_WP_0 MOEX_0 IC22_0 P61 115 95 75 B3 116 96 76 B2 117 97 77 A4 文档编号：002-00219 版本** TIOB2_2 SOT5_0 （SDA5_0） RTCCO_0 SUBOUT_0 ZIN2_1 P60 TIOA2_2 SCK5_0 （SCL5_0） NMIX WKUP0 MRDY_0 FRCK2_0 VCC 页 26/164 初版 引脚编号 S6E2HE 系列 引脚名称 LQFP120 LQFP100 LQFP80 BGA121 118 98 78 A3 119 99 79 A2 120 - 100 - 80 - A1 K10 P80 BIN2_1 IC21_0 P81 AIN2_1 IC20_0 VSS VSS I/O 电路 类型 引脚状态 类型 E *1 I E *1 I - - *1 无上拉控制寄存器 文档编号：002-00219 版本** 页 27/164 初版 S6E2HE 系列 引脚功能列表 引脚名称（如 XXX_1 和 XXX_2）中下划线（“_”）后面的数字代表重定位端口号。此类功能引脚，可由多个物理引 脚映射，提供同一通道的同一功能。使用扩展端口功能寄存器（EPFR）选择引脚。 引脚功能 ADC 基础定时器 0 引脚名称 ADTG_0 ADTG_1 ADTG_2 ADTG_3 ADTG_4 ADTG_5 ADTG_6 ADTG_7 ADTG_8 AN00 AN01 AN02 AN03 AN04 AN05 AN06 AN07 AN08 AN09 AN10 AN11 AN12 AN13 AN14 AN15 AN16 AN17 AN18 AN19 AN20 AN21 AN22 AN23 TIOA0_0 TIOA0_1 TIOA0_2 TIOB0_0 TIOB0_1 TIOB0_2 文档编号：002-00219 版本** 功能说明 A/D 转换器外部触发输入引脚 A/D 转换器模拟输入引脚 ANxx 表示 A/D 转换器通道 xx 基础定时器通道 0 TIOA 引脚 基础定时器通道 0 TIOB 引脚 LQFP 120 101 7 23 114 81 80 17 35 110 62 63 64 65 66 67 68 69 74 75 76 77 78 79 80 86 87 88 89 97 98 99 100 101 32 24 99 37 14 100 引脚编号 LQFP LQFP 100 80 86 7 7 18 13 94 74 70 12 12 30 52 41 53 42 54 43 55 44 56 45 57 46 58 47 59 48 64 53 65 54 66 55 67 56 68 69 70 71 57 72 58 73 59 74 82 67 83 84 85 86 27 19 14 84 32 22 9 9 85 - BGA 121 D6 E2 H1 C3 F7 D9 F2 H5 D5 J10 H10 H9 G10 G9 G8 F10 F9 F8 E11 E10 E9 E8 D10 D9 D11 C10 C11 B11 D7 C7 B7 A7 D6 L2 H2 B7 J4 E1 A7 页 28/164 初版 引脚功能 基础定时器 1 基础定时器 2 基础定时器 3 基础定时器 4 基础定时器 5 基础定时器 6 引脚名称 TIOA1_0 TIOA1_1 TIOA1_2 TIOB1_0 TIOB1_1 TIOB1_2 TIOA2_0 TIOA2_1 TIOA2_2 TIOB2_0 TIOB2_1 TIOB2_2 TIOA3_0 TIOA3_1 TIOA3_2 TIOB3_0 TIOB3_1 TIOB3_2 TIOA4_0 TIOA4_1 TIOA4_2 TIOB4_0 TIOB4_1 TIOB4_2 TIOA5_0 TIOA5_1 TIOA5_2 TIOB5_0 TIOB5_1 TIOB5_2 TIOA6_0 TIOA6_1 TIOA6_2 TIOB6_0 TIOB6_1 TIOB6_2 功能说明 基础定时器通道 1 TIOA 引脚 基础定时器通道 1 TIOB 引脚 基础定时器通道 2 TIOA 引脚 基础定时器通道 2 TIOB 引脚 基础定时器通道 3 TIOA 引脚 基础定时器通道 3 TIOB 引脚 基础定时器通道 4 TIOA 引脚 基础定时器通道 4 TIOB 引脚 基础定时器通道 5 TIOA 引脚 基础定时器通道 5 TIOB 引脚 基础定时器通道 6 TIOA 引脚 基础定时器通道 6 TIOB 引脚 TIOA7_0 LQFP 120 33 25 5 47 15 6 34 26 116 48 16 115 35 27 97 49 17 98 36 28 51 50 18 52 84 29 93 83 19 92 53 94 82 54 95 81 引脚编号 LQFP LQFP 100 80 28 20 15 5 5 42 32 10 10 6 6 29 21 16 96 76 43 33 11 11 95 75 30 22 17 82 67 44 34 12 12 83 31 21 23 18 45 35 13 24 19 78 63 14 77 62 79 64 80 65 - BGA 121 J3 H3 D2 J6 F4 D3 J5 H4 B2 J7 F3 B3 H5 J1 D7 J8 F2 C7 K3 J2 H6 K8 F1 H7 C9 K2 A9 D8 G1 B9 G7 C8 E7 H8 B8 F7 112 - - C4 86 71 57 D11 TIOA7_2 109 - - E5 TIOB7_0 111 - - D4 87 72 58 C10 108 - - E6 TIOA7_1 基础定时器 7 S6E2HE 系列 TIOB7_1 TIOB7_2 文档编号：002-00219 版本** 基础定时器通道 7 TIOA 引脚 基础定时器通道 7 TIOB 引脚 页 29/164 初版 引脚功能 调试器 外部 总线 引脚名称 SWCLK SWDIO SWO TCK TDI TDO TMS TRACECLK TRACED0 TRACED1 TRACED2 TRACED3 TRSTX MAD00_0 MAD01_0 MAD02_0 MAD03_0 MAD04_0 MAD05_0 MAD06_0 MAD07_0 MAD08_0 MAD09_0 MAD10_0 MAD11_0 MAD12_0 MAD13_0 MAD14_0 MAD15_0 MAD16_0 MAD17_0 MAD18_0 MAD19_0 MAD20_0 MAD21_0 MAD22_0 MAD23_0 MAD24_0 文档编号：002-00219 版本** 功能说明 串行调试接口时钟输入引脚 串行调试接口数据输入/输出引脚 串行调试接口观察输出引脚 J-TAG 测试时钟输入引脚 J-TAG 测试数据输入引脚 J-TAG 调试数据输出引脚 J-TAG 测试模式状态输入/输出引脚 ETM 的追踪 CLK 输出引脚 ETM 的追踪数据输出引脚 J-TAG 测试复位输入引脚 外部总线接口地址总线 S6E2HE 系列 LQFP 120 105 103 102 105 104 102 103 101 97 98 99 100 106 27 28 29 47 48 49 50 62 63 64 65 66 67 68 69 74 75 76 77 78 79 80 86 88 89 引脚编号 LQFP LQFP 100 80 90 71 88 69 87 68 90 71 89 70 87 68 88 69 86 82 83 84 85 91 72 22 17 23 18 24 19 42 32 43 33 44 34 45 35 52 41 53 42 54 43 55 44 56 45 57 46 58 47 59 48 64 53 65 54 66 55 67 56 68 69 70 71 73 74 - BGA 121 B5 C6 B6 B5 C5 B6 C6 D6 D7 C7 B7 A7 A5 J1 J2 K2 J6 J7 J8 K8 J10 H10 H9 G10 G9 G8 F10 F9 F8 E11 E10 E9 E8 D10 D9 D11 C11 B11 页 30/164 初版 引脚功能 外部 总线 引脚名称 MCSX0_0 MCSX1_0 MCSX2_0 MCSX3_0 MCSX4_0 MCSX5_0 MCSX6_0 MCSX7_0 MCSX8_0 MADATA00_0 MADATA01_0 MADATA02_0 MADATA03_0 MADATA04_0 MADATA05_0 MADATA06_0 MADATA07_0 MADATA08_0 MADATA09_0 MADATA10_0 MADATA11_0 MADATA12_0 MADATA13_0 MADATA14_0 MADATA15_0 MDQM0_0 MDQM1_0 MALE_0 MRDY_0 MCLKOUT_0 MNALE_0 MNCLE_0 MNREX_0 MNWEX_0 MOEX_0 MWEX_0 文档编号：002-00219 版本** 功能说明 外部总线接口片选输出引脚 外部总线接口数据总线 （地址/数据复用） 外部总线接口字节屏蔽信号输出引脚 外部总线接口地址锁存使能输出信号， 用于地址/数据复用 外部总线接口外部 RDY 输入信号 外部总线接口外部时钟输出引脚 外部总线接口 ALE 信号， 用于控制 NAND 闪存输出引脚 外部总线接口 CLE 信号， 用于控制 NAND 闪存输出引脚 外部总线接口读使能信号， 用于控制 NAND 闪存 外部总线接口写使能信号， 用于控制 NAND 闪存 SRAM 的外部总线接口读使能信号 SRAM 的外部总线接口写使能信号 S6E2HE 系列 LQFP 120 95 96 101 100 98 97 104 106 35 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 93 92 引脚编号 LQFP LQFP 100 80 80 65 81 66 86 85 83 82 67 89 70 91 72 30 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 12 12 13 14 15 16 17 78 63 77 62 BGA 121 B8 A8 D6 A7 C7 D7 C5 A5 H5 C1 C2 D1 D2 D3 E2 E3 E4 F5 F6 G5 G6 E1 F4 F3 F2 A9 B9 94 79 64 C8 116 99 96 84 76 - B2 B7 18 - - F1 19 - - G1 21 - - G3 20 - - G2 114 113 94 93 74 73 C3 B4 页 31/164 初版 引脚功能 引脚名称 MSDCLK_0 MSDCKE_0 外部 总线 MRASX_0 MCASX_0 MSDWEX_0 外部 中断 INT00_0 INT00_1 INT00_2 INT01_0 INT01_1 INT01_2 INT02_0 INT02_1 INT02_2 INT03_0 INT03_1 INT03_2 INT04_0 INT04_1 INT04_2 INT05_0 INT05_1 INT05_2 INT06_1 INT06_2 INT07_1 INT07_2 INT08_1 INT08_2 INT09_1 INT09_2 INT10_1 INT10_2 INT11_1 INT11_2 INT12_1 INT12_2 INT13_1 INT13_2 INT14_1 INT14_2 INT15_1 INT15_2 文档编号：002-00219 版本** 功能说明 SDRAM 接口 SDRAM 时钟输出引脚 SDRAM 接口 SDRAM 时钟使能引脚 SDRAM 接口 SDRAM 行地址选通引脚 SDRAM 接口 SDRAM 列地址选通引脚 SDRAM 接口 SDRAM 写使能引脚 外部中断请求 00 输入引脚 外部中断请求 01 输入引脚 外部中断请求 02 输入引脚 外部中断请求 03 输入引脚 外部中断请求 04 输入引脚 外部中断请求 05 输入引脚 外部中断请求 06 输入引脚 外部中断请求 07 输入引脚 外部中断请求 08 输入引脚 外部中断请求 09 输入引脚 外部中断请求 10 输入引脚 外部中断请求 11 输入引脚 外部中断请求 12 输入引脚 外部中断请求 13 输入引脚 外部中断请求 14 输入引脚 外部中断请求 15 输入引脚 S6E2HE 系列 LQFP 120 引脚编号 LQFP LQFP 100 80 BGA 121 23 18 - H1 24 19 - H2 25 20 - H3 26 21 - H4 34 29 - J5 2 95 108 3 101 85 6 62 82 113 65 54 17 114 10 89 75 21 88 22 11 7 19 8 20 15 16 112 50 110 32 96 33 49 68 53 52 14 2 80 3 86 6 52 93 55 12 94 74 65 16 73 17 7 14 8 15 10 11 45 27 81 28 44 58 9 2 65 3 6 41 73 44 12 74 54 59 7 8 10 11 35 66 34 47 9 C1 B8 E6 C2 D6 B10 D3 J10 E7 B4 G10 H8 F2 C3 F5 B11 E11 G3 C11 G4 F6 E2 G1 E3 G2 F4 F3 C4 K8 D5 L2 A8 J3 J8 F10 G7 H7 E1 页 32/164 初版 引脚功能 引脚名称 外部 中断 NMIX GPIO P00 P01 P02 P03 P04 P05 P06 P07 P08 P09 P0A P0B P0C P0D P0E P10 P11 P12 P13 P14 P15 P16 P17 P18 P19 P1A P1B P1C P1D P1E P1F P20 P21 P22 P23 P24 P25 P26 P27 文档编号：002-00219 版本** 功能说明 不可屏蔽中断输入引脚 通用 I/O 端口 0 通用 I/O 端口 1 通用 I/O 端口 2 S6E2HE 系列 LQFP 120 引脚编号 LQFP LQFP 100 80 BGA 121 116 96 76 B2 106 105 104 103 102 101 100 99 98 97 96 95 94 93 92 62 63 64 65 66 67 68 69 74 75 76 77 78 79 80 81 89 88 87 86 85 84 83 82 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 52 53 54 55 56 57 58 59 64 65 66 67 68 69 70 74 73 72 71 - 72 71 70 69 68 67 66 65 64 63 62 41 42 43 44 45 46 47 48 53 54 55 56 59 58 57 - A5 B5 C5 C6 B6 D6 A7 B7 C7 D7 A8 B8 C8 A9 B9 J10 H10 H9 G10 G9 G8 F10 F9 F8 E11 E10 E9 E8 D10 D9 F7 B11 C11 C10 D11 B10 C9 D8 E7 页 33/164 初版 引脚功能 引脚名称 GPIO P30 P31 P32 P33 P34 P35 P36 P37 P38 P39 P3A P3B P3C P3D P3E P3F P40 P41 P42 P43 P44 P45 P46 P47 P48 P49 P4B P4C P4D P4E P50 P51 P52 P53 P54 P55 P56 P57 P58 P59 P5A P5B 文档编号：002-00219 版本** 功能说明 通用 I/O 端口 3 通用 I/O 端口 4 通用 I/O 端口 5 S6E2HE 系列 LQFP 120 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 32 33 34 35 36 37 39 40 41 42 47 48 49 50 2 3 4 5 6 7 8 9 10 11 12 13 引脚编号 LQFP LQFP 100 80 9 9 10 10 11 11 12 12 13 14 15 16 17 18 13 19 14 20 15 21 16 22 17 23 18 24 19 27 28 29 30 31 21 32 22 34 24 35 25 36 26 37 27 42 32 43 33 44 34 45 35 2 2 3 3 4 4 5 5 6 6 7 7 8 8 - BGA 121 E1 F4 F3 F2 F1 G1 G2 G3 G4 H1 H2 H3 H4 J1 J2 K2 L2 J3 J5 H5 K3 J4 L4 K4 K5 K6 J6 J7 J8 K8 C1 C2 D1 D2 D3 E2 E3 E4 F5 F6 G5 G6 页 34/164 初版 引脚功能 GPIO 引脚名称 P60 P61 P62 P63 P64 P65 P66 P67 P68 P70 P71 P72 P73 P74 P80 P81 PE0 PE2 PE3 SIN0_0 SIN0_1 SOT0_0 （SDA0_0） 多功能串行 接口 0 SOT0_1 （SDA0_1） SCK0_0 （SCL0_0） SCK0_1 （SCL0_1） SIN1_0 SIN1_1 SOT1_0 （SDA1_0） 多功能串行 接口 1 SOT1_1 （SDA1_1） SCK1_0 （SCL1_0） SCK1_1 （SCL1_1） 文档编号：002-00219 版本** 功能说明 通用 I/O 端口 6 通用 I/O 端口 7 通用 I/O 端口 8 通用 I/O 端口 E 多功能串行接口通道 0 输入引脚 S6E2HE 系列 LQFP 120 116 115 114 113 112 111 110 109 108 51 52 53 54 55 118 119 56 58 59 88 65 引脚编号 LQFP LQFP 100 80 96 76 95 75 94 74 93 73 98 78 99 79 46 36 48 38 49 39 73 59 55 44 BGA 121 B2 B3 C3 B4 C4 D4 D5 E5 E6 H6 H7 G7 H8 J9 A3 A2 L8 L9 L10 C11 G10 多功能串行接口通道 0 输出引脚。 用于 UART/CSIO/LIN（操作模式 0 到 3）接 口时，该引脚作为 SOT0 使用；而用于 I2C （操作模式 4）时，则作为 SDA0 使用。 87 72 58 C10 66 56 45 G9 多功能串行接口通道 0 时钟 I/O 引脚。 用于 UART/CSIO/LIN（操作模式 0 到 3）接 口时，该引脚作为 SCK0 使用；而用于 I2C （操作模式 4）时，则作为 SCL0 使用。 86 71 57 D11 67 57 46 G8 多功能串行接口通道 1 输入引脚 96 62 81 52 66 41 A8 J10 多功能串行接口通道 1 输出引脚。 用于 UART/CSIO/LIN（操作模式 0 到 3）接 口时，该引脚作为 SOT1 使用；而用于 I2C （操作模式 4）时，则作为 SDA1 使用。 97 82 67 D7 63 53 42 H10 多功能串行接口通道 1 时钟 I/O 引脚。 用于 CSIO（操作模式 2）接口时，该引脚作 为 SCK1 使用；而用于 I2C（操作模式 4） 时，则作为 SCL1 使用。 98 83 - C7 64 54 43 H9 页 35/164 初版 引脚功能 多功能串行 接口 2 引脚名称 SIN2_0 SIN2_1 SIN2_2 SOT2_0 （SDA2_0） SOT2_1 （SDA2_1） SOT2_2 （SDA2_2） SCK2_0 （SCL2_0） SCK2_1 （SCL2_1） SCK2_2 （SCL2_2） SIN3_0 SIN3_1 SOT3_0 （SDA3_0） 多功能串行 接口 3 SOT3_1 （SDA3_1） SCK3_0 （SCL3_0） SCK3_1 （SCL3_1） 文档编号：002-00219 版本** 功能说明 多功能串行接口通道 2 输入引脚 S6E2HE 系列 LQFP 120 53 85 68 引脚编号 LQFP LQFP 100 80 58 47 BGA 121 G7 B10 F10 多功能串行接口通道 2 输出引脚。 用于 UART/CSIO/LIN（操作模式 0 到 3）接 口时，该引脚作为 SOT2 使用；而用于 I2C （操作模式 4）时，则作为 SDA2 使用。 54 - - H8 84 - - C9 69 59 48 F9 多功能串行接口通道 2 时钟 I/O 引脚。 用于 CSIO（操作模式 2）接口时，该引脚作 为 SCK2 使用；而用于 I2C（操作模式 4） 时，则作为 SCL2 使用。 55 - - J9 83 - - D8 74 64 53 F8 多功能串行接口通道 3 输入引脚 110 15 10 10 D5 F4 多功能串行接口通道 3 输出引脚。 用于 UART/CSIO/LIN（操作模式 0 到 3）接 口时，该引脚作为 SOT3 使用；而用于 I2C （操作模式 4）时，则作为 SDA3 使用。 109 - - E5 16 11 11 F3 多功能串行接口通道 3 时钟 I/O 引脚。 用于 CSIO（操作模式 2）接口时，该引脚作 为 SCK3 使用；而用于 I2C（操作模式 4） 时，则作为 SCL3 使用。 108 - - E6 17 12 12 F2 页 36/164 初版 引脚功能 多功能串行 接口 4 多功能串行 接口 5 引脚名称 SIN4_0 SIN4_1 SIN4_2 SOT4_0 （SDA4_0） SOT4_1 （SDA4_1） SOT4_2 （SDA4_2） SCK4_0 （SCL4_0） SCK4_1 （SCL4_1） SCK4_2 （SCL4_2） CTS4_0 CTS4_1 CTS4_2 RTS4_0 RTS4_1 RTS4_2 SIN5_0 SIN5_1 SIN5_2 SOT5_0 （SDA5_0） SOT5_1 （SDA5_1） SOT5_2 （SDA5_2） SCK5_0 （SCL5_0） SCK5_1 （SCL5_1） SCK5_2 （SCL5_2） 文档编号：002-00219 版本** 功能说明 多功能串行接口通道 4 输入引脚 S6E2HE 系列 LQFP 120 6 75 10 引脚编号 LQFP LQFP 100 80 6 6 65 54 - BGA 121 D3 E11 F5 5 5 5 D2 76 66 55 E10 11 - - F6 4 4 4 D1 77 67 56 E9 12 - - G5 2 78 13 3 79 14 114 113 20 2 68 3 69 9 94 15 2 3 9 74 - C1 E8 G6 C2 D10 E1 C3 B4 G2 多功能串行接口通道 5 输出引脚。 用于 UART/CSIO/LIN（操作模式 0 到 3）接 口时，该引脚作为 SOT5 使用；而用于 I2C （操作模式 4）时，则作为 SDA5 使用。 115 95 75 B3 112 - - C4 21 16 - G3 多功能串行接口通道 5 时钟 I/O 引脚。 用于 CSIO（操作模式 2）接口时，该引脚作 为 SCK5 使用；而用于 I2C（操作模式 4） 时，则作为 SCL5 使用。 116 96 76 B2 111 - - D4 22 17 - G4 多功能串行接口通道 4 输出引脚。 用于 UART/CSIO/LIN（操作模式 0 到 3）接 口时，该引脚作为 SOT4 使用；而用于 I2C （操作模式 4）时，则作为 SDA4 使用。 多功能串行接口通道 4 时钟 I/O 引脚。 用于 CSIO（操作模式 2）接口时，该引脚作 为 SCK4 使用；而用于 I2C（操作模式 4） 时，则作为 SCL4 使用。 多功能串行接口通道 4 CTS 输入引脚 多功能串行接口通道 4 RTS 输出引脚 多功能串行接口通道 5 输入引脚 页 37/164 初版 引脚功能 引脚名称 SIN6_0 SIN6_1 SOT6_0 （SDA6_0） SOT6_1 （SDA6_1） 多功能串行 接口 6 SCK6_0 （SCL6_0） 多功能串行接口通道 6 输入引脚 多功能串行接口通道 6 输出引脚。 用于 UART/CSIO/LIN（操作模式 0 到 3）接 口时，该引脚作为 SOT6 使用；而用于 I2C （操作模式 4）时，则作为 SDA6 使用。 LQFP 120 7 95 引脚编号 LQFP LQFP 100 80 7 7 80 65 BGA 121 E2 B8 8 8 8 E3 94 79 64 C8 多功能串行接口通道 6 时钟 I/O 引脚。 用于 CSIO（操作模式 2）接口时，该引脚作 为 SCK6 使用；而用于 I2C（操作模式 4） 时，则作为 SCL6 使用。 9 - - E4 93 78 63 A9 SCS6_1 多功能串行接口通道 6 串行片选引脚 92 77 62 B9 SIN7_0 SIN7_1 多功能串行接口通道 7 输入引脚 101 50 86 45 35 D6 K8 多功能串行接口通道 7 输出引脚。 用于 UART/CSIO/LIN（操作模式 0 到 3）接 口时，该引脚作为 SOT7 使用；而用于 I2C （操作模式 4）时，则作为 SDA7 使用。 100 85 - A7 49 44 34 J8 多功能串行接口通道 7 时钟 I/O 引脚。 用于 CSIO（操作模式 2）接口时，该引脚作 为 SCK7 使用；而用于 I2C（操作模式 4） 时，则作为 SCL7 使用。 99 84 - B7 48 43 33 J7 多功能串行接口通道 7 串行片选引脚 47 42 32 J6 SCK6_1 （SCL6_1） SOT7_0 （SDA7_0） SOT7_1 （SDA7_1） 多功能串行 接口 7 功能说明 S6E2HE 系列 SCK7_0 （SCL7_0） SCK7_1 （SCL7_1） SCS7_1 文档编号：002-00219 版本** 页 38/164 初版 引脚功能 引脚编号 LQFP LQFP 100 80 引脚名称 功能说明 LQFP 120 DTTI0X_0 输入信号，用于控制多功能定时器 0 的波形 发生器输出 RTO00 到 RTO05。 23 18 13 H1 79 69 - D10 16 位自由运行定时器通道 0 外部时钟输入 引脚 18 80 62 22 75 63 21 76 64 20 77 65 19 78 66 13 70 52 17 65 53 16 66 54 15 67 55 14 68 56 41 54 42 55 43 56 44 45 F1 D9 J10 G4 E11 H10 G3 E10 H9 G2 E9 G10 G1 E8 G9 多功能定时器 0 的波形发生器输出引脚。 在 PPG0 输出模式下，该引脚作为 PPG00 使用。 24 19 14 H2 86 71 57 D11 多功能定时器 0 的波形发生器输出引脚。 在 PPG0 输出模式下，该引脚作为 PPG00 使用。 25 20 15 H3 85 - - B10 多功能定时器 0 的波形发生器输出引脚。 在 PPG0 输出模式下，该引脚作为 PPG02 使用。 26 21 16 H4 84 - - C9 多功能定时器 0 的波形发生器输出引脚。 在 PPG0 输出模式下，该引脚作为 PPG02 使用。 27 22 17 J1 83 - - D8 多功能定时器 0 的波形发生器输出引脚。 在 PPG0 输出模式下，该引脚作为 PPG04 使用。 28 23 18 J2 82 - - E7 多功能定时器 0 的波形发生器输出引脚。 在 PPG0 输出模式下，该引脚作为 PPG04 使用。 29 24 19 K2 81 - - F7 DTTI0X_1 多功能 定时器 0 S6E2HE 系列 FRCK0_0 FRCK0_1 FRCK0_2 IC00_0 IC00_1 IC00_2 IC01_0 IC01_1 IC01_2 IC02_0 IC02_1 IC02_2 IC03_0 IC03_1 IC03_2 RTO00_0 （PPG00_0） RTO00_1 （PPG00_1） RTO01_0 （PPG00_0） RTO01_1 （PPG00_1） RTO02_0 （PPG02_0） RTO02_1 （PPG02_1） RTO03_0 （PPG02_0） RTO03_1 （PPG02_1） RTO04_0 （PPG04_0） RTO04_1 （PPG04_1） RTO05_0 （PPG04_0） RTO05_1 （PPG04_1） 文档编号：002-00219 版本** 多功能定时器 0 的 16 位输入捕获通道 0 输入引脚。 ICxx 表示通道编号。 BGA 121 页 39/164 初版 引脚功能 引脚名称 DTTI1X_0 LQFP 120 引脚编号 LQFP LQFP 100 80 BGA 121 8 8 8 E3 55 - - J9 96 81 66 A8 50 45 35 K8 IC10_0 95 80 65 B8 IC10_1 54 - - H8 IC11_0 94 79 64 C8 53 - - G7 93 78 63 A9 IC12_1 52 - - H7 IC13_0 92 77 62 B9 IC13_1 51 - - H6 2 2 2 C1 32 27 - L2 3 3 3 C2 33 28 - J3 4 4 4 D1 34 29 - J5 5 5 5 D2 35 30 - H5 6 6 6 D3 36 31 21 K3 7 7 7 E2 37 32 22 J4 DTTI1X_1 FRCK1_0 FRCK1_1 IC11_1 IC12_0 多功能 定时器 1 功能说明 S6E2HE 系列 输入信号，用于控制多功能定时器 1 的波形 发生器输出 RTO10 到 RTO15。 16 位自由运行定时器通道 1 外部时钟输入 引脚 多功能定时器 1 的 16 位输入捕获通道 1 输入引脚。 ICxx 表示通道编号。 RTO10_0 多功能定时器 1 的波形发生器输出引脚。 （PPG10_0） 在 PPG1 输出模式下，该引脚作为 PPG10 RTO10_1 使用。 （PPG10_1） RTO11_0 多功能定时器 1 的波形发生器输出引脚。 （PPG10_0） 在 PPG1 输出模式下，该引脚作为 PPG10 RTO11_1 使用。 （PPG10_1） RTO12_0 多功能定时器 1 的波形发生器输出引脚。 （PPG12_0） 在 PPG1 输出模式下，该引脚作为 PPG12 RTO12_1 使用。 （PPG12_1） RTO13_0 多功能定时器 1 的波形发生器输出引脚。 （PPG12_0） 在 PPG1 输出模式下，该引脚作为 PPG12 RTO13_1 使用。 （PPG12_1） RTO14_0 多功能定时器 1 的波形发生器输出引脚。 （PPG14_0） 在 PPG1 输出模式下，该引脚作为 PPG14 RTO14_1 使用。 （PPG14_1） RTO15_0 多功能定时器 1 的波形发生器输出引脚。 （PPG14_0） 在 PPG1 输出模式下，该引脚作为 PPG14 RTO15_1 使用。 （PPG14_1） 文档编号：002-00219 版本** 页 40/164 初版 引脚功能 引脚名称 DTTI2X_0 功能说明 S6E2HE 系列 引脚编号 LQFP LQFP 100 80 LQFP 120 BGA 121 64 53 F8 DTTI2X_1 输入信号，用于控制多功能定时器 2 的波形 74 发生器输出 RTO20 到 RTO25。 15 10 10 F4 FRCK2_0 FRCK2_1 16 位自由运行定时器通道 2 外部时钟输入 引脚 116 101 96 86 76 - B2 D6 IC20_0 IC20_1 119 100 99 85 79 - A2 A7 IC21_0 IC21_1 118 多功能定时器 2 的 16 位输入捕获通道 2 99 输入引脚。 114 ICxx 表示通道编号。 98 98 84 78 - A3 B7 94 83 74 - C3 C7 113 97 93 82 73 67 B4 D7 69 59 48 F9 9 - - E4 68 58 47 F10 10 - - F5 67 57 46 G8 11 - - F6 87 72 58 C10 12 - - G5 88 73 59 C11 13 - - G6 89 74 - B11 14 9 9 E1 IC22_0 IC22_1 IC23_0 IC23_1 RTO20_0 多功能定时器 2 的波形发生器输出引脚。 （PPG20_0） 在 PPG2 输出模式下，该引脚作为 PPG10 RTO20_1 使用。 （PPG20_1） 多功能 RTO21_0 定时器 2 多功能定时器 2 的波形发生器输出引脚。 （PPG20_0） 在 PPG2 输出模式下，该引脚作为 PPG20 RTO21_1 使用。 （PPG20_1） RTO22_0 多功能定时器 2 的波形发生器输出引脚。 （PPG22_0） 在 PPG2 输出模式下，该引脚作为 PPG22 RTO22_1 使用。 （PPG22_1） RTO23_0 多功能定时器 2 的波形发生器输出引脚。 （PPG22_0） 在 PPG2 输出模式下，该引脚作为 PPG22 RTO23_1 使用。 （PPG22_1） RTO24_0 多功能定时器 2 的波形发生器输出引脚。 （PPG24_0） 在 PPG2 输出模式下，该引脚作为 PPG24 RTO24_1 使用。 （PPG24_1） RTO25_0 多功能定时器 2 的波形发生器输出引脚。 （PPG24_0） 在 PPG2 输出模式下，该引脚作为 PPG24 RTO25_1 使用。 （PPG24_1） AIN0_0 AIN0_1 QPRC 通道 0 AIN 输入引脚 AIN0_2 BIN0_0 正交位置/ BIN0_1 QPRC 通道 0 BIN 输入引脚 转数计数器 0 BIN0_2 ZIN0_0 QPRC 通道 0 ZIN 输入引脚 ZIN0_1 ZIN0_2 文档编号：002-00219 版本** 24 51 2 25 52 3 26 53 4 19 2 20 3 21 4 14 2 15 3 16 4 H2 H6 C1 H3 H7 C2 H4 G7 D1 页 41/164 初版 引脚功能 正交位置/ 转数计数器 1 引脚名称 AIN1_0 AIN1_1 AIN1_2 BIN1_0 BIN1_1 BIN1_2 ZIN1_0 ZIN1_1 ZIN1_2 AIN2_0 AIN2_1 AIN2_2 正交位置/ 转数计数器 2 实时时钟 低功耗模式 DAC VBAT BIN2_0 BIN2_1 QPRC 通道 1 AIN 输入引脚 QPRC 通道 1 BIN 输入引脚 QPRC 通道 1 ZIN 输入引脚 QPRC 通道 2 AIN 输入引脚 QPRC 通道 2 BIN 输入引脚 BIN2_2 ZIN2_0 ZIN2_1 ZIN2_2 RTCCO_0 RTCCO_1 RTCCO_2 SUBOUT_0 SUBOUT_1 SUBOUT_2 WKUP0 WKUP1 WKUP2 WKUP3 DA0 DA1 VREGCTL VWAKEUP S_CLK_0 S_CMD_0 SD I/F 功能说明 QPRC 通道 2 ZIN 输入引脚 实时时钟的 0.5 秒脉冲输出引脚 副时钟输出引脚 深度待机模式唤醒信号输入引脚 0 深度待机模式唤醒信号输入引脚 1 深度待机模式唤醒信号输入引脚 2 深度待机模式唤醒信号输入引脚 3 D/A 转换器通道 0 模拟输出引脚 D/A 转换器通道 1 模拟输出引脚 板上电压调节器控制引脚 休眠状态唤醒信号输入引脚 SD 存储卡接口 SD 存储卡时钟输出引脚 SD 存储卡接口 SD 存储卡命令输出 S_DATA1_0 S_DATA0_0 SD 存储卡接口 S_DATA3_0 SD 存储卡数据总线 S_DATA2_0 SD 存储卡接口 S_CD_0 SD 存储卡检测引脚 SD 存储卡接口 S_WP_0 SD 存储卡写保护检测引脚 文档编号：002-00219 版本** S6E2HE 系列 LQFP 120 10 89 48 11 88 49 12 87 50 33 引脚编号 LQFP LQFP 100 80 74 43 33 73 44 34 72 45 35 28 - BGA 121 F5 B11 J7 F6 C11 J8 G5 C10 K8 J3 119 69 99 59 79 48 A2 F9 34 118 29 98 78 J5 A3 68 35 58 30 47 - F10 H5 115 67 115 64 23 115 64 23 116 14 50 69 36 37 41 42 95 57 95 54 18 95 54 18 96 9 45 59 31 32 36 37 75 46 75 43 13 75 43 13 76 9 35 48 21 22 26 27 B3 G8 B3 H9 H1 B3 H9 H1 B2 E1 K8 F9 K3 J4 K5 K6 92 77 62 B9 93 78 63 A9 94 95 96 97 79 80 81 82 64 65 66 67 C8 B8 A8 D7 113 93 73 B4 114 94 74 C3 页 42/164 初版 引脚功能 引脚名称 复位 INITX MD1 模式 MD0 功能说明 外部复位输入引脚。 当 INITX = L 时，复位有效。 模式 1 引脚。 闪存串行编程时，MD1 需为低电平。 模式 0 引脚。 正常运行时，MD0 需为低电平。闪存串行编 程时，MD0 需为高电平。 电源 VCC 电源供电引脚 GND VSS GND 引脚 文档编号：002-00219 版本** S6E2HE 系列 LQFP 120 引脚编号 LQFP LQFP 100 80 BGA 121 38 33 23 L3 56 46 36 L8 57 47 37 K9 1 31 46 61 91 117 107 30 45 60 90 120 1 26 41 51 76 97 92 25 40 50 75 100 1 31 61 77 20 30 40 60 80 B1 K1 K7 K11 A10 A4 A6 L1 L7 L11 A11 A1 - - - K10 页 43/164 初版 引脚功能 引脚名称 时钟 X0 X1 X0A X1A CROUT_0 CROUT_1 ADC 电源 VBAT 电源 ADC GND C 引脚 AVCC AVRL AVRH VBAT AVSS C 文档编号：002-00219 版本** 功能说明 主时钟（振荡）输入引脚 主时钟（振荡）I/O 引脚 副时钟（振荡）输入引脚 副时钟（振荡）I/O 引脚 内置高速 CR 振荡时钟输出端口 A/D 转换器和 D/A 转换器 模拟电源供电引脚 A/D 转换器模拟参考电压输入引脚 A/D 转换器模拟参考电压输入引脚 VBAT 电源供电引脚。 备用电源（电池等）和系统电源。 A/D 转换器和 D/A 转换器 GND 引脚 内部电源稳定电容引脚 S6E2HE 系列 LQFP 120 58 59 39 40 87 113 引脚编号 LQFP LQFP 100 80 48 38 49 39 34 24 35 25 72 58 93 73 BGA 121 L9 L10 L4 K4 C10 B4 70 60 49 J11 72 73 62 63 51 52 G11 F11 43 38 28 L5 71 61 50 H11 44 39 29 L6 页 44/164 初版 S6E2HE 系列 I/O 电路类型 5. 类型 电路 P-ch P-ch 备注 数字输出 X1 N-ch 数字输出 R 可选主振荡/ GPIO 功能 上拉电阻控制 选择主振荡时： 数字输入 − 振荡反馈电阻： 待机模式控制 − 待机模式控制 约为 1 MΩ 时钟输入 A 待机模式控制 选择 GPIO 时： − CMOS 电平输出 − CMOS 电平迟滞输入 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： − IOH = -4 mA、IOL = 4 mA 数字输入 待机模式控制 约为 50 kΩ R P-ch P-ch 数字输出 N-ch 数字输出 X0 上拉电阻控制 文档编号：002-00219 版本** 页 45/164 初版 类型 S6E2HE 系列 电路 备注 上拉电阻 B − CMOS 电平迟滞输入 − 上拉电阻： 约为 50 kΩ 数字输入 数字输入 C 数字输出 N-ch P-ch P-ch E N-ch 数字输出 − 开漏输出 − CMOS 电平迟滞输入 − CMOS 电平输出 − CMOS 电平迟滞输入 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： − IOH = -4 mA、IOL = 4 mA − 当该引脚作为 I2C 引脚时，数字输出 P 沟 数字输出 R 上拉电阻控制 约为 50 kΩ 道管始终被关闭。 数字输入 待机模式控制 文档编号：002-00219 版本** 页 46/164 初版 类型 S6E2HE 系列 电路 P-ch P-ch N-ch 备注 数字输出 数字输出 F 上拉电阻控制 − CMOS 电平输出 − CMOS 电平迟滞输入 − 输入控制 − 模拟输入 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： − IOH = -4 mA、IOL = 4 mA − 当该引脚作为 I2C 引脚时，数字输出 P 沟 约为 50 kΩ R 数字输入 待机模式控制 道管始终被关闭。 模拟输入 输入控制 P-ch P-ch N-ch 数字输出 数字输出 R G − CMOS 电平输出 − CMOS 电平迟滞输入 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： − IOH = -12 mA、IOL = 12 mA − 当该引脚作为 I2C 引脚时，数字输出 P 通 约为 50 kΩ 上拉电阻控制 数字输入 道晶体管始终被关闭。 待机模式控制 文档编号：002-00219 版本** 页 47/164 初版 类型 S6E2HE 系列 电路 P-ch I P-ch N-ch 备注 数字输出 数字输出 − CMOS 电平输出 − CMOS 电平迟滞输入 − 可承受 5 V 电压 − 待机模式控制 − 上拉电阻： − IOH = -4mA、IOL = 4 mA − 可以控制 PZR 寄存器 约为 50 kΩ R 上拉电阻控制 数字输入 待机模式控制 J 模式输入 P-ch L P-ch N-ch 数字输出 数字输出 CMOS 电平迟滞输入 − CMOS 电平输出 − CMOS 电平迟滞输入 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： 约为 50 kΩ R 上拉电阻控制 − IOH = -8 mA、IOL = 8 mA − 当该引脚作为 I2C 引脚时，数字输出 P 通 道晶体管始终被关闭。 数字输入 待机模式控制 文档编号：002-00219 版本** 页 48/164 初版 类型 S6E2HE 系列 电路 P-ch P-ch N-ch 备注 数字输出 数字输出 M − CMOS 电平输出 − CMOS 电平迟滞输入 − 输入控制 − 模拟输入 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： 上拉电阻控制 R 数字输入 约为 50 kΩ − IOH = -8 mA、IOL = 8 mA − CMOS 电平输出 − CMOS 电平迟滞输入 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： 待机模式控制 模拟输入 输入控制 P-ch P-ch 数字输出 约为 50 kΩ N N-ch 数字输出 − IOH = -4 mA、IOL = 4 mA （GPIO） − IOL = 20 mA （高速模式） R 上拉电阻控制 − 当该引脚作为 I2C 引脚时，数字输出 P 通 道晶体管始终被关闭。 数字输入 待机模式控制 文档编号：002-00219 版本** 页 49/164 初版 类型 S6E2HE 系列 电路 P-ch P-ch O N-ch 备注 上拉电阻控制 − CMOS 电平输出 数字输出 − CMOS 电平迟滞输入 − 可承受 5 V 电压 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： 数字输出 约为 50 kΩ − IOH = -4 mA、IOL = 4 mA − 有关 I/O 设 置， 请 参 考外 设 手 册中 的 VBAT 范围 R 数字输入 待机模式控制 P-ch 上拉电阻控制 P-ch X0A N-ch P 数字输出 数字输出 − CMOS 电平输出 − CMOS 电平迟滞输入 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： − IOH = -4 mA、IOL = 4 mA − 有关 I/O 设 置， 请 参 考外 设 手 册中 的 约为 50 kΩ VBAT 范围 R 数字输入 待机模式控制 OSC 文档编号：002-00219 版本** 页 50/164 初版 类型 S6E2HE 系列 电路 P-ch P-ch X1A 备注 上拉电阻控制 可以选择副振荡/GPIO 功能 数字输出 选择副振荡时： − 振荡反馈电阻： − 待机模式控制 约为 10 MΩ 数字输出 N-ch 选择 GPIO 时： Q R 数字输入 − CMOS 电平输出 − CMOS 电平迟滞输入 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： − IOH = -4 mA、IOL = 4 mA − 有关 I/O 设置，请参考外设手册中的 待机模式控制 OSC RX 约为 50 kΩ VBAT 范围 待机模式控制 时钟输入 上拉电阻控制 P-ch P-ch N-ch 数字输出 数字输出 R − CMOS 电平输出 − CMOS 电平迟滞输入 − 模拟输出 − 上拉电阻控制 − 待机模式控制 − 上拉电阻： − IOH = -12 mA、IOL = 12 mA 约为 50 kΩ （4.5 V 到 5.5 V） R 数字输入 − IOH = -8 mA、IOL = 8 mA （2.7 V 到 4.5 V） 待机模式控制 模拟输出 文档编号：002-00219 版本** 页 51/164 初版 S6E2HE 系列 处理注意事项 6. 所有半导体器件都有一定发生故障的概率。发生故障的概率取决于该器件的使用情况（电路条件、环境条件等） 。本节介绍了必须考 虑的各种注意事项，从而尽可能降低发生故障的概率，并提高赛普拉斯半导体器件的可靠性。 6.1 产品设计注意事项 本节介绍了使用半导体器件进行设计电子设备时需要考虑的各种注意事项。 最大绝对额定值 外界冲击（电压、电流、温度等等）超出某一确定的限制（最大绝对额定值）时，会永久性损坏半导体器件。因此，不要超过这些 额定值。 建议的工作条件 建议的工作条件为半导体器件的典型工作范围。当器件在这些条件下工作时，所有器件的电气特性均得到保证。 始终在所建议的工作条件下使用半导体器件。如果在这些范围外进行操作，会影响可靠性，并会导致器件故障。 对于超出本数据手册中所介绍的使用情况、工作范围或组合条件，赛普拉斯公司不提供任何保证。如果用户考虑使用超出所列条件 的应用，请提前联系销售代表。 引脚处理和保护 当处理引脚时（该引脚将半导体器件连接至电源和输入/输出功能） ，需要遵循以下注意事项。 (1)防止发生过压和过流条件 在任何引脚上施加的电压或电流超过最大额定值时，会降低器件的品质，在极端情况下还会导致器件永久性被损坏。请在设计 阶段尽量避免这种过压或过流条件。 (2)输出引脚保护 将输出引脚与电源引脚或其他输出引脚短接或者将其连接到大电容时，会引起大电流。如果在这种条件下长期使用器件，则会 破坏器件。 因此应该避免发生这种连接。 (3)未使用输入引脚的处理 将空置的输入引脚置于极高阻抗电平会影响到运行的稳定性。应该在这些引脚和电源引脚或接地引脚之间连接一个大小合适的 电阻。 代码：DS00-00004-3E 文档编号：002-00219 版本** 页 52/164 初版 S6E2HE 系列 栓锁 半导体器件由基板上的 P 型和 N 型区域构成。当施加异常高的电压时，可能会形成内部寄生 PNPN 结（称为晶闸管结构） ，这样会 在电源引脚上连续流过超过几百毫安级的大电流。该状况被称为栓锁。 警告：栓锁事件不仅会降低半导体器件的可靠性，而且会引起由高热量、烟雾或燃烧造成的伤害或损坏。要想防止发生栓锁，请遵 循以下原则： (1)确保引脚上的电压不会超过最大绝对额定值。也应限制异常噪声、浪涌电平等。 (2)确保在上电序列期间不会出现异常电流。 遵循安全性规定和标准 世界上大多数国家都建立了有关安全性、电磁干扰保护等标准和规定。客户需要遵循这些针对产品设计的规定和标准。 可靠性设计 所有半导体器件都有一定的故障发生概率。您必须在自己的设施和设备中采取安全设计措施，如冗余、防火、过流保护和其他异常 作业条件，以防止由于此类故障造成的伤害、损坏或损失。 器件使用的注意事项 赛普拉斯半导体器件适用于各种标准应用（电脑、办公自动化以及其他办公设备、工业、通信、测量设备、个人或家用设备等） 。 警告：如果客户考虑在特殊应用中使用我们的产品，即故障或异常操作可能会直接影响到生命安全，造成人身伤害或财产损失的应 用，或者要求极高可靠性的应用（如航空系统、原子能控制、海底中继器、车辆运行控制、生命保障医疗设备等） ，务必预先联系销 售代表。如果未经批准，本公司将不对这种使用情况所造成的损害负责。 6.2 封装安装注意事项 封装安装可能包括插件和表面安装两种类型。在这两种情况中，为了保证对应焊接的耐热能力，请遵照赛普拉斯的建议条件进行安 装。更多有关安装条件的信息，请联系您的销售代表。 插件类型 通过以下两种方法可以将插件类型封装安装在印刷电路板上：电路板上直接焊接或使用插座安装。 电路板上直接安装通常需要将引脚插入到电路板上的过孔，然后采用液体焊料的波峰焊方法。在这种方法中，焊接过程通常会使引 脚承受超过存储温度绝对额定值的热冲击。安装程序应该符合赛普拉斯所建议的安装条件。 如果采用插座安装，长期使用后插座触点和 IC 引脚的表面处理差异会使两者贴接质量降低。因此，建议在安装之前验证插座触点和 IC 引脚的表面处理情况。 表面安装类型 与插件类型封装相比，表面安装封装的引脚更长且更薄，因此它们更容易变形或弯曲。使用更多引脚和间距更小的封装时，更易损 坏，增加引脚变形造成的连接开路，或由焊料接导致的短路。 您必须使用合适的安装技术。赛普拉斯建议使用回流焊，并为每个产品的各个焊接条件制定了规范。用户应该根据赛普拉斯所建议 的条件级别来安装封装。 无铅封装 警告：当使用 Sn-Pb 共晶焊料来焊接带 Sn-Ag-Cu 球形焊盘的球栅阵列（BGA）封装时，芯片的结强度可能会在某些使用条件下降 低。 文档编号：002-00219 版本** 页 53/164 初版 S6E2HE 系列 半导体器件存储 由于塑料芯片封装是由塑料树脂构成的，因此接触自然环境时它会吸收潮气。在焊接过程中，如果受潮封装被加热，则表面会剥落， 从而使防潮性能降低并使封装破裂。要想防止这种情况，请遵循以下原则： (1)避免外界温度剧烈变化，否则潮气会在产品内冷凝成水珠。将产品存储在温度变化小的环境内。 (2)使用干燥箱存储产品。应将产品存储在相对湿度低于 70%、温度为 5°C 到 30°C 的环境内。 打开干燥封装时，建议环境相对湿度为 40%到 70%。 (3)需要时，赛普拉斯将半导体器件包装在带有硅胶干燥剂的高防潮铝膜真空包装袋内。应将器件密封在这些铝膜真空包装袋内来储 存它们。 (4)避免将这些封装存储在存在腐蚀性气体或含高粉尘的环境中。 烘烤 已经吸潮的包装可通过烘烤（热烘）除湿。请遵照赛普拉斯所建议的条件进行烘烤。 条件：125°C/24 h 静电 由于静电非常容易对半导体器件产生不利影响，因此必须遵照以下注意事项： (1)将工作环境的相对湿度保持为 40%到 70%。也可能需要离子产生设备以去除静电。 (2)通过电气方式将所有输料机、焊舱、焊铁和外围设备接地。 (3)使用通过高电阻（1 MΩ 左右）接地的手环或戒指来消除人体静电。 建议穿导电的衣服和鞋，使用导电地垫和其他方法，尽量减少静电引起的冲击能量。 (4)将所有夹具和仪器接地，或采用其它防静电措施。 (5)避免使用聚苯乙烯泡沫塑料或其他易带静电的材料存储电路板组件成品。 文档编号：002-00219 版本** 页 54/164 初版 S6E2HE 系列 使用环境注意事项 6.3 如前面章节所述，半导体器件的可靠性取决于环境温度和其他条件。 为使性能可靠，请遵守以下原则： (1)湿度 在高湿环境下长期使用会导致器件间的电流泄漏，印刷电路板之间同理。如能预知应用于高湿环境，则需要考虑额外的防潮措 施。 (2)静电放电 当高压带电物体靠近半导体器件时，放电会引起运行异常。在这种情况下，请使用防静电措施或工艺来防止放电发生。 (3)腐蚀性气体、粉尘或油 暴露在腐蚀性气体、粉尘或油等环境时可能会引起化学反应，从而对该器件产生不利影响。如果在这些条件下使用器件，则需 要考虑采取措施防止器件暴露于此类物质中以保护器件。 (4)辐射，包括宇宙射线 大多数的器件设计并没考虑到应对辐射或宇宙辐线的措施。因此，用户最好适当屏蔽。 (5)烟雾、燃烧 警告：塑封器件易燃，因此需要远离易燃物质。如果设备冒烟或燃烧，存在释放有毒气体的危险。 如果客户考虑在其他特殊环境条件下使用赛普拉斯产品，请联系销售代表。 请在以下 URL 中查看最新注意事项。 http://www.spansion.com/fjdocuments/fj/datasheet/e-ds/DS00-00004.pdf 文档编号：002-00219 版本** 页 55/164 初版 S6E2HE 系列 器件注意事项 7. 电源引脚 产品带有多个 VCC 和 VSS 引脚时，同电位上的相应引脚在器件内已经互连，以防止发生栓锁等故障。但是所有这些引脚应当通过 外部连接到电源或地上，以降低电磁辐射水平、防止地电位上升导致的选通信号异常操作，并符合额定的输出总电流。 另外，请确保连接电源时，器件的 POWER 引脚和 GND 引脚为低阻抗。另外建议在靠近器件的范围内将约 0.1 µF 的旁路陶瓷电容 放置在 VCC 和 VSS 之间。 电源引脚 当电源电压快速波动时，即使该波动处于 VCC 电源电压的保证工作范围，也可能发生故障。 作为电压稳定规则，必须使工频（50 Hz/60 Hz）的 VCC 纹波（峰-峰值）波动不超过 VCC 标称值的 10%，并且瞬间波动斜率不能超过 0.1 V/μs，尤其注意上下电时。 晶体振荡器电路 X0/X1 和 X0A/X1A 引脚附近的噪声可能导致器件故障。设计印刷电路板时应使 X0/X1、 X0A/X1A 引脚、晶振（或陶振）以及对地 旁路电容尽可能靠近器件。 强烈建议在设计 PCB 时，使地平面环绕 X0/X1 和 X0A/X1A 引脚，以确保运行稳定。 用电路板上的晶体振荡器来评估振荡质量。 副晶体振荡器 该器件系列的副振荡电路为保持低功耗而采用低增益电路。 为了使振荡稳定，晶体振荡器需要满足以下条件：  表面安装类型 大小： 负载电容： 3.2 mm × 1.5 mm 以上 约为 6 pF 到 7 pF  插件类型 负载电容： 文档编号：002-00219 版本** 约为 6 pF 到 7 pF 页 56/164 初版 S6E2HE 系列 外部时钟的使用 将外部时钟用作为主时钟的输入时，需要将 X0/X1 设置为外部时钟输入模式，并从 X0 输入。X1（PE3）可以作为通用 I/O 端口使 用。 同样，将外部时钟用作为副时钟的输入时，需要将 X0A/X1A 设置为外部时钟输入模式，并从 X0A 输入。X1A（P47）可以作为通 用 I/O 端口使用。 外部时钟使用示例 器件 X0（X0A） 设置为外部时钟输入 可以作为通用 I/O 端口使用 X1（PE3） 、X1A（P47） 多功能串行引脚作为 I2C 引脚时的注意事项 将多功能引脚用作为 I2C 引脚时，数字输出的 P 通道晶体管始终被关闭。 然而，类似于其他引脚，I2C 引脚也要符合电气限制规则，并且在断电时，避免将这些引脚连接到外部 I2C 总线系统。 C 引脚 该器件系列内置稳压器。请确保在 C 引脚和 GND 引脚之间为内部稳压器连接一个平滑电容（CS） 。请使用陶瓷电容或频率特性相 似的平滑电容。 然而，某些叠层陶瓷电容会随温度波动引起较大的容值变化（F 特性和 Y5V 特性） 。请评估电容的温度特性，以选择满足运行条件 的电容。 该器件系列建议使用 4.7 μF 大小的平滑电容。 C 器件 CS VSS GND 模式引脚（MD0） 将 MD 引脚（MD0）直接连接到 VCC 或 VSS 引脚上。设计印刷电路板时，请确保上拉/下拉电阻保持低阻抗，模式引脚和 VCC/VSS 引脚之间的距离应尽可能小，并且在将引脚上拉/下拉时（如切换引脚电平和重新编写闪存数据） ，连接阻抗也要低。这是为了避免 器件因有噪声而错误切换到测试模式。 文档编号：002-00219 版本** 页 57/164 初版 S6E2HE 系列 上电时的注释 请按照以下顺序或同时打开/关闭电源。 如果未使用 A/D 转换器和 D/A 转换器，请将 AVCC 连接到 VCC 上，将 AVSS 连接到 VSS。 上电： 断电： VBAT → VCC VCC → AVCC → AVRH VCC → VBAT AVRH → AVCC → VCC 串行通信 实现串行通信时，噪声或其他问题可能导致接收到错误数据。 因此，需要设计一个印刷电路板以避免噪声。 考虑到因有噪声而收到错误数据的情况，请执行错误检测（如在数据结尾处添加校验和） 。如果检测到某种错误，应重新传输数据。 不同存储器大小产品间的特性差异，以及闪存产品和 MASK 产品之间的特性差异。 由于芯片布局和存储器结构不一样，因此存储器大小不同的产品间以及闪存产品和 MASK 产品之间的电气特性（包括功耗、ESD、 栓锁、噪声和振荡特性）可能存在差异。 如果您切换到同一系列中的其他产品，则必须评估电气特性。 可承受 5 V 输入 I/O 的上拉功能 当使用可承受 5 V 输入 I/O 的上拉功能时，请勿输入超过 VCC 电压的信号。 在电路板上使相邻连线互接 如果晶体振荡器电路 X1A 的连线与 P48/VREGCTL 的连线邻接且并行运行，那么振荡器可能会错误计数。这是因为 P48/VREGCTL 的更改使 X1A 产生噪声。在两个连线之间保持尽可能大的距离，并插入一个接地图案以避免这种情况。 器件 P 46/ X0A P 47/ X1A P 48/ P 49/ V R E G CTL V W AKE U P 避免并行走线 接地 插入接地图案 使用调试引脚时的注意事项 将调试引脚（TDO/TMS/TDI/TCK/TRSTX 或 SWO/SWDIO/SWCLK）设置为 GPIO 或其他外设功能时，只能将它们设置为输出引 脚，不能设置为输入引脚。 文档编号：002-00219 版本** 页 58/164 初版 8. S6E2HE 系列 框图 S6E2HE4E/F/G, S6E2HE6E/F/G TRSTX,TCK, TDI,TMS TDO SWJ-DP ETM* TRACEDx, TRACECLK TPIU* ROM Table SRAM0 16/32 Kbytes SRAM1 8/16 Kbytes Cortex-M4　Core I @160 MHz(Max) D MPU NVIC Multi-layer AHB (Max 160 MHz) FPU Sys AHB-APB Bridge: APB0(Max 80 MHz) Dual-Timer Watchdog Timer (Software) Clock Reset Generator INITX Watchdog Timer (Hardware) CSV SRAM2 8/16 Kbytes MainFlash I/F Trace Buffer (16 Kbytes) Security WorkFlash I/F MainFlash 512 Kbytes/ 256 Kbytes WorkFlash 32 Kbytes DMAC 8ch. CLK DSTC SD-CARD I/F X0A X1A PLL VBAT Domain Sub Osc AHB-AHB Bridge Source Clock Main Osc X0 X1 CR 100 kHz CR 4 MHz GPIO PIN-Function-Ctrl CROUT S_CLK,S_CMD S_DATAx S_CD,S_WP P0x, P1x, . . . PEx MADx External Bus I/F MADATAx 12-bit A/D Converter Unit 0 ADTGx TIOAx TIOBx AINx BINx ZINx Unit 1 Unit 2 FRCK0 QPRC 3ch. 16-bit Input Capture 4ch. 16-bit Free-run Timer 3ch. 16-bit Output Compare 6ch. DTTI0X RTO0x Power-On Reset Base Timer 16-bit 16ch./ 32-bit 8ch. A/D Activation Compare 6ch. IC0x MCSXx,MDQMx, MOEX,MWEX, MALE,MRDY, MNALE,MNCLE, MNWEX,MNREX, MCLKOUT,MSDWEX, MSDCLK,MSDCKE, MRASX,MCASX Waveform Generator 3ch. 16-bit PPG 3ch. Multi-function Timer × 3 AHB-APB Bridge : APB2 (Max 80 MHz) ANxx AHB-APB Bridge : APB1 (Max 160 MHz) AVCC, AVSS, AVRH LVD Ctrl LVD IRQ-Monitor Regulator C CRC Accelerator Watch Counter Deep Standby Ctrl WKUPx Peripheral Clock Gating Low-speed CR Prescaler VBAT Domain Real-Time Clock Port Ctrl. VWAKEUP VREGCTL RTCCO, SUBOUT External Interrupt Controller 16pin + NMI INTx NMIX MODE-Ctrl MD0, MD1 Multi-function Serial I/F 8ch. HW flow control(ch.4) SCKx SINx SOTx CTS4 RTS4 12-bit D/A Converter 2units DAx *：对于 S6E2HE4E0A 和 S6E2HE6E0A，ETM 不可用。 文档编号：002-00219 版本** 页 59/164 初版 9. S6E2HE 系列 存储器大小 请参考第 1 章产品系列来确定存储器大小。 10. 存储空间分配 存储空间分配（1） Peripherals Area 0x41FF_FFFF Reserved 0x4007_0000 0x4006_F000 0x4006_E000 0x4006_C000 GPIO SD-Card I/F 0xFFFF_FFFF Reserved Reserved 0xE010_0000 0xE000_0000 0xD000_0000 Cortex-M4 Private Peripherals Reg. Area 0x4006_2000 0x4006_1000 0x4006_0000 External Device Area 0x4004_0000 0x4003_F000 DSTC DMAC Reserved EXT-bus I/F 0x6000_0000 Reserved Reserved 0x4400_0000 0x4200_0000 0x4003_C800 32 Mbytes Bit band alias 0x4003_C100 0x4003_B000 Peripherals 0x4000_0000 0x4003_A000 0x4003_9000 0x4003_8000 Reserved 0x2400_0000 0x2200_0000 0x4003_6000 32 Mbytes Bit band alias 0x4003_5000 0x2010_0000 0x200E_0000 0x200C_0000 0x2004_4000 See "Memory Map(2)" for the memory size details. 0x2004_0000 0x2003_C000 0x2000_0000 0x1FFF_8000 0x0050_0000 0x0040_0000 Reserved SRAM2 SRAM1 Reserved SRAM0 Reserved Security/CR Trim MainFlash 0x0000_0000 0x4003_0000 0x4002_F000 0x4002_E000 LVD/DS mode Reserved Int-Req.Read EXTI Reserved CR Trim Reserved 0x4002_8000 0x4002_7000 0x4002_6000 0x4002_5000 0x4002_4000 0x4002_3000 0x4002_2000 0x4002_1000 0x4002_0000 0x4001_6000 0x4001_5000 0x4001_3000 0x4001_2000 0x4001_1000 0x4001_0000 0x4000_1000 0x4000_0000 文档编号：002-00219 版本** Reserved 0x4003_2000 0x4003_1000 Work Flash I/F Work Flash RTC/Port Ctrl Watch Counter CRC MFS 0x4003_4000 0x4003_3000 Reserved Peripheral Clock Gating 0x4003_C000 Low Speed CR Prescaler A/DC QPRC Base Timer PPG Reserved MFT Unit2 MFT Unit1 MFT Unit0 Reserved Dual Timer Reserved SW WDT HW WDT Clock/Reset Reserved MainFlash I/F 页 60/164 初版 S6E2HE 系列 存储空间分配（2） S6E2HE6E0A S6E2HE6F0A S6E2HE6G0A 0x2020_0000 S6E2HE4E0A S6E2HE4F0A S6E2HE4G0A 0x2020_0000 保留 0x200C_8000 0x200C_0000 保留 0x200C_8000 工作闪存 32 KB 0x200C_0000 工作闪存 32 KB 保留 保留 0x2004_4000 SRAM2 16 KB 0x2004_0000 0x2004_2000 0x2004_0000 SRAM1 16 KB 0x2003_E000 SRAM2 8 KB SRAM1 8 KB 0x2003_C000 保留 保留 0x2000_0000 0x2000_0000 SRAM0 32 KB 0x1FFF_C000 SRAM0 16 KB 0x1FFF_8000 保留 保留 0x0040_6000 0x0040_6000 0x0040_4000 0x0040_2000 通用 CR 调整 0x0040_0000 安全性 0x0040_0000 0x0040_4000 0x0040_2000 通用 CR 调整 安全性 保留 0x0008_0000 保留 主闪存 512 KB 0x0004_0000 主闪存 256 KB 0x0000_0000 文档编号：002-00219 版本** 0x0000_0000 页 61/164 初版 S6E2HE 系列 外设地址分配 起始地址 0x4000_0000 0x4000_1000 0x4001_0000 0x4001_1000 0x4001_2000 0x4001_3000 0x4001_5000 0x4001_6000 0x4002_0000 0x4002_1000 0x4002_2000 0x4002_3000 0x4002_4000 0x4002_5000 0x4002_6000 0x4002_7000 0x4002_8000 0x4002_E000 0x4002_F000 0x4003_0000 0x4003_1000 0x4003_2000 0x4003_3000 0x4003_4000 0x4003_5000 0x4003_5800 0x4003_6000 0x4003_8000 0x4003_9000 0x4003_A000 0x4003_B000 0x4003_C000 0x4003_C100 0x4003_C800 0x4003_F000 0x4004_0000 0x4006_0000 0x4006_1000 0x4006_24000 0x4006_E000 0x4006_F000 0x4006_7000 0x200E_0000 文档编号：002-00219 版本** 结束地址 0x4000_0FFF 0x4000_FFFF 0x4001_0FFF 0x4001_1FFF 0x4001_2FFF 0x4001_4FFF 0x4001_5FFF 0x4001_FFFF 0x4002_0FFF 0x4002_1FFF 0x4002_2FFF 0x4003_FFFF 0x4002_4FFF 0x4002_5FFF 0x4002_6FFF 0x4002_7FFF 0x4002_DFFF 0x4002_EFFF 0x4002_FFFF 0x4003_0FFF 0x4003_1FFF 0x4003_4FFF 0x4003_3FFF 0x4003_4FFF 0x4003_57FF 0x4003_5FFF 0x4003_7FFF 0x4003_8FFF 0x4003_9FFF 0x4003_AFFF 0x4003_BFFF 0x4003_C0FF 0x4003_C7FF 0x4003_EFFF 0x4003_FFFF 0x4005_FFFF 0x4006_0FFF 0x4006_1FFF 0x4006_DFFF 0x4006_EFFF 0x4006_FFFF 0x41FF_FFFF 0x200E_FFFF 总线 AHB APB0 APB1 APB2 AHB 外设 主闪存 I/F 寄存器 保留 时钟/复位控制 硬件看门狗定时器 软件看门狗定时器 保留 双定时器 保留 多功能定时器单元 0 多功能定时器单元 1 多功能定时器单元 2 保留 PPG 基础定时器 正交位置/转数计数器 A/D 转换器 保留 内部 CR 调整 保留 外部中断控制器 中断请求批量读取功能 保留 D/A 转换器 保留 低电压检测 深度待机模式控制器 保留 多功能串行接口 CRC 计时计数器 RTC/端口控制 低速 CR 预分频器 外设时钟门控 保留 外部存储器接口 保留 DMAC 寄存器 DSTC 寄存器 保留 SD 卡 I/F GPIO 保留 工作闪存 I/F 寄存器 页 62/164 初版 11. S6E2HE 系列 各 CPU 模式下的引脚状态 描述引脚状态的术语含义如下：  INITX=0 表示 INITX 引脚为低电平的时间。  INITX=1 表示 INITX 引脚为高电平的时间。  SPL=0 表示待机模式控制寄存器（STB_CTL）中的待机引脚电平设置位（SPL）被设置为 0。  SPL=1 表示待机模式控制寄存器（STB_CTL）中的待机引脚电平设置位（SPL）被设置为 1。  输入有效 表示输入功能有效。  内部输入固定为 0 输入功能被禁止。内部输入固定为低电平。  高阻态 引脚驱动晶体管被禁止，引脚处于高阻态。  设置无效 表示设置无效。  保持之前的状态 保持进入当前模式前的瞬间状态。 如果内置外设功能正在运行，则引脚上的信号变化取决于外设功能。 如果该引脚为端口，则输出前状态。  模拟输入有效 表示模拟输入有效。  追踪输出 表示可以使用追踪功能。  GPIO 功能 在深度待机模式下，引脚切换到通用 I/O 端口。  设置禁止 根据规范被禁止的设置项。 文档编号：002-00219 版本** 页 63/164 初版 S6E2HE 系列 引脚状态类型 引脚状态列表 上电复位或 低电压检测 状态 INITX 输入 状态 器件内部 复位状态 供电电压 未稳定 ‐ ‐ 供电电压 供电电压 稳定 稳定 INITX = 0 INITX = 1 INITX = 1 ‐ ‐ ‐ 设置 无效 设置 无效 设置 无效 主晶体 振荡器 输入引脚/ 外部主时钟 输入引脚 输入 有效 输入 有效 输入 有效 GPIO 功能 设置 无效 设置 无效 设置 无效 外部主时钟 输入引脚 设置被 禁用 设置被 禁用 设置被 禁用 主晶体 振荡器 输出引脚 高阻态/ 内部输入 固定为 0/ 输入使能 高阻态/ 高阻态/ 内部输入 内部输入 固定为 0 固定为 0 C INITX 输入引脚 上拉/ 输入使能 上拉/ 上拉/ 输入使能 输入使能 D 模式 输入引脚 输入 使能 输入 使能 模式 输入引脚 输入 使能 GPIO 功能 设置被 禁用 B E 定时器模式、 RTC 模式或 停止模式状态 深度待机 RTC 模式或深度 深度待机模式 待机停止模式状态 返回状态 功能组 GPIO 功能 A 运行模式或 睡眠模式 状态 文档编号：002-00219 版本** 供电电压 稳定 INITX = 1 SPL = 0 SPL = 1 高阻态/ 保持之前的 保持之前的 内部输入 状态 状态 固定为 0 输入 有效 输入 有效 供电电压 稳定 INITX = 1 SPL = 0 SPL = 1 GPIO 功能 高阻态/ 内部输入 内部输入 固定为 0 固定为 0 供电电压 稳定 INITX = 1 ‐ GPIO 功能 输入 有效 输入 有效 输入 有效 输入 有效 保持之前的 保持之前的 状态 状态 高阻态/ 内部输入 固定为 0 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 GPIO 功能 保持之前的 保持之前的 状态 状态 高阻态/ 内部输入 固定为 0 保持之前的 状态 高阻态/ 内部输入 固定为 0 保持之前的 状态 保持之前的状态/ 当振荡停止时*1，高阻态/ 内部输入固定为 0 上拉/ 输入使能 上拉/ 输入使能 上拉/ 输入使能 上拉/ 输入使能 上拉/ 输入使能 上拉/ 输入使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 输入 使能 设置被 禁用 设置被 禁用 高阻态/ 输入使能 GPIO 功能 高阻态/ 输入使能 GPIO 功能 保持之前的 保持之前的 状态 状态 页 64/164 引脚状态类型 初版 上电复位或 低电压检测 状态 器件内部 复位状态 供电电压 未稳定 ‐ ‐ 其它外设 功能 设置被 禁用 高阻态 GPIO 功能 JTAG 功能 高阻态 GPIO 功能 设置被 禁用 JTAG 功能 高阻态 供电电压 供电电压 稳定 稳定 INITX = 0 INITX = 1 INITX = 1 ‐ ‐ ‐ 设置被 禁用 其它外设 功能 GPIO 功能 设置被 禁用 外设功能 I GPIO 功能 模拟输出 功能 J 定时器模式、 RTC 模式或 停止模式状态 高阻态/ 高阻态/ 输入使能 输入使能 上拉/ 上拉/ 输入使能 输入使能 其它外设 功能 高阻态 设置被 禁用 高阻态 GPIO 功能 文档编号：002-00219 版本** 设置被 禁用 供电电压 稳定 INITX = 1 SPL = 0 SPL = 1 设置被 禁用 G H 运行模式或 睡眠模式 状态 深度待机 RTC 模式或深度 深度待机模式 待机停止模式状态 返回状态 功能组 NMIX 引脚 F INITX 输入 状态 S6E2HE 系列 设置被 禁用 保持之前的 状态 保持之前的 保持之前的 状态 状态 保持之前的 保持之前的 状态 状态 上拉/ 上拉/ 输入使能 输入使能 设置被 禁用 设置被 禁用 保持之前的 保持之前的 状态 状态 高阻态/ 高阻态/ 保持之前的 保持之前的 输入使能 输入使能 状态 状态 设置被 禁用 设置被 禁用 高阻态/ 高阻态/ 输入使能 输入使能 供电电压 稳定 INITX = 1 SPL = 0 SPL = 1 *2 保持之前的 状态 保持之前的 状态 高阻态/ 内部输入 固定为 0 唤醒 输入使能 高阻态/ 唤醒 输入使能 供电电压 稳定 INITX = 1 ‐ GPIO 功能 保持之前的 状态 保持之前的 状态 保持之前的 状态 保持之前的 状态 保持之前的 状态 高阻态/ 内部输入 固定为 0 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 GPIO 功能 保持之前的 状态 保持之前的 状态 保持之前的 状态 保持之前的 状态 高阻态/ 内部输入 固定为 0 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 GPIO 功能 高阻态/ 内部输入 固定为 0 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 GPIO 功能 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 GPIO 功能 *3 高阻态/ 内部输入 固定为 0 页 65/164 引脚状态类型 初版 上电复位或 低电压检测 状态 器件内部 复位状态 运行模式或 睡眠模式 状态 定时器模式、 RTC 模式或 停止模式状态 深度待机 RTC 模式或深度 深度待机模式 待机停止模式状态 返回状态 功能组 供电电压 未稳定 ‐ ‐ 外部中断 使能 其它外设 功能 K INITX 输入 状态 S6E2HE 系列 设置被 禁用 设置被 禁用 供电电压 稳定 INITX = 1 SPL = 0 SPL = 1 设置被 禁用 高阻态 高阻态/ 高阻态/ 输入使能 输入使能 高阻态 高阻态/ 高阻态/ 内部输入 内部输入 固定为 0/ 固定为 0/ 模拟 模拟 输入使能 输入使能 GPIO 功能 模拟输入 功能 供电电压 供电电压 稳定 稳定 INITX = 0 INITX = 1 INITX = 1 ‐ ‐ ‐ 供电电压 稳定 INITX = 1 SPL = 0 SPL = 1 供电电压 稳定 INITX = 1 ‐ 保持之前的 状态 保持之前的 保持之前的 状态 状态 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 GPIO 功能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 GPIO 功能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 GPIO 功能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 Trace 输出 高阻态/ 内部输入 固定为 0 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 GPIO 功能 高阻态/ 内部输入 固定为 0 L 其它外设 功能 设置被 禁用 设置被 禁用 设置被 禁用 保持之前的 保持之前的 状态 状态 GPIO 功能 模拟输入 功能 高阻态 高阻态/ 高阻态/ 高阻态/ 高阻态/ 内部输入 内部输入 内部输入固 内部输入 固定为 0/ 固定为 0/ 定为 0/ 固定为 0/ 模拟 模拟 模拟 模拟 输入使能 输入使能 输入使能 输入使能 M 外部中断 使能 其它外设 功能 GPIO 功能 保持之前的 状态 设置被 禁用 模拟输入 功能 高阻态 Trace 功能 其它外设 功能 GPIO 功能 设置被 禁用 N 文档编号：002-00219 版本** 设置被 禁用 设置被 禁用 高阻态/ 高阻态/ 内部输入 内部输入 固定为 0/ 固定为 0/ 模拟 模拟 输入使能 输入使能 设置被 禁用 设置被 禁用 保持之前的 保持之前的 状态 状态 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 保持之前的 保持之前的 状态 状态 高阻态/ 内部输入 固定为 0 页 66/164 引脚状态类型 初版 上电复位或 低电压检测 状态 INITX 输入 状态 器件内部 复位状态 定时器模式、 RTC 模式或 停止模式状态 深度待机 RTC 模式或深度 深度待机模式 待机停止模式状态 返回状态 功能组 供电电压 未稳定 ‐ ‐ 模拟输入 功能 高阻态 供电电压 供电电压 稳定 稳定 INITX = 0 INITX = 1 INITX = 1 ‐ ‐ ‐ 高阻态/ 高阻态/ 高阻态/ 内部输入 内部输入 内部输入 固定为 0/ 固定为 0/ 固定为 0/ 模拟 模拟 模拟 输入使能 输入使能 输入使能 Trace 功能 O 运行模式或 睡眠模式 状态 S6E2HE 系列 外部中断 使能 其它外设 功能 设置被 禁用 GPIO 功能 文档编号：002-00219 版本** 设置被 禁用 设置被 禁用 供电电压 稳定 INITX = 1 SPL = 0 SPL = 1 高阻态/ 高阻态/ 内部输入 内部输入 固定为 0/ 固定为 0/ 模拟 模拟 输入使能 输入使能 Trace 输出 保持之前的 保持之前的 状态 状态 保持之前的 状态 高阻态/ 内部输入 固定为 0 供电电压 稳定 INITX = 1 SPL = 0 SPL = 1 高阻态/ 高阻态/ 内部输入 内部输入 固定为 0/ 固定为 0/ 模拟 模拟 输入使能 输入使能 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 供电电压 稳定 INITX = 1 ‐ 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 GPIO 功能 页 67/164 引脚状态类型 初版 上电复位或 低电压检测 状态 INITX 输入 状态 器件内部 复位状态 运行模式或 睡眠模式 状态 S6E2HE 系列 定时器模式、 RTC 模式或 停止模式状态 功能组 供电电压 未稳定 ‐ ‐ 模拟输入 功能 高阻态 供电电压 供电电压 稳定 稳定 INITX = 0 INITX = 1 INITX = 1 ‐ ‐ ‐ 高阻态/ 高阻态/ 高阻态/ 内部输入 内部输入 内部输入 固定为 0/ 固定为 0/ 固定为 0/ 模拟 模拟 模拟 输入使能 输入使能 输入使能 供电电压 稳定 INITX = 1 SPL = 0 SPL = 1 高阻态/ 高阻态/ 内部输入 内部输入 固定为 0/ 固定为 0/ 模拟 模拟 输入使能 输入使能 唤醒 功能 P 其它外设 功能 唤醒 功能 外部中断 使能 其它外设 功能 供电电压 稳定 INITX = 1 SPL = 0 SPL = 1 高阻态/ 高阻态/ 内部输入 内部输入 固定为 0/ 固定为 0/ 模拟 模拟 输入使能 输入使能 高阻态/ 唤醒 WKUP 输入使能 输入使能 保持之前的 状态 设置被 禁用 设置被 禁用 设置被 禁用 保持之前的 保持之前的 状态 状态 GPIO 功能 Q 深度待机 RTC 模式或深度 深度待机模式 待机停止模式状态 返回状态 设置被 禁用 设置被 禁用 设置被 禁用 高阻态/ 内部输入 固定为 0 高阻态/ 高阻态/ 输入使能 输入使能 高阻态/ 内部输入 固定为 0 唤醒输入 允许 高阻态/ 唤醒 输入使能 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 保持之前的 状态 保持之前的 保持之前的 状态 状态 高阻态 GPIO 功能 内部输入 固定为 0 高阻态/ 内部输入 固定为 0 供电电压 稳定 INITX = 1 ‐ 高阻态/ 内部输入 固定为 0/ 模拟 输入使能 GPIO 功能 GPIO 功能 GPIO 功能 *1：在副定时器模式、副 CR 定时器模式、RTC 模式、停止模式、深度待机 RTC 模式和深度待机停止模式下，振荡停止。 *2：在定时器模式下保持之前的状态。在 RTC 模式和停止模式下，GPIO 内部输入固定为 0。 *3：在定时器模式下保持之前的状态。在 RTC 模式和停止模式下，高阻态/内部输入固定为 0。 文档编号：002-00219 版本** 页 68/164 初版 S6E2HE 系列 VBAT 引脚状态类型 VBAT 域引脚状态列表 VBAT INITX 器件内部 上电复位 输入状态 复位状态 运行模式 或睡眠 模式状态 定时器模式、 RTC 模式或 停止模式状态 深度待机 RTC 模式 深度待机 或深度待机停止模式 模式返回 状态 模式状态 功能组 供电电压 供电电压 供电电压 供电电压 不稳定 稳定 稳定 稳定 ‐ INITX = 0 INITX = 1 INITX = 1 INITX = 1 ‐ ‐ ‐ ‐ SPL = 0 SPL = 1 设置被 保持之前 保持之前 保持之前 保持之前 保持之前 禁用 的状态 的状态 的状态 的状态 的状态 GPIO 功能 副晶体振荡 S 器输入引脚/ 输入 输入 输入 输入 输入 输入 外部副时钟 使能 使能 使能 使能 使能 使能 输入引脚 设置被 保持之前 保持之前 保持之前 保持之前 保持之前 GPIO 功能 禁用 的状态 的状态 的状态 的状态 的状态 外部副时钟 设置被 保持之前 保持之前 保持之前 保持之前 保持之前 输入引脚 禁用 的状态 的状态 的状态 的状态 的状态 T 保持之前 保持之前 高阻态/ 副晶体 的状态/ 的状态/ 内部输入 保持之前 保持之前 保持之前 振荡器 振荡 振荡 固定为 0/ 的状态 的状态 的状态 输入引脚 停止， 停止， 输入使能 高阻态* 高阻态* VBAT VBAT RTC RTC 模式返回 模式状态 状态 供电电压 供电电压 供电电压 供电电压 稳定 稳定 稳定 稳定 INITX = 1 INITX = 1 ‐ ‐ SPL = 0 SPL = 1 ‐ ‐ ‐ 保持之前 保持之前 GPIO 设置 ‐ 功能 的状态 的状态 禁止 输入 使能 输入 使能 输入 使能 保持之前 保持之前 的状态 的状态 保持之前 保持之前 的状态 的状态 保持之前 保持之前 的状态 的状态 保持之前 保持之前 的状态/ 的状态/ 振荡 振荡 停止， 停止， 高阻态* 高阻态* GPIO 功能 保持之前 的状态 设置禁止 保持之前 的状态 保持之前 保持之前 的状态 的状态 保持之前 保持之前 的状态 的状态 保持之前 的状态 保持之前 保持之前 的状态 的状态 ‐ 保持之前 保持之前 的状态 的状态 外设功能 高阻态 U GPIO 功能 保持之前 保持之前 保持之前 保持之前 保持之前 的状态 的状态 的状态 的状态 的状态 *：当 WTOSCCNT 寄存器中 SOSCNTL 位的值为‘0’时，副晶体振荡器的输出引脚将保持之前的状态。 当 WTOSCCNT 寄存器中 SOSCNTL 位的值为‘1’时，振荡将停止在停止模式和深度待机停止模式下。 文档编号：002-00219 版本** 页 69/164 初版 12. 电气特性 12.1 最大绝对额定值 参数 供电电压*1 、*2 、 供电电压（VBAT）*1 *4 、 模拟供电电压*1 *5 、 模拟参考电压*1 *5 符号 S6E2HE 系列 额定值 最大值 VCC VSS - 0.5 VSS + 6.5 V VBAT AVCC AVRH VSS - 0.5 VSS - 0.5 VSS - 0.5 VSS + 6.5 VSS + 6.5 VSS + 6.5 VCC + 0.5 （≤ 6.5 V） V V V VSS + 6.5 V 输入电压*1 VI VSS - 0.5 VSS - 0.5 模拟引脚输入电压*1 VIA VSS - 0.5 输出电压*1 VO VSS - 0.5 低电平最大输出电流*6 IOL – 低电平平均输出电流*7 IOLAV – 低电平最大总输出电流 低电平平均总输出电流 ∑IOL ∑IOLAV – – 高电平最大输出电流*6 IOH – IOHAV – ∑IOH ∑IOHAV TSTG – – - 55 高电平平均输出电流 *7 高电平最大总输出电流 高电平平均总输出电流 存储温度 *1：这些参数都是基于 VSS = AVSS = 0.0 V。 单位 最小值 备注 V 耐5V AVCC + 0.5 （≤ 6.5 V） VCC + 0.5 （≤ 6.5 V） 10 20 20 22.4 4 8 12 20 100 50 - 10 mA mA mA mA mA mA mA mA mA mA mA 4 mA 型 8 mA 型 12 mA 型 I2C Fm+ 4 mA 型 8 mA 型 12 mA 型 I2C Fm+ 20 - 20 -4 8 - 12 - 100 - 50 + 150 mA mA mA mA mA mA mA °C 8 mA 型 12 mA 型 4 mA 型 8 mA 型 12 mA 型 V V 4 mA 型 *2：VCC 不得低于 VSS - 0.5 V。 *3：VBAT 不得低于 VSS - 0.5 V。 *4：请确保电压不超过 VCC + 0.5 V，例如上电时。 *5：最大输出电流被定义为经过任意一个相应引脚的峰值电流。 *6：平均输出电流被定义为 100 ms 内经过任意一个相应引脚的平均电流。 *7：平均总输出电流被定义为 100 ms 内经过所有相应引脚的平均电流。 警告： − 外界冲击（包括未限制的电压、电流或温度）超过最大绝对额定值会使半导体器件永久性损坏。禁止超过上述任何额定值。 文档编号：002-00219 版本** 页 70/164 初版 文档编号：002-00219 版本** S6E2HE 系列 页 71/164 初版 12.2 S6E2HE 系列 推荐工作条件 参数 符号 值 条件 最小值 2.7*3 2.7 2.7 *2 - 40 - 40 供电电压 VCC – 供电电压（VBAT） VBAT – 模拟供电电压 AVCC – 模拟参考电压 AVRH – 结温 TJ – 工作温度 环境温度 TA – *1：结温（TJ）允许值决定环境温度（TA）的最大动态范围。 环境温度（TA）的计算公式如下： 最大值 5.5 5.5 5.5 AVCC + 125 *1 单位 V V V V °C °C 备注 AVCC=VCC TA（最大值）= TJ（最大值）- Pd（最大值）× θja Pd： θja： 功耗（W） 封装热阻（°C/W） Pd（最大值）= VCC × ICC（最大值） + Σ（IOL×VOL）+ Σ（ （VCC-VOH）×（- IOH） ） IOL： IOH： VOL： VOH： 低电平输出电流 高电平输出电流 低电平输出电压 高电平输出电压 各种封装的热阻和最大允许功耗如下。 当半导体器件功耗小于或等于最大允许值时，可确保正常运行。 *2：模拟参考电压的最小值取决于比较时钟周期值（Tcck） 。更多详细信息，请参考第 12.5 节“12 位 A/D 转换器”。 *3: 如果工作电压等于或大于低压复位/中断检测电压，并且小于供电电压的最小值，这时只能执行由内置高速 CR（包括所使用的 主 PLL）或内置低速 CR 提供时钟的指令和低压检测功能。 各种封装的热阻和最大允许功耗列表 封装 LQH080 （间距为 0.5 mm） LQI100 （间距为 0.5 mm） LQM120 （间距为 0.5 mm） FDI121 （间距为 0.5 mm） 印刷电路板 热阻 θja（°C/W） 单层双面 四层 单层双面 四层 单层双面 四层 单层双面 四层 82 56 59 39 71 50 63 37 最大允许功耗 （mW） TA = +85°C TA = +105°C 488 244 714 357 678 339 1026 513 563 282 800 400 635 317 1081 540 警告： 1. 需要遵循所推荐的工作条件，以确保半导体器件正常运行。器件在这些条件下运行时，所有器件的电气特性均 能得到保证。 要根据推荐的工作条件来使用半导体器件。 在其他条件下进行操作可能会影响器件的可靠性，并会导致器件故障。 赛普拉斯公司对本数据手册中没有显示的使用、工作条件或组合不作任何担保。除了这里所列出的条件外，如果您想要在其他条 件下使用这些应用，请提前联系销售部门。 文档编号：002-00219 版本** 页 72/164 初版 S6E2HE 系列 功耗（Pd）的计算方法 功耗计算公式如下。 Pd = VCC × ICC + Σ（IOL × VOL）+ Σ（ （VCC-VOH）×（-IOH） ） IOL： 低电平输出电流 IOH： 高电平输出电流 VOL： 低电平输出电压 VOH： 高电平输出电压 ICC 是器件所消耗的电流。 通过以下公式计算得出该值。 ICC = ICC（INT）+ ΣICC（IO） ICC（INT） ： 内部逻辑和存储器等电路流过内部稳压器所消耗的电流 ΣICC（IO） ： 输出引脚所消耗的电流总和（I/O 切换电流） 对于 ICC（INT） ，可以参考第 12.3 节“直流特性”中“（1）电流额定值”的内容（该额定值不包括固定引脚上的 ICC（I/O） ） 。 对于 Icc（IO） ，则取决于用户所使用的系统。 计算公式如下。 ICC（IO）= （CINT + CEXT）× VCC × fsw CINT： 引脚内部负载电容 CEXT： 输出引脚的外部负载电容 fSW： 引脚切换频率 参数 引脚内部负载电容 符号 CINT 条件 电容值 4 mA 型 1.93 pF 8 mA 型 3.45 pF 12 mA 型 3.42 pF 也可按照以下计算 ICC（最大值）的方式，自己评估功耗。 1. 2. 在正常温度（+25°C）下测量电流值 ICC（典型值） 。 再加下表中的最大漏电流值 ICC（leak_max） 。 ICC（最大值）= ICC（典型值） + ICC（leak_max） 参数 工作时的最大漏电流 文档编号：002-00219 版本** 符号 ICC（leak_max） 条件 TJ = +125°C TJ = +105°C TJ = +85°C 电流值 待定 待定 待定 页 73/164 初版 S6E2HE 系列 电流示意图 Pd = VCC×ICC + Σ（IOL×VOL）＋Σ（（VCC-VOH）×（－IOH） ） ICC = ICC（INT）＋ΣICC（IO） VCC A ICC 芯片 ICC（INT） ΣICC（IO） A 稳压器 VOL V A ・・・ V IOL 闪存 VOH IOH 逻辑单元 ・・・ RAM ICC（IO） CEXT ・・・ 文档编号：002-00219 版本** 页 74/164 初版 直流特性 12.3 12.3.1 S6E2HE 系列 电流额定值 表 12-1 正常工作模式（PLL）下的电流消耗的典型值和最大值，闪存存储器中执行代码（闪存加速器和追踪缓冲区功能使能） 值 引脚 参数 符号 条件 频率*4 单位 备注 1 名称 典型值* 最大值*2 待定 51 160 MHz 待定 47 144 MHz 待定 120 MHz 39 待定 100 MHz 33 *3 待定 80 MHz 27 mA 所有外设时钟工作 待定 60 MHz 20 待定 40 MHz 14 待定 20 MHz 7.6 待定 8 MHz 3.9 待定 2.7 4 MHz 正常工作 *5、*6、 电源电流 ICC VCC 待定 160 MHz 31 （PLL） *9 待定 28 144 MHz 待定 120 MHz 23 待定 100 MHz 20 待定 16 *3 80 MHz mA 所有外设时钟关闭 待定 12 60 MHz 待定 8.7 40 MHz 待定 20 MHz 5.0 待定 8 MHz 2.8 待定 2.1 4 MHz 表 12-2 正常工作模式（PLL）下的电流消耗的典型值和最大值，闪存存储器中执行代码并访问数据（闪存加速器和追踪缓冲区功能 禁止） 值 引脚 参数 符号 条件 频率*7 单位 备注 1 名称 典型值* 最大值*2 电源电流 ICC VCC 正常工作 （PLL） *8 、*9 160 MHz 144 MHz 120 MHz 100 MHz 80 MHz 60 MHz 40 MHz 20 MHz 8 MHz 4 MHz 160 MHz 144 MHz 120 MHz 100 MHz 80 MHz 60 MHz 40 MHz 20 MHz 8 MHz 4 MHz 56 51 43 37 30 23 16 8.5 4.3 2.9 30 28 24 20 17 13 9.2 5.3 3.0 2.2 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 mA *3 所有外设时钟工作 mA *3 所有外设时钟关闭 待定 待定 待定 *1：TA = +25°C，VCC = 3.3 V *2：TJ = +125°C，VCC = 5.5 V *3：所有端口为固定电平 文档编号：002-00219 版本** 页 75/164 初版 S6E2HE 系列 *4：频率为 HCLK 值，PCLK0 = PCLK1 = PCLK2 = HCLK/2 *5：允许闪存加速器和追踪缓冲区功能（FRWTR.RWT = 10，FBFCR.BE = 1） *6：主闪存没有任何数据访问 *7：频率为 HCLK 值，PCLK0 = PCLK2 = HCLK/2，PCLK1 = HCLK *8：停止闪存加速器和追踪缓冲区功能（FRWTR.RWT = 10，FBFCR.BE = 0） *9：使用 4 MHz 的晶振（包含振荡电路所消耗的电流） 表 12-3 正常工作模式（PLL）下的电流消耗的典型值和最大值，闪存存储器中执行代码并访问数据（闪存 0 等待周期模式和读访问 0 等待） 参数 符号 引脚 名称 频率*4 （MHz） 72 MHz 60 MHz 条件 48 MHz 36 MHz 电源电流 ICC VCC 正常工作 （PLL） *5*6 24 MHz 12 MHz 8 MHz 4 MHz 72 MHz 60 MHz 48 MHz 36 MHz 24 MHz 12 MHz 8 MHz 4 MHz 值 典型值*1 最大值*2 待定 38 待定 33 待定 28 22 待定 16 待定 9.5 6.9 4.2 29 26 22 18 13 7.8 5.8 3.7 待定 单位 备注 mA *3 所有外设时钟工作 mA *3 所有外设时钟关闭 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 *1：TA = +25°C，VCC = 3.3 V *2：TJ = +125°C，VCC = 5.5 V *3：所有端口为固定电平 *4：频率为 HCLK 值，PCLK0 = PCLK1 = PCLK2 = HCLK *5：0 等待周期模式（FRWTR.RWT = 00，FSYNDN.SD = 000） *6：使用 4 MHz 的晶振（包含振荡电路所消耗的电流） 文档编号：002-00219 版本** 页 76/164 初版 参数 符号 引脚 名称 条件 正常运行 （主振荡） 正常运行 （内置高速 CR） 电源电流 ICC S6E2HE 系列 频率*4 *5 *5 值 单位 最大值*2 4.0 待定 mA *3 所有外设时钟工作 3.2 待定 mA *3 所有外设时钟关闭 3.2 待定 mA *3 所有外设时钟工作 2.7 待定 mA *3 所有外设时钟关闭 0.34 待定 mA *3 所有外设时钟工作 0.30 待定 mA *3 所有外设时钟关闭 0.36 待定 mA *3 所有外设时钟工作 0.33 待定 mA *3 所有外设时钟关闭 4 MHz 4 MHz VCC 正常运行 （副振荡） 正常运行 （内置低速 CR） *5、*6 *5 备注 典型值*1 32 kHz 100 kHz 表 12-4 正常工作模式（PLL 模式除外）下的电流消耗的典型值和最大值，闪存存储器中执行代码并访问数据（闪存 0 等待周期模式 和读访问 0 等待） *1：TA = +25°C，VCC = 3.3 V *2：TJ = +125°C，VCC = 5.5 V 文档编号：002-00219 版本** 页 77/164 初版 S6E2HE 系列 *3：所有端口为固定电平 *4：频率为 HCLK 值，PCLK0 = PCLK1 = PCLK2 = HCLK/2 *5：0 等待周期模式（FRWTR.RWT = 00，FSYNDN.SD = 000） *6：使用 32 kHz 的晶振（包含振荡电路所消耗的电流） 文档编号：002-00219 版本** 页 78/164 初版 参数 电源电流 符号 ICCS 引脚 名称 VCC S6E2HE 系列 条件 频率*4 睡眠模式下运行*6 （PLL） 160 MHz 144 MHz 120 MHz 100 MHz 80 MHz 60 MHz 40 MHz 20 MHz 8 MHz 4 MHz 160 MHz 144 MHz 120 MHz 100 MHz 80 MHz 60 MHz 40 MHz 20 MHz 8 MHz 4 MHz 值 典型值*1 最大值*2 35 32 27 23 18 14 9.9 5.5 3.1 2.3 14 13 11 9.5 7.8 6.3 4.6 2.9 2.2 2.0 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 单位 备注 mA *3 所有外设时钟工作 mA *3 所有外设时钟关闭 待定 待定 待定 表 12-5 睡眠模式（PLL）电流消耗的典型值和最大值（PCLK0 = PCLK1 = PCLK2 = HCLK/2） 文档编号：002-00219 版本** 页 79/164 初版 S6E2HE 系列 表 12-6 睡眠模式（PLL）电流消耗的典型值和最大值（PCLK0 = PCLK1 = PCLK2 = HCLK） 参数 符号 引脚 名称 条件 频率*5 最大值*2 23 19 16 待定 待定 36 MHz 12 待定 24 MHz 12 MHz 8 MHz 4 MHz 72 MHz 60 MHz 48 MHz 36 MHz 24 MHz 12 MHz 8 MHz 4 MHz 8.5 待定 5.1 3.9 2.7 8.8 7.6 6.3 5.1 3.9 2.7 2.3 1.9 待定 72 MHz 60 MHz 48 MHz 电源电流 ICCS VCC 睡眠模式*6 （PLL） 值 典型值*1 单位 备注 待定 mA *3 所有外设时钟工作 mA *3 所有外设时钟关闭 待定 待定 待定 待定 待定 待定 待定 待定 待定 待定 *1：TA = +25°C，VCC = 3.3 V *2：TJ= +125°C，VCC= 5.5 V *3：所有端口为固定电平 *4：频率为 HCLK 值，PCLK0 = PCLK1 = PCLK2 = HCLK/2 *5：频率为 HCLK 值，PCLK0 = PCLK1 = PCLK2 = HCLK *6：使用 4 MHz 的晶体振荡器（包含振荡电路的电流消耗） 文档编号：002-00219 版本** 页 80/164 初版 S6E2HE 系列 值 参数 符号 引脚名称 条件 睡眠模式*6 （主振荡） 睡眠模式 （内置高速 CR） 电源电流 ICCS 频率*4 单位 最大值*2 2.1 待定 mA *3 所有外设时钟工作 1.3 待定 mA *3 所有外设时钟关闭 1.3 待定 mA *3 所有外设时钟工作 0.8 待定 mA *3 所有外设时钟关闭 0.28 待定 mA *3 所有外设时钟工作 0.27 待定 mA *3 所有外设时钟关闭 0.29 待定 mA *3 所有外设时钟工作 0.28 待定 mA *3 所有外设时钟关闭 4MHz 4 MHz VCC 睡眠模式*5 （副振荡） 睡眠模式 （内置低速 CR） 备注 典型值*1 32 kHz 100 kHz 表 12-7 睡眠模式（PLL 模式除外）下电流消耗的典型值和最大值（PCLK0 = PCLK1 = PCLK2 = HCLK/2） *1：TA = +25°C，VCC = 3.3 V *2：TJ = +125°C，VCC = 5.5 V *3：所有端口为固定电平 *4：频率为 HCLK 值，PCLK0 = PCLK1 = PCLK2 = HCLK/2 *5：使用 32 kHz 的晶振（包含振荡电路所消耗的电流） *6：使用 4 MHz 的晶振（包含振荡电路所消耗的电流） 文档编号：002-00219 版本** 页 81/164 初版 S6E2HE 系列 值 参数 符号 引脚名称 条件 停止模式 ICCH 定时器模式*6 （主振荡） 定时器模式 （内置高速 CR） 电源电流 ICCT – 4 MHz 4 MHz 单位 典型值*1 最大值*2 0.21 待定 mA – 待定 mA – 待定 mA 1.4 待定 mA – 待定 mA – 待定 mA 0.49 待定 mA – 待定 mA – 待定 mA 0.23 待定 mA – 待定 mA – 待定 mA 0.24 待定 mA – 待定 mA – 待定 mA 0.21 待定 mA – 待定 mA – 待定 mA VCC 定时器模式*5 （副振荡） 定时器模式 （内置低速 CR） ICCR 频率 RTC 模式*5 （副振荡） 32 kHz 100 kHz 32 kHz 备注 *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C 表 12-8 停止模式、定时器模式和 RTC 模式下电流消耗的典型值和最大值 *1：VCC = 3.3 V *2：VCC = 5.5 V *3：所有端口为固定电平 *4：LVD 关闭 *5：使用 32 kHz 的晶振（包含振荡电路所消耗的电流） *6：使用 4 MHz 的晶振（包含振荡电路所消耗的电流） 文档编号：002-00219 版本** 页 82/164 初版 S6E2HE 系列 值 参数 符号 引脚名称 条件 频率 深度待机 停止模式 （RAM 关闭） 单位 典型值*1 最大值*2 24 待定 µA – 待定 µA – 待定 µA 41 待定 µA – 待定 µA – 待定 µA 24 待定 µA – 待定 µA – 待定 µA 41 待定 µA – 待定 µA – 待定 µA 0.015 待定 µA – 待定 µA – 待定 µA 1.3 待定 µA – 待定 µA – 待定 µA – ICCHD 深度待机 停止模式 （RAM 激活） VCC 深度待机 RTC 模式*6 （RAM 关闭） 电源电流 ICCRD 32kHz 深度待机 RTC 模式*6 （RAM 激活） RTC 停止 ICCVBAT – VBAT RTC 工作*6 备注 *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C *3，*4，*5 TA = +25°C *3，*4，*5 TA = +85°C *3，*4，*5 TA = +105°C *3，*4 TA = +25°C *3，*4 TA = +85°C *3，*4 TA = +105°C 表 12-9 深度待机停止模式、深度待机 RTC 模式和 VBAT 条件下电流消耗典型值和最大值 *1：VCC = 3.3 V *2：VCC = 5.5 V *3：所有端口为固定电平 *4：LVD 关闭 *5：副振荡关闭 *6：使用 32 kHz 的晶振（包含振荡电路所消耗的电流） 文档编号：002-00219 版本** 页 83/164 初版 S6E2HE 系列 表 12-10 低压检测电路和主闪存写入/擦除所消耗的电流典型值和最大值 参数 符号 引脚名称 低压检测电路（LVD） ICCLVD 电源电流 主闪存写入/ 擦除电 ICCFLASH 流 VCC 工作闪存存储器写入/ ICCWFLASH 擦除电流 最小值 值 典型值 最大值 运行 – 4 7 μA 写入/擦除 – 13.4 15.9 mA 写入/擦除时 – 11.5 13.6 mA 条件 单位 备注 用于中断发生时 *1 1：在闪存存储器中进行编程或擦除时，闪存存储器擦/写电流（ICCFLASH）将被添加到电源电流上（ICC） 。 外设电流消耗 时钟系统 HCLK PCLK1 PCLK2 频率（MHz） 80 160 0.32 0.62 外设 单位 GPIO 所有端口 40 0.16 DMAC – 0.68 1.35 2.63 DSTC – 0.93 1.88 3.65 外部总线 I/F – 0.17 0.34 0.71 SD 卡 I/F – 0.47 0.92 1.85 基础定时器 四通道 0.18 0.37 0.73 多功能定时器/PPG 一单元/四通道 0.61 1.22 2.43 正交位置/转数计数器 一单元 0.04 0.07 0.14 A/D 转换器 一单元 0.22 0.44 0.88 多功能串行接口 一通道 0.30 0.60 – 文档编号：002-00219 版本** 单位 备注 mA mA mA 页 84/164 初版 12.3.2 S6E2HE 系列 引脚特性 （VCC = AVCC = 2.7 V ~ 5.5 V，VSS = AVSS = 0 V） 参数 高电平输入电压 （迟滞输入） 低电平输入电压 （迟滞输入） 符号 VIHS VILS 引脚名称 单位 典型值 最大值 – VCC×0.8 – VCC + 0.3 V – – VCC×0.8 VCC×0.7 – – VSS + 5.5 VSS + 5.5 V V – VSS - 0.3 – VCC×0.2 V 耐 5 V 输入引脚 – VSS - 0.3 – VCC×0.2 V I2C Fm+复用引脚 – VSS – VCC×0.3 V VCC - 0.5 – VCC V VCC - 0.5 – VCC V VCC - 0.5 – VCC V VCC - 0.5 – VCC V CMOS 迟滞输入引脚、 MD0、MD1 耐 5 V 输入引脚 I2C Fm+复用引脚 CMOS 迟滞输入引脚、 MD0、MD1 8 mA 型 VOH 12 mA 型 I2C Fm+复用引脚 文档编号：002-00219 版本** 值 最小值 4 mA 型 高电平输出电压 条件 VCC ≥ 4.5 V， IOH = - 4 mA VCC < 4.5 V， IOH = - 2 mA VCC ≥ 4.5 V， IOH = - 8 mA VCC < 4.5 V， IOH = - 4 mA VCC ≥ 4.5 V， IOH = - 12 mA VCC < 4.5 V， IOH = - 8 mA VCC ≥ 4.5 V， IOH = - 4 mA VCC < 4.5 V， IOH = - 3 mA 备注 GPIO 功能 页 85/164 初版 参数 符号 引脚名称 4 mA 型 8 mA 型 低电平输出电压 VOL 12 mA 型 S6E2HE 系列 条件 VCC ≥ 4.5 V， IOL = 4 mA VCC < 4.5 V， IOL = 2 mA VCC ≥ 4.5 V， IOH = 8 mA VCC < 4.5 V， IOH = 4 mA VCC ≥ 4.5 V， IOL = 12 mA VCC < 4.5 V， IOL = 8 mA 值 单位 最小值 典型值 最大值 VSS – 0.4 V VSS – 0.4 V VSS – 0.4 V VCC ≥ 4.5 V， IOH = 4 mA I2C Fm+复用引脚 VCC ≤ 5.5 V， IOH = 20 mA – VCC ≥ 4.5 V VCC < 4.5 V -5 25 30 – 50 80 +5 100 200 – – 5 15 IIL – 上拉电阻值 RPU 上拉引脚 输入电容 CIN VCC、VBAT、 VSS、AVCC、 AVSS、AVRH 除外 文档编号：002-00219 版本** GPIO 功能 VCC < 4.5 V， IOH = 3 mA 输入漏电流 备注 VSS – 0.4 V I2C Fm+功能 μA kΩ pF 页 86/164 初版 交流电特性 12.4 12.4.1 S6E2HE 系列 主时钟输入特性 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 输入频率 引脚名称 fCH 输入时钟周期 tCYLH X0、 X1 – 输入时钟占空比 输入时钟上升、下降时间 内部时钟*1 频率 内部时钟*1 周期 条件 VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V PWH/tCYLH， PWL/tCYLH 值 最小值 最大值 4 48 4 20 4 48 4 20 20.83 250 50 250 单位 备注 MHz 外部晶体振荡器 MHz 使用外部时钟 ns 使用外部时钟 45 55 % 使用外部时钟 – – 5 ns 使用外部时钟 tCF， tCR fCC fCP0 fCP1 fCP2 – – – – – – – – – – – – 160 80 160 80 MHz MHz MHz MHz 基础时钟（HCLK/FCLK） APB0 总线时钟*2 APB1 总线时钟*2 APB2 总线时钟*2 tCYCC tCYCP0 tCYCP1 tCYCP2 – – – – – – – – 6.25 12.5 6.25 12.5 – – – – ns ns ns ns 基础时钟（HCLK/FCLK） APB0 总线时钟*2 APB1 总线时钟*2 APB2 总线时钟*2 *1：有关内部时钟的详细信息，请参考“FM4 系列外设手册”的“主要”部分（MN709-00001）中第 2-1 节：“时钟”所介绍的内 容。 *2：有关每个外设所挂接的 APB 总线，请参考第 8 章框图的内容。 X0 文档编号：002-00219 版本** 页 87/164 初版 12.4.2 S6E2HE 系列 副时钟输入特性 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 引脚 名称 符号 输入频率 tCYLL X0A、 X1A – 输入时钟占空比 备注 – – 典型值 32.768 – 最大值 – 100 – 10 – 31.25 μs 外部时钟输入 PWH/tCYLL， PWL/tCYLL 45 – 55 % 使用外部时钟 0.8 × VBAT kHz kHz 连接了外部晶振 使用外部时钟 VBAT VBAT VBAT VBAT X0A 12.4.3 单位 最小值 – 32 1/ tCYLL 输入时钟周期 值 条件 内置 CR 振荡特性 内置高速 CR （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 值 条件 最小值 典型值 最大值 3.92 4 4.08 TJ = -20°C ~ + 105°C 时钟频率 单位 备注 校正 fCRH TJ = - 40°C ~ + 125°C 3.88 4 4.12 时钟频率 fCRH TJ = - 40°C ~ + 125°C 2.9 4 5 频率稳定时间 tCRWT – – – 30 *1 MHz 未进行校正时 μs *2 *1：使用闪存中 CR triming 区的值进行了校正后 *2：从设置校正值到高速 CR 时钟稳定的这段时间。 该时间段内高速 CR 时钟也可作为时钟源。 内置低速 CR （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 时钟频率 符号 条件 fCRL – 文档编号：002-00219 版本** 数值 最小值 典型值 最大值 50 100 150 单位 备注 kHz 页 88/164 初版 12.4.4 S6E2HE 系列 主 PLL 模式（主时钟作为 PLL 输入时钟） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 PLL 振荡稳定时间*1 （锁定时间） PLL 输入时钟频率 PLL 倍频率 PLL 模块振荡时钟频率 主 PLL 时钟频率*2 *1：从 PLL 启动到振荡稳定的时间 值 单位 最小值 典型值 最大值 tLOCK 200 – – μs fPLLI – fPLLO 4 13 200 – – – – – 16 80 320 160 MHz 倍 MHz MHz fCLKPLL 备注 *2：有关主 PLL 时钟（CLKPLL）的详细信息，请参考“FM4 系列外设手册”的“主要”部分（MN709-00001）中第 2-1 节：“时 钟”中讲述的内容。 12.4.5 主 PLL 模式（内置高速 CR 时钟作为主 PLL 输入时钟） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 PLL 振荡稳定时间*1 （锁定时间） PLL 输入时钟频率 PLL 倍频率 PLL 模块振荡时钟频率 主 PLL 时钟频率*2 *1：从 PLL 启动到振荡稳定的时间 值 单位 最小值 典型值 最大值 tLOCK 200 – – μs fPLLI – fPLLO 3.8 50 190 – 4 – – – 4.2 75 320 160 MHz 倍 MHz MHz fCLKPLL 备注 *2：有关主 PLL 时钟（CLKPLL）的详细信息，请参考“FM4 系列外设手册”中“主要”部分（MN709-00001）中第 2-1 节：“时 钟”中讲述的内容。 注意： − 请确保在将高速 CR 时钟（CLKHC）输入主 PLL 时，已根据频率和温度对其进行了校正。 12.4.6 复位输入特性 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 复位输入时间 文档编号：002-00219 版本** 符号 引脚名称 条件 tINITX INITX – 数值 最小值 最大值 500 – 单位 备注 ns 页 89/164 初版 12.4.7 S6E2HE 系列 上电复位时序 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 电源上升时间 tVCCR 电源掉电时间 tOFF 上电复位 释放时间 tPRT 引脚名称 VCC 值 单位 最小值 最大值 0 – ms 1 – ms 0.33 0.60 ms 备注 VCC_minimum VCC VDH_minimum 0.2V 0.2V 0.2V tVCCR tPRT 内部RST RST有效 tOFF 释放 启动 CPU操作 术语表  VCC_minimum：推荐工作条件的最小 VCC  VDH_minimum：低压检测复位的最小检测电压。请参考第 文档编号：002-00219 版本** 8 章低压检测特性。 页 90/164 初版 12.4.8 S6E2HE 系列 GPIO 输出特性 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 输出频率 符号 引脚名称 条件 tPCYCLE Pxx* VCC ≥ 4.5 V VCC < 4.5 V 值 最小值 – – 最大值 50 32 单位 MHz MHz *：GPIO 名称 Pxx tPCYCLE 文档编号：002-00219 版本** 页 91/164 初版 12.4.9 S6E2HE 系列 外部总线时序 外部总线时钟输出特性 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 输出频率 符号 引脚名称 条件 tCYCLE MCLKOUT*1 VCC ≥ 4.5 V VCC < 4.5 V 值 最小值 – – 最大值 50*2 32*3 单位 MHz MHz *1：外部总线时钟（MCLKOUT）是由 HCLK 分频获得。 有关时钟分频器设置的更多详细信息，请参考“FM4 系列外设手册”的“主要”部分（MN709-00001）中第 14 章：“外部总 线接口”中讲述的内容。 *2：AHB 总线时钟频率超过 100 MHz 时，设置 MCLKOUT 分频大于 4 分频。 *3：AHB 总线时钟频率超过 64 MHz 时，设置 MCLKOUT 分频大于 4 分频。 MCLK 外部总线信号输入/输出特性 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 信号输入特性 符号 值 单位 0.8 × VCC V 0.2 × VCC V VOH 0.8 × VCC V VOL 0.2 × VCC V VIH VIL 信号输出特性 文档编号：002-00219 版本** 条件 – 备注 页 92/164 初版 信号输入 信号输出 文档编号：002-00219 版本** S6E2HE 系列 VIH VIL VIH VIL VOH VOL VOH VOL 页 93/164 初版 S6E2HE 系列 独立总线异步 SRAM 访问模式 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 MWEX 最小脉宽 符号 引脚名称 tOEW MWEX MCSX 下降沿到地址输出延迟时间 tCSL - AV MOEX 上升沿到地址保持时间 tOEH - AX MCSX 下降沿到 MOEX 下降沿延迟时间 MOEX 上升沿后 MCSX 上升沿时间 MCSX 下降沿到 MDQM 下降沿 延迟时间 数据建立到 MOEX 上升沿时间 MOEX 上升沿到 数据保持时间 MWEX 最小脉宽 MWEX 上升沿到地址输出延迟 时间 MCSX 下降沿到 MWEX 下降沿 延迟时间 MWEX 上升沿到 MCSX 上升沿 延迟时间 MCSX 下降沿到 MDQM 下降沿 延迟时间 MWEX 下降沿到 数据输出时间 MWEX 上升沿到 数据保持时间 tCSL - OEL tOEH - CSH tCSL - RDQML tDS - OE tDH - OE MCSX[7:0]， MAD[24:0] MOEX， MAD[24:0] MOEX， MCSX[7:0] MCSX， MDQM[1:0] MOEX， MADATA[15:0] MOEX， MADATA[15:0] tWEW MWEX tWEH - AX MWEX， MAD[24:0] tCSL - WEL tWEH - CSH tCSL-WDQML tCSL-DX tWEH - DX MWEX， MCSX[7:0] MCSX， MDQM[1:0] MCSX， MADATA[15:0] MWEX， MADATA[15:0] 条件 VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V 值 单位 最小值 最大值 MCLK×n-3 – -9 -12 MCLK×m-9 MCLK×m-12 20 38 +9 12 MCLK×m+9 MCLK×m+12 MCLK×m+9 MCLK×m+12 MCLK×m+9 MCLK×m+12 MCLK×m+9 MCLK×m+12 – – 0 – ns MCLK×n-3 – ns 0 MCLK×m-9 MCLK×m-12 0 0 MCLK×n-9 MCLK×n-12 0 MCLK×n-9 MCLK×n-12 MCLK-9 MCLK-12 0 MCLK×m+9 MCLK×m+12 MCLK×n+9 MCLK×n+12 MCLK×m+9 MCLK×m+12 MCLK×n+9 MCLK×n+12 MCLK+9 MCLK+12 MCLK×m+9 MCLK×m+12 ns ns ns ns ns ns ns ns ns ns ns ns ns 注意： − 外部负载电容 CL 为 30 pF（m = 0 ~ 15，n = 1 ~ 16） 文档编号：002-00219 版本** 页 94/164 初版 S6E2HE 系列 tCYCLE MCLK tOEH-CSH MCSX[7:0] MAD[24:0] MOEX tCSL-AV tWEH-CSH tOEH-AX Address tWEH-AX tCSL-AV Address tCSL-OEL tOEW tCSL-WDQML tCSL-RDQML tCSL-WEL MDQM[1:0] tWEW MWEX MADATA[15:0] tDS-OE tDH-OE RD tWEH-DX WD Invalid tCSL-DX 文档编号：002-00219 版本** 页 95/164 初版 S6E2HE 系列 独立总线同步 SRAM 访问模式 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 地址延迟时间 符号 引脚名称 条件 tAV MCLK， MAD[24:0] VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V tCSL MCSX 延迟时间 tCSH tREL MOEX 延迟时间 tREH 数据建立到 MCLK 上升沿时间 MCLK 上升沿到 数据保持时间 MCLK， MADATA[15:0] tDH MCLK， MADATA[15:0] MWEX 延迟时间 tWEH MCLK 上升沿到 数据输出时间 MCLK 上升沿到 数据保持的时间 MCLK， MWEX tDS tWEL MDQM[1:0] 延迟时间 MCLK， MCSX[7:0] tDQML tDQMH MCLK， MWEX MCLK， MDQM[1:0] tODS MCLK， MADATA[15:0] tOD MCLK， MADATA[15:0] 值 最小值 1 1 1 1 1 最大值 9 12 9 12 9 12 9 12 9 12 单位 ns ns ns ns ns 19 37 – ns 0 – ns 1 1 1 1 MCLK+1 1 9 12 9 12 9 12 9 12 MCLK+18 MCLK+24 18 24 ns ns ns ns ns ns 注意： − 外部负载电容 CL 为 30 pF 文档编号：002-00219 版本** 页 96/164 初版 S6E2HE 系列 tCYCLE MCLK tCSL tCSH MCSX[7:0] tAV tAV Address MAD[24:0] Address tREL tREH tDQML tDQMH MOEX tDQML tDQMH tWEL tWEH MDQM[1:0] MWEX tDS tDH RD MADATA[15:0] 文档编号：002-00219 版本** tOD WD Invalid tODS 页 97/164 初版 S6E2HE 系列 复用总线异步 SRAM 访问模式 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 复用地址延迟的时间 复用地址保持时间 符号 引脚名称 tALE-CHMADV tCHMADH MALE， MADATA[15:0] 条件 值 最小值 最大值 10 20 VCC ≥ 4.5 V VCC < 4.5 V 0 VCC ≥ 4.5 V MCLK×n+0 MCLK×n+10 VCC < 4.5 V MCLK×n+0 MCLK×n+20 单位 ns ns 注意： − 外部负载电容 CL 为 30 pF（m = 0 ~ 15，n = 1 ~ 16） MCLK MCSX[7:0] MALE MAD[24:0] MOEX MDQM[1:0] MWEX MADATA[15:0] 文档编号：002-00219 版本** 页 98/164 初版 S6E2HE 系列 复用总线同步 SRAM 访问模式 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 tCHAL MALE 延迟时间 tCHAH MCLK 上升沿到 复用地址输出延迟时间 引脚名称 条件 MCLK， ALE VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V 1 1 最大值 9 12 9 12 单位 备注 ns ns ns ns VCC ≥ 4.5 V tCHMADV MCLK， MADATA[15:0] MCLK 上升沿到 复用数据输出时间 值 最小值 1 tOD ns 1 tOD ns VCC < 4.5 V VCC ≥ 4.5 V tCHMADX VCC < 4.5 V 注意： − 外部负载电容 CL 为 30 pF 时 MCLK MCSX[7:0] MALE MAD[24:0] MOEX MDQM[1:0] MWEX MADATA[15:0] 文档编号：002-00219 版本** 页 99/164 初版 S6E2HE 系列 NAND 闪存模式 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 MNREX 最小脉宽 数据建立到 MNREX 上升沿时间 MNREX 上升沿到 数据保持时间 MNALE 上升沿到 MNWEX 延迟时间 MNALE 下降沿到 MNWEX 延迟时间 MNCLE 上升沿到 MNWEX 延迟时间 MNWEX 上升沿到 MNCLE 延迟时间 MNWEX 最小脉宽 MNWEX 下降沿到 数据输出延迟时间 MNWEX 上升沿到 数据保持时间 符号 引脚名称 tNREW MNREX tDS – NRE tDH – NRE tALEH – NWEL tALEL – NWEL tCLEH – NWEL tNWEH – CLEL tNWEW tNWEL – DV tNWEH – DX MNREX， MADATA[15:0] MNREX， MADATA[15:0] MNALE， MNWEX MNALE， MNWEX MNCLE， MNWEX MNCLE， MNWEX MNWEX MNWEX， MADATA[15:0] MNWEX， MADATA[15:0] 条件 VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V 值 单位 最小值 最大值 MCLK×n-3 – ns 20 38 – – ns 0 – ns MCLK×m-9 MCLK×m-12 MCLK×m-9 MCLK×m-12 MCLK×m-9 MCLK×m-12 MCLK×m+9 MCLK×m+12 MCLK×m+9 MCLK×m+12 MCLK×m+9 MCLK×m+12 MCLK×m+9 MCLK×m+12 0 MCLK×n-3 – -9 -12 +9 12 MCLK×m+9 MCLK×m+12 0 ns ns ns ns ns ns ns 注意： − 外部负载电容 CL 为 30 pF（m = 0 ~ 15，n = 1 ~ 16） NAND 闪存读 MCLK MNREX MADATA[15:0] 文档编号：002-00219 版本** 读取 页 100/164 初版 S6E2HE 系列 NAND 闪存写地址 MCLK MNALE MNCLE MNWEX MADATA[15:0] 写入 NAND 闪存写数据 MCLK MNALE MNCLE MNWEX MADATA[15:0] 文档编号：002-00219 版本** 写入 页 101/164 初版 S6E2HE 系列 外部就绪信号输入时序 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 引脚名称 MCLK 上升沿到 MRDY 输入建立时间 tRDYI MCLK， MRDY 值 条件 最小值 VCC ≥ 4.5 V 19 VCC < 4.5 V 37 最大值 – 单位 备注 ns  RDY 输入 ··· MCLK Over 2cycle 初始时序 MOEX MWEX tRDYI MRDY  RDY 释放 MCLK ··· ··· 2 cycle 扩展时序 MOEX MWEX tRDYI 0.5×VCC MRDY 文档编号：002-00219 版本** 页 102/164 初版 S6E2HE 系列 SDRAM 模式 （VCC = 2.7 V ~ 3.6 V，VSS = 0 V） 参数 符号 引脚名称 输出频率 tCYCSD 地址延迟时间 值 单位 最小值 最大值 MSDCLK – 32 MHz tAOSD MSDCLK， MAD[15: 0] 2 12 ns MSDCLK 上升沿到数据输出延迟时间 tDOSD MSDCLK， MADATA[31:0] 2 12 ns MSDCLK 上升沿到数据输出高阻态的时间 tDOZSD MSDCLK， MADATA[31:0] 2 20 ns MDQM[1:0] 延迟时间 tWROSD MSDCLK， MDQM[1:0] 1 12 ns MCSX 延迟时间 tMCSSD MSDCLK， MCSX8 2 12 ns MRASX 延迟时间 tRASSD MSDCLK， MRASX 2 12 ns MCASX 延迟时间 tCASSD MSDCLK， MCASX 2 12 ns MSDWEX 延迟时间 tMWESD MSDCLK， MSDWEX 2 12 ns MSDCKE 延迟时间 tCKESD MSDCLK， MSDCKE 2 12 ns 数据建立时间 tDSSD MSDCLK， MADATA[31:0] 23 – ns 数据保持时间 tDHSD MSDCLK， MADATA[31:0] 0 – ns 注意： − 外部负载电容 CL 为 30 pF 文档编号：002-00219 版本** 页 103/164 初版 S6E2HE 系列 SDRAM 访问时序 tCYCSD MSDCLK tAOSD MAD[24:0] MDQM[1:0] MCSX MRASX MCASX MSDWEX MSDCKE Address tWROSD tMCSSD tRASSD tCASSD tMWESD tCKESD tDSSD MADATA[15:0] RD tDOSD MADATA[15:0] 文档编号：002-00219 版本** tDHSD tDOZSD WD 页 104/164 初版 12.4.10 S6E2HE 系列 基础定时器输入时序 定时器输入时序 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 输入脉宽 符号 引脚名称 条件 tTIWH， tTIWL TIOAn/TIOBn （ECK、TIN 功能） – tTIWH 值 最小值 最大值 2tCYCP – 单位 备注 ns tTIWL ECK VIHS VIHS TIN VILS VILS 触发信号时序 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 输入脉宽 符号 引脚名称 条件 tTRGH， tTRGL TIOAn/TIOBn （TGIN 功能） – tTRGH TGIN VIHS 值 最小值 最大值 2tCYCP – 单位 备注 ns tTRGL VIHS VILS VILS 注意： − tCYCP 指的是 APB 总线时钟周期时间。 有关基础定时器挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 文档编号：002-00219 版本** 页 105/164 初版 12.4.11 S6E2HE 系列 CSIO 时序 同步串行模式（SPI = 0，SCINV = 0） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 引脚名称 串行时钟周期时间 tSCYC SCK 下降沿到 SOT 延迟时间 tSLOVI SIN 到 SCK 上升沿建立时间 tIVSHI SCK 上升沿到 SIN 保持时间 tSHIXI 串行时钟低电平脉宽 串行时钟高电平脉宽 tSLSH tSHSL SCK 下降沿到 SOT 延迟时间 tSLOVE SIN 到 SCK 上升沿建立时间 tIVSHE SCK 上升沿到 SIN 保持时间 tSHIXE SCKx SCKx， SOTx SCKx， SINx SCKx， SINx SCKx SCKx SCKx， SOTx SCKx， SINx SCKx， SINx SCKx SCKx SCK 下降时间 SCK 上升时间 tF tR 条件 内部移位时钟 外部移位时钟 VCC < 4.5 V 最小值 最大值 4tCYCP – VCC ≥ 4.5 V 最小值 最大值 4tCYCP – 单位 ns - 30 + 30 - 20 + 20 ns 50 – 30 – ns 0 – 0 – ns 2tCYCP - 10 tCYCP + 10 – – 2tCYCP - 10 tCYCP + 10 – – ns ns – 50 – 30 ns 10 – 10 – ns 20 – 20 – ns – – 5 5 – – 5 5 ns ns 注意： − 上述特性适用于 CLK 同步模式。 − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 这些特性只对相同重定位端口编号有效。 例如，对 SCLKx_0 和 SOTx_1 的组合为无效。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 106/164 初版 S6E2HE 系列 tSCYC VOH SCK VOL VOL tSLOVI VOH VOL SOT tIVSHI VIH VIL SIN tSHIXI VIH VIL MS 位 = 0 tSLSH SCK VIH tF SOT SIN VIL tSHSL VIL VIH VIH tR tSLOVE VOH VOL tIVSHE VIH VIL tSHIXE VIH VIL MS 位 = 1 文档编号：002-00219 版本** 页 107/164 初版 S6E2HE 系列 同步串行模式（SPI = 0，SCINV = 1） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 串行时钟周期时间 tSCYC SCK 上升沿到 SOT 延迟时间 tSHOVI SIN 到 SCK 下降沿建立时间 tIVSLI SCK 下降沿到 SIN 保持时间 tSLIXI 串行时钟低电平脉宽 串行时钟高电平脉宽 tSLSH tSHSL SCK 上升沿到 SOT 延迟时间 tSHOVE SIN 到 SCK 下降沿建立时间 tIVSLE SCK 下降沿到 SIN 保持时间 tSLIXE SCK 下降时间 SCK 上升时间 tF tR 引脚 名称 SCKx SCKx， SOTx SCKx， SINx SCKx， SINx SCKx SCKx SCKx， SOTx SCKx， SINx SCKx， SINx SCKx SCKx 条件 内部移位时钟 外部移位时钟 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 4tCYCP – 4tCYCP – ns - 30 + 30 - 20 + 20 ns 50 – 30 – ns 0 – 0 – ns 2tCYCP - 10 tCYCP + 10 – – 2tCYCP - 10 tCYCP + 10 – – ns ns – 50 – 30 ns 10 – 10 – ns 20 – 20 – ns – – 5 5 – – 5 5 ns ns 注意： − 上述特性适用于 CLK 同步模式。 − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 这些特性只对相同重定位端口编号有效。 例如，对 SCLKx_0 和 SOTx_1 的组合为无效。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 108/164 初版 S6E2HE 系列 tSCYC VOH SCK VOH VOL tSHOVI VOH VOL SOT tIVSLI VIH VIL SIN tSLIXI VIH VIL MS 位 = 0 tSHSL SCK VIL tR SOT SIN tSLSH VIH VIH VIL VIL tF tSHOVE VOH VOL tIVSLE VIH VIL tSLIXE VIH VIL MS 位 = 1 文档编号：002-00219 版本** 页 109/164 初版 S6E2HE 系列 同步串行模式（SPI = 1，SCINV = 0） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 引脚名称 串行时钟周期时间 tSCYC SCK 上升沿到 SOT 延迟时间 tSHOVI SIN 到 SCK 下降沿建立时间 tIVSLI SCK 下降沿到 SIN 保持时间 tSLIXI SOT 到 SCK 下降沿延迟时间 tSOVLI 串行时钟低电平脉宽 串行时钟高电平脉宽 tSLSH tSHSL SCKx SCKx， SOTx SCKx， SINx SCKx， SINx SCKx， SOTx SCKx SCKx SCKx， SOTx SCKx， SINx SCKx， SINx SCKx SCKx SCK 上升沿到 SOT 延迟时间 tSHOVE SIN 到 SCK 下降沿建立时间 tIVSLE SCK 下降沿到 SIN 保持时间 tSLIXE SCK 下降时间 SCK 上升时间 tF tR 条件 内部移位时钟 外部移位时钟 VCC < 4.5 V 最小值 最大值 4tCYCP – VCC ≥ 4.5 V 最小值 最大值 4tCYCP – 单位 ns - 30 + 30 - 20 + 20 ns 50 – 30 – ns 0 – 0 – ns 2tCYCP - 30 – 2tCYCP - 30 – ns 2tCYCP - 10 tCYCP + 10 – – 2tCYCP - 10 tCYCP + 10 – – ns ns – 50 – 30 ns 10 – 10 – ns 20 – 20 – ns – – 5 5 – – 5 5 ns ns 注意： − 上述特性适用于 CLK 同步模式。 − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 这些特性只对相同重定位端口编号有效。 例如，对 SCLKx_0 和 SOTx_1 的组合为无效。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 110/164 初版 S6E2HE 系列 tSCYC VOH VOL SCK VOH VOL SOT VOH VOL tIVSLI tSLIXI VIH VIL SIN VOL tSHOVI tSOVLI VIH VIL MS 位 = 0 tSLSH VIH SCK VIL tSHSL VIH VIL tF *V tR VIH tSHOVE VOH VOL OH VOL SOT SIN tIVSLE tSLIXE VIH VIL VIH VIL MS 位 = 1 *：写入 TDR 寄存器产生变化时。 文档编号：002-00219 版本** 页 111/164 初版 S6E2HE 系列 同步串行模式（SPI = 1，SCINV = 1） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 引脚名称 串行时钟周期时间 tSCYC SCK 下降沿到 SOT 延迟时间 tSLOVI SIN 到 SCK 上升沿建立时间 tIVSHI SCK 上升沿到 SIN 保持时间 tSHIXI SOT 到 SCK 上升沿延迟时间 tSOVHI 串行时钟低电平脉宽 串行时钟高电平脉宽 tSLSH tSHSL SCK 下降沿到 SOT 延迟时间 tSLOVE SIN 到 SCK 上升沿建立时间 tIVSHE SCK 上升沿到 SIN 保持时间 tSHIXE SCKx SCKx， SOTx SCKx， SINx SCKx， SINx SCKx， SOTx SCKx SCKx SCKx， SOTx SCKx， SINx SCKx， SINx SCKx SCKx SCK 下降时间 SCK 上升时间 tF tR 条件 内部移位时钟 外部移位时钟 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 4tCYCP – 4tCYCP – ns - 30 + 30 - 20 + 20 ns 50 – 30 – ns 0 – 0 – ns 2tCYCP - 30 – 2tCYCP - 30 – ns 2tCYCP - 10 tCYCP + 10 – – 2tCYCP - 10 tCYCP + 10 – – ns ns – 50 – 30 ns 10 – 10 – ns 20 – 20 – ns – – 5 5 – – 5 5 ns ns 注意： − 上述特性适用于 CLK 同步模式。 − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 这些特性只对相同重定位端口编号有效。 例如，对 SCLKx_0 和 SOTx_1 的组合便为无效。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 112/164 初版 S6E2HE 系列 tSCYC VOH SCK tSOVHI SOT tSLOVI VOH VOL VOH VOL tSHIXI tIVSHI VIH VIL SIN VOH VOL VIH VIL MS 位 = 0 tSHSL tR SCK VIL VIH tSLSH VIH VIL tF VIL VIH tSLOVE SOT VOH VOL VOH VOL tIVSHE SIN tSHIXE VIH VIL VIH VIL MS 位 = 1 文档编号：002-00219 版本** 页 113/164 初版 S6E2HE 系列 同步串行片选模式（SPI = 1，SCINV = 0，MS = 0，CSLVL = 1） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns tCSDI (*3)-50 +5tCYCP (*3)+50 +5tCYCP (*3)-50 +5tCYCP (*3)+50 +5tCYCP ns tCSSE 3tCYCP+30 – 3tCYCP+30 – ns 0 – 0 – ns tCSDE 3tCYCP+30 – 3tCYCP+30 – ns SCS 下降沿到 SUT 延迟时间 tDSE – 40 – 40 ns SCS 上升沿到 SUT 延迟时间 tDEE 0 – 0 – ns SCS 下降沿到 SCK 下降沿 建立时间 SCK 上升沿到 SCS 上升沿 保持时间 SCS 取消时间 SCS 下降沿到 SCK 下降沿 建立时间 SCK 上升沿到 SCS 上升沿 保持时间 SCS 取消时间 tCSSI tCSHI 内部移位时钟 tCSHE 外部移位时钟 (*1)：CSSU 位值 × 串行片选时序操作时钟周期[ns] (*2)：CSHD 位值 × 串行片选时序操作时钟周期[ns] (*3)：CSDS 位值 × 串行片选时序操作时钟周期[ns] 注意： − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 更多有关 CSSU、CSHD、CSDS 以及串行片选时序操作时钟的详细信息，请参考“FM4 系列外设手册”中“主要”部分 （MN709-00001）的内容。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 114/164 初版 S6E2HE 系列 SCS 输出 tCSDI tCSSI tCSHI tCSSE tCSHE SCK 输出 SOT （SPI = 0） SOT （SPI = 1） SCS 输入 tCSDE SCK 输入 tDEE SOT （SPI = 0） tDSE SOT （SPI = 1） 文档编号：002-00219 版本** 页 115/164 初版 S6E2HE 系列 同步串行片选模式（SPI = 1，SCINV = 1，MS=0，CSLVL = 1） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns tCSDI (*3)-50 +5tCYCP (*3)+50 +5tCYCP (*3)-50 +5tCYCP (*3)+50 +5tCYCP ns tCSSE 3tCYCP+30 – 3tCYCP+30 – ns 0 – 0 – ns tCSDE 3tCYCP+30 – 3tCYCP+30 – ns SCS 下降沿到 SOT 延迟时间 tDSE – 40 – 40 ns SCS 上升沿到 SOT 延迟时间 tDEE 0 – 0 – ns SCS 下降沿到 SCK 上升沿 建立时间 SCK 下降沿到 SCS 上升沿 保持时间 SCS 取消时间 SCS 下降沿到 SCK 上升沿 建立时间 SCK 下降沿到 SCS 上升沿 保持时间 SCS 取消时间 tCSSI tCSHI 内部移位时钟 tCSHE 外部移位时钟 (*1)：CSSU 位值 × 串行片选时序操作时钟周期[ns] (*2)：CSHD 位值 × 串行片选时序操作时钟周期[ns] (*3)：CSDS 位值 × 串行片选时序操作时钟周期[ns] 注意： − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 更多有关 CSSU、CSHD、CSDS 以及串行片选时序操作时钟的详细信息，请参考“FM4 系列外设手册”中“主要”部分 （MN709-00001）的内容。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 116/164 初版 S6E2HE 系列 SCS 输出 tCSDI tCSSI tCSHI SCK 输出 SOT （SPI = 0） SOT （SPI = 1） SCS 输入 tCSDE tCSSE tCSHE SCK 输入 tDEE SOT （SPI = 0） tDSE SOT （SPI = 1） 文档编号：002-00219 版本** 页 117/164 初版 S6E2HE 系列 同步串行片选模式（SPI = 1，SCINV = 0，MS = 0，CSLVL = 0） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 SCS 上升沿到 SCK 下降沿 建立时间 SCK 上升沿到 SCS 下降沿 保持时间 SCS 取消时间 SCS 上升沿到 SCK 下降沿 建立时间 SCK 上升沿到 SCS 下降沿 保持时间 SCS 取消时间 符号 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns tCSDI (*3)-50 +5tCYCP (*3)+50 +5tCYCP (*3)-50 +5tCYCP (*3)+50 +5tCYCP ns tCSSE 3tCYCP+30 – 3tCYCP+30 – ns 0 – 0 – ns tCSSI tCSHI 内部移位时钟 tCSHE 外部移位时钟 tCSDE 3tCYCP+30 – 3tCYCP+30 – ns SCS 上升沿到 SOT 延迟时间 tDSE – 40 – 40 ns SCS 下降沿到 SOT 延迟时间 tDEE 0 – 0 – ns (*1)：CSSU 位值 × 串行片选时序操作时钟周期[ns] (*2)：CSHD 位值 × 串行片选时序操作时钟周期[ns] (*3)：CSDS 位值 × 串行片选时序操作时钟周期[ns] 注意： − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 更多有关 CSSU、CSHD、CSDS 以及串行片选时序操作时钟的详细信息，请参考“FM4 系列外设手册”中“主要”部分 （MN709-00001）的内容。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 118/164 初版 S6E2HE 系列 tCSDI SCS 输出 tCSSI tCSHI SCK 输出 SOT （SPI = 0） SOT （SPI = 1） tCSDE SCS 输入 tCSSE tCSHE SCK 输入 tDEE SOT （SPI = 0） tDSE SOT （SPI = 1） 文档编号：002-00219 版本** 页 119/164 初版 S6E2HE 系列 同步串行片选模式（SPI = 1，SCINV = 1，MS = 0，CSLVL = 0） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 SCS 上升沿到 SCK 上升沿 建立时间 SCK 下降沿到 SCS 下降沿 保持时间 SCS 取消时间 SCS 上升沿到 SCK 上升沿 建立时间 SCK 下降沿到 SCS 下降沿 保持时间 SCS 取消时间 符号 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns tCSDI (*3)-50 +5tCYCP (*3)+50 +5tCYCP (*3)-50 +5tCYCP (*3)+50 +5tCYCP ns tCSSE 3tCYCP+30 – 3tCYCP+30 – ns 0 – 0 – ns tCSSI tCSHI 内部移位时钟 tCSHE 外部移位时钟 tCSDE 3tCYCP+30 – 3tCYCP+30 – ns SCS 上升沿到 SOT 延迟时间 tDSE – 40 – 40 ns SCS 下降沿到 SOT 延迟时间 tDEE 0 – 0 – ns (*1)：CSSU 位值 × 串行片选时序操作时钟周期[ns] (*2)：CSHD 位值 × 串行片选时序操作时钟周期[ns] (*3)：CSDS 位值 × 串行片选时序操作时钟周期[ns] 注意： − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 更多有关 CSSU、CSHD、CSDS 以及串行片选时序操作时钟的详细信息，请参考“FM4 系列外设手册”中“主要”部分 （MN709-00001）的内容。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 120/164 初版 S6E2HE 系列 tCSDI SCS 输出 tCSSI tCSHI SCK 输出 SOT （SPI = 0） SOT （SPI = 1） tCSDE SCS 输入 tCSSE tCSHE SCK 输入 tDEE SOT （SPI = 0） tDSE SOT （SPI = 1） 文档编号：002-00219 版本** 页 121/164 初版 S6E2HE 系列 高速同步串行模式（SPI = 0，SCINV = 0） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 引脚名称 串行时钟周期时间 tSCYC SCK 下降沿到 SOT 延迟时间 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 SCKx 4tCYCP – 4tCYCP – ns tSLOVI SCKx， SOTx -10 +10 -10 +10 ns SIN 到 SCK 上升沿建立时间 tIVSHI SCKx， SINx – 12.5 – ns SCK 上升沿到 SIN 保持时间 tSHIXI SCKx， SINx 5 – 5 – ns 串行时钟低电平脉宽 tSLSH SCKx 2tCYCP – 5 – 2tCYCP – 5 – ns 串行时钟高电平脉宽 tSHSL SCKx tCYCP + 10 – tCYCP + 10 – ns SCK 下降沿到 SOT 延迟时间 tSLOVE SCKx， SOTx – 15 – 15 ns SIN 到 SCK 上升沿建立时间 tIVSHE SCKx， SINx 5 – 5 – ns SCK 上升沿到 SIN 保持时间 tSHIXE 5 – 5 – ns 内部移位时钟 14 12.5* 外部移位时钟 SCKx， SINx SCK 下降时间 tF SCKx – 5 – 5 ns SCK 上升时间 tR SCKx – 5 – 5 ns 注意： − 上述特性适用于 CLK 同步模式。 − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 这些特性仅适用于以下各引脚。 − 无片选： SIN4_1、SOT4_1、SCK4_1 − 片选： SIN6_1、SOT6_1、SCK6_1、SCS6_1 − 外部负载电容 CL 为 30 pF。（对于带*项，条件为 CL = 10 pF） 文档编号：002-00219 版本** 页 122/164 初版 S6E2HE 系列 tSCYC VOH SCK VOL VOL tSLOVI VOH VOL SOT tIVSHI VIH VIL SIN tSHIXI VIH VIL MS 位 = 0 tSLSH SCK VIH tF SOT SIN VIL tSHSL VIL VIH VIH tR tSLOVE VOH VOL tIVSHE VIH VIL tSHIXE VIH VIL MS 位 = 1 文档编号：002-00219 版本** 页 123/164 初版 S6E2HE 系列 高速同步串行模式（SPI = 0，SCINV = 1） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 引脚名称 串行时钟周期时间 tSCYC SCKx SCK 上升沿到 SOT 延迟时间 tSHOVI SCKx， SOTx 条件 内部移位时钟 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 4tCYCP – 4tCYCP – ns -10 +10 -10 +10 ns – 12.5 – ns 14 SIN 到 SCK 下降沿建立时间 tIVSLI SCKx， SINx SCK 下降沿到 SIN 保持时间 tSLIXI SCKx， SINx 5 – 5 – ns 串行时钟低电平脉宽 tSLSH SCKx 2tCYCP – 5 – 2tCYCP – 5 – ns 串行时钟高电平脉宽 tSHSL SCKx tCYCP + 10 – tCYCP + 10 – ns tSHOVE SCKx， SOTx – 15 – 15 ns SCK 上升沿到 SOT 延迟时间 12.5* 外部移位时钟 SIN 到 SCK 下降沿建立时间 tIVSLE SCKx， SINx 5 – 5 – ns SCK 下降沿到 SIN 保持时间 tSLIXE SCKx， SINx 5 – 5 – ns SCK 下降时间 tF SCKx – 5 – 5 ns SCK 上升时间 tR SCKx – 5 – 5 ns 注意： − 上述特性适用于 CLK 同步模式。 − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 这些特性仅适用于以下各引脚。 − 无片选： SIN4_1、SOT4_1、SCK4_1 − 片选： SIN6_1、SOT6_1、SCK6_1、SCS6_1 − 外部负载电容 CL 为 30 pF。（对于带*项，条件为 CL = 10 pF） 文档编号：002-00219 版本** 页 124/164 初版 S6E2HE 系列 tSCYC VOH SCK VOH VOL tSHOVI VOH VOL SOT tIVSLI VIH VIL SIN tSLIXI VIH VIL MS 位 = 0 tSHSL SCK VIL tR SOT SIN tSLSH VIH VIH VIL VIL tF tSHOVE VOH VOL tIVSLE VIH VIL tSLIXE VIH VIL MS 位 = 1 文档编号：002-00219 版本** 页 125/164 初版 S6E2HE 系列 高速同步串行模式（SPI = 1，SCINV = 0） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 引脚名称 串行时钟周期时间 tSCYC SCK 上升沿到 SOT 延迟时间 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 SCKx 4tCYCP – 4tCYCP – ns tSHOVI SCKx， SOTx -10 +10 -10 +10 ns SIN 到 SCK 下降沿建立时间 tIVSLI SCKx， SINx – 12.5 – ns SCK 下降沿到 SIN 保持时间 tSLIXI SCKx， SINx 5 – 5 – ns SOT 到 SCK 下降沿延迟时间 tSOVLI SCKx， SOTx 2tCYCP – 10 – 2tCYCP – 10 – ns 串行时钟低电平脉宽 tSLSH SCKx 2tCYCP – 5 – 2tCYCP – 5 – ns 串行时钟高电平脉宽 tSHSL SCKx tCYCP + 10 – tCYCP + 10 – ns SCK 上升沿到 SOT 延迟时间 tSHOVE SCKx， SOTx – 15 – 15 ns SIN 到 SCK 下降沿建立时间 tIVSLE SCKx， SINx 5 – 5 – ns SCK 下降沿到 SIN 保持时间 tSLIXE SCKx， SINx 5 – 5 – ns SCK 下降时间 tF SCKx – 5 – 5 ns SCK 上升时间 tR SCKx – 5 – 5 ns 内部移位时钟 14 12.5* 外部移位时钟 注意： − 上述特性适用于 CLK 同步模式。 − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 这些特性仅适用于以下各引脚。 − 无片选： SIN4_1、SOT4_1、SCK4_1 − 片选： SIN6_1、SOT6_1、SCK6_1、SCS6_1 − 外部负载电容 CL 为 30 pF。（对于带*项，条件为 CL = 10 pF） 文档编号：002-00219 版本** 页 126/164 初版 S6E2HE 系列 tSCYC VOH VOL SCK VOH VOL SOT VOH VOL tIVSLI tSLIXI VIH VIL SIN VOL tSHOVI tSOVLI VIH VIL MS 位 = 0 tSLSH VIH SCK VIL tSHSL V VIL IH tF *V tR VIH tSHOVE VOH VOL OH SOT VOL tIVSLE SIN tSLIXE VIH VIL VIH VIL MS 位 = 1 *：写入 TDR 寄存器产生变化时。 文档编号：002-00219 版本** 页 127/164 初版 S6E2HE 系列 高速同步串行模式（SPI = 1，SCINV = 1） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 引脚名称 内部移位时钟 tSCYC SCK 下降沿到 SOT 延迟时间 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 SCKx 4tCYCP – 4tCYCP – ns tSLOVI SCKx， SOTx -10 +10 -10 +10 ns SIN 到 SCK 上升沿建立时间 tIVSHI SCKx， SINx – 12.5 – ns SCK 上升沿到 SIN 保持时间 tSHIXI SCKx， SINx 5 – 5 – ns SOT 到 SCK 上升沿延迟时间 tSOVHI SCKx， SOTx 2tCYCP – 10 – 2tCYCP – 10 – ns 串行时钟低电平脉宽 tSLSH SCKx 2tCYCP – 5 – 2tCYCP – 5 – ns 串行时钟高电平脉宽 tSHSL SCKx tCYCP + 10 – tCYCP + 10 – ns SCK 下降沿到 SOT 延迟时间 tSLOVE SCKx， SOTx – 15 – 15 ns 内部移位时钟 14 12.5* 外部移位时钟 SIN 到 SCK 上升沿建立时间 tIVSHE SCKx， SINx 5 – 5 – ns SCK 上升沿到 SIN 保持时间 tSHIXE SCKx， SINx 5 – 5 – ns SCK 下降时间 tF SCKx – 5 – 5 ns SCK 上升时间 tR SCKx – 5 – 5 ns 注意： − 上述特性适用于 CLK 同步模式。 − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 这些特性仅适用于以下各引脚。 − 无片选： SIN4_1、SOT4_1、SCK4_1 − 片选： SIN6_1、SOT6_1、SCK6_1、SCS6_1 − 外部负载电容 CL 为 30 pF。（对于带*项，条件为 CL = 10 pF） 文档编号：002-00219 版本** 页 128/164 初版 S6E2HE 系列 tSCYC VOH SCK tSOVHI SOT tSLOVI VOH VOL VOH VOL tSHIXI tIVSHI VIH VIL SIN VOH VOL VIH VIL MS 位 = 0 tSHSL tR SCK VIL VIH tSLSH VIH VIL tF VIL VIH tSLOVE SOT VOH VOL VOH VOL tIVSHE SIN tSHIXE VIH VIL VIH VIL MS 位 = 1 文档编号：002-00219 版本** 页 129/164 初版 S6E2HE 系列 高速同步串行片选模式（SPI = 1，SCINV = 0，MS = 0，CSLVL = 1） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns (*2)+0 (*2)+20 (*2)+0 (*2)+0 ns tCSDI (*3)-20 +5tCYCP (*3)+20 +5tCYCP (*3)-20 +5tCYCP (*3)+20 +5tCYCP ns tCSSE 3tCYCP+15 – 3tCYCP+15 – ns 0 – 0 – ns tCSDE 3tCYCP+15 – 3tCYCP+15 – ns SCS 下降沿到 SOT 延迟时间 tDSE – 25 – 25 ns SCS 上升沿到 SOT 延迟时间 tDEE 0 – 0 – ns SCS 下降沿到 SCK 下降沿 建立时间 SCK 上升沿到 SCS 上升沿 保持时间 SCS 取消时间 SCS 下降沿到 SCK 下降沿 建立时间 SCK 上升沿到 SCS 上升沿 保持时间 SCS 取消时间 tCSSI tCSHI 内部移位时钟 tCSHE 外部移位时钟 (*1)：CSSU 位值 × 串行片选时序操作时钟周期[ns] (*2)：CSHD 位值 × 串行片选时序操作时钟周期[ns] (*3)：CSDS 位值 × 串行片选时序操作时钟周期[ns] 注意： − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 更多有关 CSSU、CSHD、CSDS 以及串行片选时序操作时钟的详细信息，请参考 FM4 系列外设手册。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 130/164 初版 S6E2HE 系列 SCS 输出 tCSDI tCSSI tCSHI tCSSE tCSHE SCK 输出 SOT （SPI = 0） SOT （SPI = 1） SCS 输入 tCSDE SCK 输入 tDEE SOT （SPI = 0） tDSE SOT （SPI = 1） 文档编号：002-00219 版本** 页 131/164 初版 S6E2HE 系列 高速同步串行片选模式（SPI = 1，SCINV = 1，MS = 0，CSLVL = 1） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 SCS 下降沿到 SCK 上升沿 建立时间 SCK 下降沿到 SCS 上升沿 保持时间 SCS 取消时间 SCS 下降沿到 SCK 上升沿 建立时间 SCK 下降沿到 SCS 上升沿 保持时间 符号 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns (*2)+0 (*2)+20 (*2)+0 (*2)+0 ns tCSDI (*3)-20 +5tCYCP (*3)+20 +5tCYCP (*3)-20 +5tCYCP (*3)+20 +5tCYCP ns tCSSE 3tCYCP+15 – 3tCYCP+15 – ns 0 – 0 – ns tCSSI tCSHI 内部移位时钟 tCSHE 外部移位时钟 SCS 取消时间 tCSDE 3tCYCP+15 – 3tCYCP+15 – ns SCS 下降沿到 SOT 延迟时间 tDSE – 25 – 25 ns SCS 上升沿到 SOT 延迟时间 tDEE 0 – 0 – ns (*1)：CSSU 位值 × 串行片选时序操作时钟周期[ns] (*2)：CSHD 位值 × 串行片选时序操作时钟周期[ns] (*3)：CSDS 位值 × 串行片选时序操作时钟周期[ns] 注意： − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 更多有关 CSSU、CSHD、CSDS 以及串行片选时序操作时钟的详细信息，请参考“FM4 系列外设手册”中“主要”部分 （MN709-00001）的内容。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 132/164 初版 S6E2HE 系列 SCS 输出 tCSDI tCSSI tCSHI SCK 输出 SOT （SPI = 0） SOT （SPI = 1） SCS 输入 tCSDE tCSSE tCSHE SCK 输入 tDEE SOT （SPI = 0） tDSE SOT （SPI = 1） 文档编号：002-00219 版本** 页 133/164 初版 S6E2HE 系列 高速同步串行片选模式（SPI = 1，SCINV = 0，MS = 0，CSLVL = 0） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 SCS 上升沿到 SCK 下降沿 建立时间 SCK 上升沿到 SCS 下降沿 保持时间 SCS 取消时间 SCS 上升沿到 SCK 下降沿 建立时间 SCK 上升沿到 SCS 下降沿 保持时间 SCS 取消时间 符号 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns (*2)+0 (*2)+20 (*2)+0 (*2)+0 ns tCSDI (*3)-20 +5tCYCP (*3)+20 +5tCYCP (*3)-20 +5tCYCP (*3)+20 +5tCYCP ns tCSSE 3tCYCP+15 – 3tCYCP+15 – ns 0 – 0 – ns tCSSI tCSHI 内部移位时钟 tCSHE 外部移位时钟 tCSDE 3tCYCP+15 – 3tCYCP+15 – ns SCS 上升沿到 SOT 延迟时间 tDSE – 25 – 25 ns SCS 下降沿到 SOT 延迟时间 tDEE 0 – 0 – ns (*1)：CSSU 位值 × 串行片选时序操作时钟周期[ns] (*2)：CSHD 位值 × 串行片选时序操作时钟周期[ns] (*3)：CSDS 位值 × 串行片选时序操作时钟周期[ns] 注意： − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 更多有关 CSSU、CSHD、CSDS 以及串行片选时序操作时钟的详细信息，请参考“FM4 系列外设手册”中“主要”部分 （MN709-00001）的内容。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 134/164 初版 S6E2HE 系列 tCSDI SCS 输出 tCSSI tCSHI SCK 输出 SOT （SPI = 0） SOT （SPI = 1） tCSDE SCS 输入 tCSSE tCSHE SCK 输入 tDEE SOT （SPI = 0） tDSE SOT （SPI = 1） 文档编号：002-00219 版本** 页 135/164 初版 S6E2HE 系列 高速同步串行片选模式（SPI = 1，SCINV = 1，MS = 0，CSLVL = 0） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 SCS 上升沿到 SCK 上升沿 建立时间 SCK 下降沿到 SCS 下降沿 保持时间 SCS 取消时间 SCS 上升沿到 SCK 上升沿 建立时间 SCK 下降沿到 SCS 下降沿 保持时间 符号 条件 VCC ≥ 4.5 V VCC < 4.5 V 单位 最小值 最大值 最小值 最大值 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns (*2)+0 (*2)+20 (*2)+0 (*2)+20 ns tCSDI (*3)-20 +5tCYCP (*3)+20 +5tCYCP (*3)-20 +5tCYCP (*3)+20 +5tCYCP ns tCSSE 3tCYCP+15 – 3tCYCP+15 – ns 0 – 0 – ns tCSSI tCSHI 内部移位时钟 tCSHE 外部移位时钟 SCS 取消时间 tCSDE 3tCYCP+15 – 3tCYCP+15 – ns SCS 上升沿到 SOT 延迟时间 tDSE – 25 – 25 ns SCS 下降沿到 SOT 延迟时间 tDEE 0 – 0 – ns (*1)：CSSU 位值 × 串行片选时序操作时钟周期[ns] (*2)：CSHD 位值 × 串行片选时序操作时钟周期[ns] (*3)：CSDS 位值 × 串行片选时序操作时钟周期[ns] 注意： − tCYCP 指的是 APB 总线时钟周期时间。 有关多功能串行接口挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 − 更多有关 CSSU、CSHD、CSDS 以及串行片选时序操作时钟的详细信息，请参考“FM4 系列外设手册”中“主要”部分 （MN709-00001）的内容。 − 外部负载电容 CL 为 30 pF。 文档编号：002-00219 版本** 页 136/164 初版 S6E2HE 系列 tCSDI SCS 输出 tCSSI tCSHI SCK 输出 SOT （SPI = 0） SOT （SPI = 1） tCSDE SCS 输入 tCSSE tCSHE SCK 输入 tDEE SOT （SPI = 0） tDSE SOT （SPI = 1） 文档编号：002-00219 版本** 页 137/164 初版 S6E2HE 系列 外部时钟（EXT = 1）：仅适用于异步模式 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 串行时钟低电平脉宽 串行时钟高电平脉宽 SCK 下降时间 SCK 上升时间 tSLSH tSHSL tF tR 条件 CL = 30 pF tR SCK 文档编号：002-00219 版本** 数值 最小值 最大值 tCYCP + 10 tCYCP + 10 – – – – 5 5 tSHSL VI L VIH 单位 ns ns ns ns tF tSLSH VIH V IL 备注 VIL VIH 页 138/164 初版 12.4.12 S6E2HE 系列 外部输入时序 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 引脚名称 条件 值 最小值 最大值 单位 A/D 转换器触发输入 ADTG 输入脉宽 tINH、tINL FRCKx ICxx DTTIxX 备注 – 2tCYCP*1 – ns – 2tCYCP*1 – ns 波形发生器 2tCYCP + 100*1 – ns 500*2 – ns 外部中断 NMI 500*3 – ns 深度待机模式唤醒 INT00 至 INT15， NMIX – WKUPx – 自由运行定时器输入时钟 输入捕获 *1：tCYCP 指的是 APB 总线时钟周期，处于停止模式、定时器模式的停止信号除外。 有关 A/D 转换器、多功能定时器和外部中断挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 *2：器件处于 停止模式或定时器模式。 *3：器件处于深度待机 RTC 模式或深度待机停止模式。 文档编号：002-00219 版本** 页 139/164 初版 12.4.13 S6E2HE 系列 正交位置/转数计数器时序 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 值 条件 最小值 AIN 高电平时间 tAHL – AIN 低电平时间 tALL – BIN 高电平时间 tBHL – BIN 低电平时间 tBLL – BIN 上升沿之前 tAUBU PC_Mode2 或 PC_Mode3 AIN 高电平维持时间 AIN 下降沿之前 PC_Mode2 或 PC_Mode3 tBUAD BIN 高电平维持时间 BIN 下降沿之前 PC_Mode2 或 PC_Mode3 tADBD AIN 低电平维持时间 AIN 上升沿之前 tBDAU PC_Mode2 或 PC_Mode3 BIN 低电平维持时间 AIN 上升沿之前 tBUAU PC_Mode2 或 PC_Mode3 2tCYCP* BIN 高电平维持时间 BIN 下降沿之前 PC_Mode2 或 PC_Mode3 tAUBD AIN 高电平维持时间 AIN 下降沿之前 tBDAD PC_Mode2 或 PC_Mode3 BIN 低电平维持时间 BIN 上升沿之前 tADBU PC_Mode2 或 PC_Mode3 AIN 低电平维持时间 ZIN 高电平时间 tZHL QCR:CGSC = 0 ZIN 低电平时间 tZLL QCR:CGSC = 0 AIN/BIN 上升/下降沿之前的 ZIN 电平维持 tZABE QCR:CGSC = 1 时间 AIN/BIN 上升/下降沿之后的 ZIN 电平维持 tABEZ QCR:CGSC = 1 时间 *：tCYCP 指的是 APB 总线时钟周期，处于停止模式、定时器模式的停止信号除外。 有关正交位置/转数计数器挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 最大值 – 单位 ns tALL tAHL AIN tAUBU tADBD tBUAD tBDAU BIN tBHL 文档编号：002-00219 版本** tBLL 页 140/164 初版 S6E2HE 系列 tBLL tBHL BIN tBUAU tBDAD tAUBD tADBU AIN tAHL tALL ZIN ZIN AIN/BIN 文档编号：002-00219 版本** 页 141/164 初版 12.4.14 S6E2HE 系列 I2C 时序 标准模式，快速模式 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 SCL 时钟频率 （重复）起始信号保持时间 （从 SDA 下降沿到 SCL 下降沿） SCL 时钟低电平时间 SCL 时钟高电平时间 （重复）起始信号的建立时间 （从 SCL 上升沿到 SDA 下降沿） 数据保持时间 （从 SCL 下降沿到 SDA 下降沿/ 上升沿） 数据建立时间 （从 SDA 下降沿/上升沿到 SCL 上升沿） 停止信号的建立时间 （从 SCL 上升沿到 SDA 上升沿） 停止信号和起始信号之间 的总线空闲时间 噪声过滤时间 条件 标准模式 高速模式 单位 最小值 最大值 最小值 最大值 fSCL 0 100 0 400 kHz tHDSTA 4.0 – 0.6 – μs tLOW tHIGH 4.7 4.0 – – 1.3 0.6 – – μs μs tSUSTA 4.7 – 0.6 – μs 0 3.45*2 0 0.9*3 μs tSUDAT 250 – 100 – ns tSUSTO 4.0 – 0.6 – μs tBUF 4.7 – 1.3 – μs 2tCYCP*4 – 2tCYCP*4 – ns 4tCYCP*4 – 4tCYCP*4 – ns 6tCYCP*4 – 6tCYCP*4 – ns 8tCYCP*4 – 8tCYCP*4 – ns 10tCYCP*4 – 10tCYCP*4 – ns 12tCYCP*4 – 12tCYCP*4 – ns 14tCYCP*4 – 14tCYCP*4 – ns 16tCYCP*4 – 16tCYCP*4 – ns tHDDAT tSP CL = 30 pF， R = (Vp/IOL)*1 2 MHz ≤ tCYCP < 40 MHz 40 MHz ≤ tCYCP < 60 MHz 60 MHz ≤ tCYCP < 80 MHz 80 MHz ≤ tCYCP < 100 MHz 100 MHz ≤ tCYCP < 120 MHz 120 MHz ≤ tCYCP < 140 MHz 140 MHz ≤ tCYCP < 160 MHz 160 MHz ≤ tCYCP < 180 MHz 备注 *5 1：R 和 CL 分别表示 SCL 和 SDA 线的上拉电阻和负载电容。Vp 是指上拉电阻的电源电压，而 IOL 是指置总线于 VOL 的保证 电流。 2：tHDDAT 的最大值不能超过器件的 SCL 信号的低电平（tLOW）时间。 3：只要器件满足 tSUDAT ≥ 250 ns 的条件，快速模式 I2C 总线器件便能够用于标准模式 I2C 总线系统中。 4：tCYCP 是指 APB 总线时钟周期时间。有关 I2C 挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 使用标准模式时，外设总线时钟频率必须大于 2 MHz。 使用快速模式时，外设总线时钟频率必须大于 8 MHz。 5：设置寄存器可以修改噪声过滤时间。根据 APB 总线时钟频率改变噪声过滤范围。 文档编号：002-00219 版本** 页 142/164 初版 S6E2HE 系列 高速模式（Fm+） （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 SCL 时钟频率 （重复）起始信号保持时间 （从 SDA 下降沿到 SCL 下降沿） SCL 时钟低电平时间 SCL 时钟高电平时间 SCL 时钟频率 （重复）起始信号保持时间 （从 SDA 下降沿到 SCL 下降沿） 数据建立时间 （从 SDA 下降沿/上升沿到 SCL 上升沿） 停止信号的建立时间 （从 SCL 上升沿到 SDA 上升沿） 停止信号和起始信号之间的总线空闲时间 fSCL 噪声过滤时间 条件 高速模式（Fm+）*6 最小值 最大值 0 1000 单位 kHz tHDSTA 0.26 – μs tLOW tHIGH tSUSTA 0.5 0.26 0.26 – – – μs μs μs 0 0.45*2 *3 μs tSUDAT 50 – ns tSUSTO 0.26 – μs 0.5 – μs 6 tCYCP*4 – ns 8 tCYCP*4 – ns 10 tCYCP*4 – ns 12 tCYCP*4 – ns 14 tCYCP*4 – ns 16 tCYCP*4 – ns tHDDAT CL = 30 pF， R = (Vp/IOL)*1 tBUF tSP 60 MHz ≤ tCYCP < 80 MHz 80 MHz ≤ tCYCP < 100 MHz 100 MHz ≤ tCYCP < 120 MHz 120 MHz ≤ tCYCP < 140 MHz 140 MHz ≤ tCYCP < 160 MHz 160 MHz ≤ tCYCP < 180 MHz 、 备注 *5 1：R 和 CL 分别表示 SCL 和 SDA 线的上拉电阻和负载电容。Vp 是指上拉电阻的电源电压，而 IOL 是指置总线于 VOL 的保证电 流。 2：tHDDAT 的最大值不能超过器件的 SCL 信号的低电平（tLOW）时间。 3：只要器件满足 tSUDAT ≥ 250 ns 的条件，高速模式 I2C 总线器件便能够用于标准模式 I2C 总线系统中。 4：tCYCP 是指 APB 总线时钟周期时间。有关 I2C 挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。 如需使用高速模式（Fm+） ，请将外设总线时钟的频率设置为 64 MHz 或更高。 5：设置寄存器可以修改噪声过滤时间。根据 APB 总线时钟频率改变噪声过滤范围。 6：使用高速模式（Fm+）时，将 I/O 引脚设置为与 EPFR 寄存器中 I2C Fm+相应的模式。 更多有关信息，请参考“FM4 系列外设手册”的“主要”部分（MN709-00001）中第 12 章：I/O 端口的内容。 SDA SCL 文档编号：002-00219 版本** 页 143/164 初版 12.4.15 S6E2HE 系列 SD 卡接口时序 默认速度模式  时钟 CLK（所有值参考 VIH 和 VIL 电平跳变点） （VCC = 2.7 V ~ 3.6 V，VSS = 0 V） 参数 符号 引脚名称 数据传输模式时钟频率 fPP S_CLK 识别模式时钟频率 fOD S_CLK 值 条件 CCARD ≤ 10 pF （单张卡） 备注 最小值 最大值 0 16 MHz 0*/100 400 kHz 10 10 – – – – 10 10 ns ns ns ns 时钟低电平时间 tWL S_CLK 时钟高电平时间 tWH S_CLK 时钟上升时间 tTLH S_CLK 时钟下降时间 tTHL S_CLK *：0 Hz 表示停止时钟。给定的最小频率范围适用于需要连续时钟的场合。  卡输入 CMD、DAT（参考时钟 CLK） 参数 符号 输入建立时间 tISU 输入保持时间 tIH 值 引脚名称 条件 S_CMD、 S_DATA3:0 S_CMD、 S_DATA3:0 CCARD ≤ 10 pF （单张卡） 引脚名称 条件 S_CMD、 S_DATA3:0 S_CMD、 S_DATA3:0 CCARD ≤ 40 pF （单张卡） 备注 最小值 最大值 5 – ns 5 – ns  卡输出 CMD、DAT（参考时钟 CLK） 参数 符号 数据传输模式输出延迟时间 tODLY 识别模式输出延迟时间 tODLY 值 最大值 0 22 ns 0 50 ns tWH tWL S_CLK （SD 时钟） VIH VIH tTHL VIH VIL VIL tTLH tIH tISU S_CMD、 S_DATA3:0 （卡输入） S_CMD、 S_DATA3:0 （卡输出） 备注 最小值 VIH VIH VIL VIL tODLY(Min) tODLY(Max) VOH VOH VOL VOL 默认速度模式 注意： − 因为此外设是主机模式，所以卡输入对应的是主机输出，而卡输出对应的是主机输入。 文档编号：002-00219 版本** 页 144/164 初版 S6E2HE 系列 高速模式  时钟 CLK（所有值参考 VIH 和 VIL 电平跳变点） （VCC = 2.7 V ~ 3.6 V，VSS = 0 V） 参数 值 符号 引脚名称 条件 数据传输模式时钟频率 fPP S_CLK 时钟低电平时间 时钟高电平时间 时钟上升时间 时钟下降时间 tWL tWH tTLH tTHL S_CLK S_CLK S_CLK S_CLK CCARD ≤ 10 pF （单张卡） 符号 引脚名称 条件 S_CMD、 S_DATA3:0 S_CMD、 S_DATA3:0 CCARD ≤ 10 pF （单张卡） 引脚名称 条件 S_CMD、 S_DATA3:0 S_CMD、 S_DATA3:0 – CL ≤ 40 pF （单张卡） CL ≥ 15 pF （单张卡） 单张卡 备注 最小值 最大值 0 32 MHz 7 7 – – – – 3 3 ns ns ns ns  卡输入 CMD、DAT（参考时钟 CLK） 参数 输入建立时间 tISU 输入保持时间 tIH 值 备注 最小值 最大值 8 – ns 2 – ns  卡输出 CMD、DAT（参考时钟 CLK） 参数 符号 数据传输模式输出延迟时间 tODLY 输出保持时间 tOH 单条信号线上总系统电容* CL *：为严格满足时序，主机只应驱动一张卡。 50% VCC VIH VIH VIL VIL S_CMD、 S_DATA3:0 （卡输出） 最大值 – 22 ns 2.5 – ns – 40 pF 50% VCC tTLH tTHL VIH VIH VIL VIL tOH(Min) tODLY(Max) VIH tIH tISU S_CMD、 S_DATA3:0 （卡输入） 备注 最小值 tWH tWL S_CLK （SD 时钟） 值 VOH VOH VOL VOL 高速模式 注意： − 因为此外设是主机模式，所以卡输入对应的是主机输出，而卡输出对应的是主机输入。 − 在高速模式下，需要将时钟频率（fPP）和 AHB 总线时钟频率设置为相同值。 文档编号：002-00219 版本** 页 145/164 初版 12.4.16 S6E2HE 系列 ETM 时序 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 数据保持时间 TRACECLK 频率 符号 引脚名称 tETMH TRACECLK、 TRACED[3:0] 值 单位 最小值 最大值 VCC ≥ 4.5 V 2 9 VCC < 4.5 V 2 15 VCC ≥ 4.5 V – 50 MHz VCC < 4.5 V – 32 MHz VCC ≥ 4.5 V 20 – ns VCC < 4.5 V 31.25 – ns 1/ tTRACE TRACECLK TRACECLK 时钟周期 条件 tTRACE 备注 ns 注意： − 外部负载电容 CL 为 30 pF。 HCLK TRACECLK TRACED[3:0] 文档编号：002-00219 版本** 页 146/164 初版 12.4.17 S6E2HE 系列 JTAG 时序 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 引脚名称 条件 TMS、TDI 建立时间 tJTAGS TCK、 TMS、TDI VCC ≥ 4.5 V VCC < 4.5 V TMS、TDI 保持时间 tJTAGH TDO 延迟时间 tJTAGD TCK、 TMS、TDI TCK、 TDO VCC ≥ 4.5 V VCC < 4.5 V VCC ≥ 4.5 V VCC < 4.5 V 值 单位 最小值 最大值 15 – ns 15 – ns – – 25 45 ns 备注 注意： − 外部负载电容 CL 为 30 pF。 TCK TMS/TDI TDO 文档编号：002-00219 版本** 页 147/164 初版 12.5 S6E2HE 系列 12 位 A/D 转换器 A/D 转换器的电气特性 （VCC = AVCC = 2.7 V ~ 5.5 V，VSS = AVSS = AVRL = 0 V） – – – ANxx ANxx 最小值 – - 4.5 -2.5 - 15 AVRH - 15 值 典型值 – – – – – 最大值 12 + 4.5 + 2.5 + 15 AVRH + 15 – – 0.5*1 – – μs tS – 0.15 – 0.3 – 10 μs 比较时钟周期*3 tCCK – 25 – 1000 50 – 1000 操作等待时间 tSTT – – – 1.0 μs – AVCC – 0.69 0.92 mA – 1.0 18 μA 1.1 1.97 mA 0.3 6.3 μA 参数 符号 引脚名称 – – – VZT VFST 转换时间 采样时间*2 分辨率 积分非线性误差 微分非线性误差 零值转换电压 全域转换电压 电源电流（模拟+数字） 基准电源电流（AVRH） – AVRH – 单位 位 LSB LSB AVRH = 2.7 V ~ 5.5 V mV mV ns 模拟输入电容 CAIN – – – 12.05 pF 模拟输入电阻 RAIN – – – kΩ – – – – ANxx ANxx – AVRH – – AVSS 4.5 2.7 AVSS – – – – – – 1.2 1.8 4 5 AVRH AVCC AVCC AVSS 通道间差异 模拟端口输入漏电流 模拟输入电压 基准电压 备注 AVCC ≥ 4.5 V AVCC ≥ 4.5 V AVCC < 4.5 V AVCC ≥ 4.5 V AVCC < 4.5 V 单个 A/D 转换器单元 运行 A/D 转换器停止 单个 A/D 转换器单元 运行 AVRH = 5.5 V A/D 转换器停止 AVCC ≥ 4.5 V AVCC < 4.5 V LSB μA V V Tcck < 50 ns Tcck ≥ 50 ns – AVRL V *1：转换时间是采样时间（tS）与比较时间（tC）之和。 当采样时间为 150 ns 和比较时间为 350 ns（AVCC ≥ 4.5 V）时为最短转换时间。请确保该值满足采样时间（tS）和比较时钟 周期（tCCK）限制。有关设置采样时间和比较时钟周期的信息，请参考“FM4 系列外设手册”的“模拟”部分（MN709-00001） 中第 1-1 节“A/D 转换器”所介绍的内容。A/D 转换器的寄存器设置应参考外设时钟时序。将采样时钟和比较时钟的值设置 为基础时钟（HCLK）的值。 *2：所需的采样时间依据外部阻抗而定。采样时间的值需满足（公式 1）的要求。 *3：比较时间（tC）是由公式 2 计算得出。 文档编号：002-00219 版本** 页 148/164 初版 Rext 模拟信号源 S6E2HE 系列 ANxx 模拟输入引脚 比较器 RAIN CAIN （公式 1） tS ≥ (RAIN + Rext ) × CAIN × 9 tS： 采样时间 RAIN： A/D 转换器的输入阻抗 = 1.2 kΩ，4.5 V< AVCC < 5.5 V A/D 转换器的输入阻抗 = 1.8 kΩ，2.7 V< AVCC < 4.5 V CAIN： A/D 转换器的输出电容 = 12.05pF，2.7 V < AVCC < 5.5 V Rext： 外部电路的输出阻抗 （公式 2） tC = tCCK × 14 tC： 比较时间 tCCK： 比较时钟周期 文档编号：002-00219 版本** 页 149/164 初版 S6E2HE 系列 12 位 A/D 转换器定义术语  分辨率： A/D 转换器能识别出的数值变动最小刻度。  积分非线性： 零转换点（0b000000000000 ←→ 0b000000000001）到全量程转换点 （0b111111111110 ←→0b111111111111）之间连线与实际转换特性的偏差。  差分非线性： 与输入电压理想值的偏差，用于对输出值进行 1 LSB 调整。 积分非线性 0xFFF 微分非线性 实际转换特性 0xFFE 实际转换特性 0x(N+1) {1 LSB(N-1) + VZT} 0xFFD VFST 理想特性 VNT 0x004 （实际测量值） 0x003 0xN 数字输出 数字输出 （实际测量值） 实际转换特性 V(N+1)T 0x(N-1) （实际测量值） 0x002 VNT （实际测量值） 理想特性 0x(N-2) 0x001 实际转换特性 VZT （实际测量值） AVss AVRH AVss AVRH 模拟输入 数字输出 N 的积分非线性 = 数字输出 N 的微分非线性 = VNT - {1LSB × (N - 1) + VZT} 1LSB V(N + 1) T - VNT 1LSB [LSB] - 1 [LSB] VFST - VZT 4094 1LSB = N： 模拟输入 A/D 转换器的数字输出值。 VZT： 数字输出值从 0x000 变为 0x001 的电压。 VFST： 数字输出值由 0xFFE 变为 0xFFF 的电压。 VNT： 数字输出值由 0x(N − 1)更改为 0xN 的电压。 文档编号：002-00219 版本** 页 150/164 初版 12.6 S6E2HE 系列 12 位 D/A 转换器 A/D 转换器的电气特性 （VCC = AVCC = 2.7 V ~ 5.5 V， VSS = AVSS = 0 V） 参数 符号 积分非线性* 微分非线性* – tc20 tc100 INL DNL 输出电压偏移 VOFF 模拟输出阻抗 RO 分辨率 转换时间 电源电流 IDDA IDSA 引脚名称 DAx AVCC 最小值 – 0.56 2.79 - 16 - 0.98 – - 20.0 3.10 2.0 260 400 – 值 典型值 – 0.69 3.42 – – – – 3.80 – 330 510 – 最大值 12 0.81 4.06 + 16 + 1.5 10.0 + 1.4 4.50 – 410 620 14 单位 位 μs μs LSB LSB mV mV kΩ MΩ μA μA μA 备注 负载为 20 pF 负载为 100 pF 设置 0x000 设置 0xFFF 数摸转换器运行 D/A 转换器停止 单个 D/A 转换器单位运行 AVCC = 3.3 V 单个 D/A 转换器单位运行 AVCC = 5.0 V D/A 转换器停止 *：无负载期间 文档编号：002-00219 版本** 页 151/164 初版 低电压检测特性 12.7 12.7.1 低电压检测复位 参数 检测电压 释放电压 12.7.2 S6E2HE 系列 符号 条件 VDL VDH – – 符号 条件 值 单位 备注 最小值 典型值 最大值 2.25 2.30 2.45 2.50 2.65 2.70 最小值 典型值 最大值 2.58 2.67 2.76 2.85 2.94 3.04 3.31 3.40 3.40 3.50 3.68 3.77 3.77 3.86 3.86 3.96 2.8 2.9 3.0 3.1 3.2 3.3 3.6 3.7 3.7 3.8 4.0 4.1 4.1 4.2 4.2 4.3 3.02 3.13 3.24 3.34 3.45 3.56 3.88 3.99 3.99 4.10 4.32 4.42 4.42 4.53 4.53 4.64 V V V V V V V V V V V V V V V V – – 4480×tCYCP* μs 电压下降 电压上升 V V 低电压检测中断 参数 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH LVD 稳定等待时间 tLVDW SVHI = 00111 SVHI = 00100 SVHI = 01100 SVHI = 01111 SVHI = 01110 SVHI = 01001 SVHI = 01000 SVHI = 11000 – 值 单位 备注 电压下降 电压上升 电压下降 电压上升 电压下降 电压上升 电压下降 电压上升 电压下降 电压上升 电压下降 电压上升 电压下降 电压上升 电压下降 电压上升 *tCYCP 指的是 APB2 总线时钟周期。 文档编号：002-00219 版本** 页 152/164 初版 12.8 S6E2HE 系列 主闪存写入/擦除特性 （VCC = 2.7 V ~ 5.5 V） 参数 扇区擦除时间 半字（16 位） 写入时间 最小值 大扇区 小扇区 写周期 < 100 次 – – 数值 典型值 0.7 0.3 100 12 写入次数 > 100 次 单位 备注 s 包括内部擦除前的写入时间 μs 不包括系统级占用时间 s 包括内部擦除前的写入时间 200 – 芯片擦除时间 最大值 3.7 1.1 13.6 68 写入次数和数据保存时间 擦除/写入次数 数据保持时间（年） 1,000 20 * 10,000 10 * 100,000 5* *：该值通过技术参考获取（使用 Arrhenius 方程，将高温加速测试的结果转换为+ 85°C 下的平均温度值） 。 12.9 工作闪存写入/擦除特性 （VCC = 2.7 V ~ 5.5 V） 参数 扇区擦除时间 半字（16 位） 写入时间 最小值 – 数值 典型值 0.3 最大值 1.5 – 20 – 1.2 芯片擦除时间 单位 备注 s 包括内部擦除前的写入时间 200 μs 不包括系统级占用时间 6 s 包括内部擦除前的写入时间 写入次数和数据保存时间 擦除/写入次数 数据保持时间（年） 1,000 20 * 10,000 10 * 100,000 5* *：该值通过技术参考获取（使用 Arrhenius 方程，将高温加速测试的结果转换为+ 85°C 下的平均温度值） 。 文档编号：002-00219 版本** 页 153/164 初版 S6E2HE 系列 低功耗模式唤醒时间 12.10 12.10.1 唤醒因素：中断/WKUP 低功耗模式唤醒时间如下，该时间为检测到内部电路唤醒源到程序开始执行的时间。 唤醒时间 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 值 典型值 睡眠模式唤醒时间 最大值* 单位 备注 μs HCLK×1 高速 CR 定时器模式的唤醒时间 主定时器模式的唤醒时间 PLL 定时器模式的唤醒时间 40 80 μs 低速 CR 定时器模式 450 900 μs 副定时器模式 881 1136 μs 270 581 μs 240 480 308 667 μs 不保持 RAM 数据 308 667 μs 保持 RAM 数据 RTC 模式 停止模式 （返回到高速 CR /主/PLL 运行模式） RTC 模式的唤醒时间 停止模式 （返回到低速 CR/副定时器运行模式） tICNT 深度待机 RTC 模式（保持 RAM 数据） 深度待机停止模式（保持 RAM 数据） *：最大值取决于内置 CR 精度。 低功耗模式唤醒操作示例（外部中断唤醒*） 外部中断 中断源 有效 tICNT CPU 操作 CPU清除 中断因子 开始 *：外部中断输入设置为下降沿有效。 文档编号：002-00219 版本** 页 154/164 初版 S6E2HE 系列 低功耗模式唤醒操作示例（内部资源中断唤醒*） 内部资源中断 中断源 有效 tICNT CPU 操作 CPU清除 中断因子 开始 *：取决于待机模式，唤醒因素不包含内部中断在内。 注意： − 每种低功耗模式的唤醒原因都有所不同。 有关详细信息，请参考“FM4 系列外设手册”中“主要”部分（MN709-00001）的第 6 章：“低功耗模式和待机模式操作”内 容。 − 中断唤醒时，CPU（唤醒）的操作模式取决于发生低功耗模式转换前的状态。有关详细信息，请参考“FM4 系列外设手册”中 “主要”部分（MN709-00001）的第 6 章：“低功耗模式”内容。 文档编号：002-00219 版本** 页 155/164 初版 S6E2HE 系列 12.10.2 唤醒因素：复位 复位唤醒的时间如下，该时间为从复位信号释放到程序执行的时间。 唤醒时间 （VCC = 2.7 V ~ 5.5 V，VSS = 0 V） 参数 符号 值 单位 典型值 最大值* 睡眠模式唤醒时间 116 266 μs 高速 CR 定时器模式唤醒时间 主定时器模式 PLL 定时器模式 116 266 μs 258 567 μs 258 567 μs RTC 模式唤醒时间 停止模式唤醒时间 258 567 μs 深度待机 RTC 模式（保持 RAM 数据） 深度待机停止模式（保持 RAM 数据） 308 667 低速 CR 定时器模式 副定时器模式 tRCNT 备注 μs 不保持 RAM 数据 μs 保持 RAM 数据 *：最大值取决于内置 CR 精度。 低功耗模式唤醒操作示例（INITX 唤醒） INITX 内部RST 释放 RST有效 tRCNT CPU 操作 文档编号：002-00219 版本** 开始 页 156/164 初版 S6E2HE 系列 低功耗模式唤醒操作示例（内部资源复位唤醒*） 内部资源RST 内部RST 释放 RST有效 tRCNT CPU 操作 开始 *：取决于待机模式，唤醒因素不包含内部资源复位在内。 注意： − 每种低功耗模式的唤醒原因都有所不同。 有关详细信息，请参考“FM4 系列外设手册”中“主要”部分（MN709-00001）的第 6 章：“低功耗模式和待机模式操作”内 容。 − 上电复位/低电压检测复位时间不算作唤醒时间。有关上电复位/低压检测复位的时间，请参考第 12 章电气特性中第 12.4 节交流 电特性的第六项：“上电复位时序”部分内容。 − 从复位唤醒时，CPU 将切换到高速 CR 运行模式。使用主时钟或 PLL 时钟时，需计入主时钟振荡稳定等待时间或主 PLL 时钟稳 定等待时间。 − 内部资源复位是指看门狗复位和 CSV 复位。 文档编号：002-00219 版本** 页 157/164 初版 13. S6E2HE 系列 订购信息 器件型号 S6E2HE6G0A GV20000 S6E2HE4G0A GV20000 S6E2HE6F0A GV20000 S6E2HE4F0A GV20000 S6E2HE6E0A GV20000 S6E2HE4E0A GV20000 S6E2H16G0A GB30000 S6E2H16G0A GB30000 文档编号：002-00219 版本** 封装 塑封 LQFP（间距 0.5 mm） ，120 引脚 （LQM120） 塑封 LQFP（间距 0.5 mm） ，100 引脚 （LQI100） 塑封 LQFP（间距 0.5 mm） ，80 引脚 （LQH080） 塑封 LQFP（间距 0.5 mm） ，121 引脚 （FDI121） 页 158/164 初版 14. S6E2HE 系列 封装尺寸 封装类型 封装代码 LQFP120 LQM120 文档编号：002-00219 版本** 页 159/164 初版 封装类型 封装代码 LQFP100 LQI100 文档编号：002-00219 版本** S6E2HE 系列 页 160/164 初版 封装类型 封装代码 LQFP80 LQH080 文档编号：002-00219 版本** S6E2HE 系列 页 161/164 初版 封装类型 封装代码 PFBGA121 FDI121 文档编号：002-00219 版本** S6E2HE 系列 页 162/164 初版 S6E2HE 系列 文档修订记录 文档标题：S6E2HE4E0A、S6E2HE6E0A、S6E2HE4F0A、S6E2HE6F0A、S6E2HE4G0A、S6E2HE6G0A 32 位 ARM® Cortex®-M4F、 FM4 微控制器 文档编号：002-00219 版本 ECN 变更者 提交日期 ** 4997553 KELI 11/02/2015 文档编号：002-00219 版本** 变更说明 本文档版本号为 Rev**，译自英文版 001-98942 Rev**。 页 163/164 初版 S6E2HE 系列 销售，解决方案和法律信息 全球销售和设计支持 赛普拉斯公司拥有由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。查找最近的办事处，请访问赛普拉斯所在地。 PSoC®解决方案 产品 汽车类产品 cypress.com/go/automotive 时钟与缓冲器 cypress.com/go/clocks 接口 照明与电源控制 cypress.com/go/interface cypress.com/go/powerpsoc 存储器 PSoC 触摸感应产品 USB 控制器 无线/射频 Spansion 产品 cypress.com/go/memory cypress.com/go/psoc psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP 赛普拉斯开发者社区 社区| 论坛 | 博客| 视频| 培训 技术支持 cypress.com/go/support cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless spansion.com/products 赛普拉斯、赛普拉斯徽标、Spansion®、Spansion 徽标、MirrorBit®、MirrorBit® EclipseTM、ORNANDTM、Easy DesignSimTM、TraveoTM 及其组合，均是赛普拉斯半导体公司的商标和注册商标。ARM 和 Cortex 是 ARM Limited 在欧盟和其他国家的商标和注册商标。此处引用的所有其他商标或注册商标归其各自所有者所有。 ©赛普拉斯半导体公司，2015。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不根据专利或其他 权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于有可能因为 发生功能异常和故障而对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所 有风险，并确保赛普拉斯免于因此而受到任何指控。 该源代码（软件和/或固件）均归赛普拉斯半导体公司（赛普拉斯）所有，并受全球专利法规（美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可者授 予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和/或固件，以支持获许 可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括（但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权 利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能因为发生功能异常和故障，而对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键 组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能受赛普拉斯相应软件的许可协议限制。 文档编号：002-00219 版本** 修订日期：2015 年 12 月 8 日 页 164/164