MMBT7002K-AQ

MMBT7002K MMBT7002K ID = 300 mA RDS(on)1 < 3 Ω Tjmax = 150°C N-Channel Enhancement Mode FET N-Kanal FET – Anreicherungstyp VDSS = 60 V Ptot = 350 mW VGSS1 = ± 2 kV Version 2021-10-29 3 1 2 SPICE Model & STEP File 1) Typical Applications Signal processing, Logic level converter, Drivers Commercial grade Suffix -Q: AEC-Q101 compliant 1) Suffix -AQ: in AEC-Q101 qualification 1) Typische Anwendungen Signalverarbeitung, Pegelwandler, Treiberstufen Standardausführung Suffix -Q: AEC-Q101 konform 1) Suffix -AQ: in AEC-Q101 Qualifikation 1) Features ESD protected Gate Fast switching times Compliant to RoHS (w/o exemp.), REACH, Conflict Minerals 1) RoHS EE WE Pb EL V SOT-23 (TO-236) Besonderheiten ESD geschütztes Gate Schnelle Schaltzeiten Konform zu RoHS (ohne Ausn.), REACH, Konfliktmineralien 1) 1 Mechanische Daten 1) Mechanical Data ) Taped and reeled 3000 / 7“ Weight approx. Marking Code K72 Gegurtet auf Rolle 0.01 g Gewicht ca. Case material UL 94V-0 Gehäusematerial Solder & assembly conditions 260°C/10s Löt- und Einbaubedingungen MSL = 1 HS Code 85412100 Maximum ratings 2) Grenzwerte 2) MMBT7002K/-AQ Drain-Source-voltage Drain-Source-Spannung Gate-Source-voltage Gate-Source-Spannung VDSS 60 V VGSS ± 20 V ± 2 kV Ptot 350 mW 3) DC ID 300 mA 3) tp = 10µs VDS = 10V IDM 800 mA Tj TS -55...+150°C -55…+150°C DC ESD Power dissipation Verlustleistung Drain current Drainstrom Peak Drain current Drain-Spitzenstrom Junction temperature – Sperrschichttemperatur Storage temperature – Lagerungstemperatur 1 2 3 Please note the detailed information on our website or at the beginning of the data book Bitte beachten Sie die detaillierten Hinweise auf unserer Internetseite bzw. am Anfang des Datenbuches TA = 25°C, unless otherwise specified – TA = 25°C, wenn nicht anders angegeben Mounted on P.C. board with 1 mm2 copper pads at each terminal Montage auf Leiterplatte mit 1 mm2 Kupferbelag (Lötpad) an jedem Anschluss © Diotec Semiconductor AG http://www.diotec.com/ 1 MMBT7002K Characteristics Kennwerte Tj = 25°C Min. Typ. Max. BVDSS 60 V – – IDSS – – 1 µA ±IGSS – – 10 µA VGS(th) 1V – 2.5 V RDS(on) – – 3Ω 4Ω gFS 80 mS – – Ciss – 50 pF – Coss – 25 pF – Crss – 5 pF – ton – 20 ns – VDD= 30 V, RL= 150 Ω, ID= 0.2 A, VGS= 10 V, RG= 25 Ω toff – 20 ns – Typical thermal resistance junction to ambient Typischer Wärmewiderstand Sperrschicht – Umgebung RthA Drain-Source breakdown voltage – Drain-Source-Durchbruchspannung ID = 10 µA Drain-Source leakage current – Drain-Source Leckstrom VDS = 60 V, VGS = 0 V Gate-Source leakage current – Gate-Source Leckstrom VGS = 20 V Gate-Threshold voltage – Gate-Source Schwellspannung VGS = VDS, ID = 250 µA Drain-Source on-state resistance – Drain-Source Einschaltwiderstand VGS = 10 V, ID = 500 mA VGS = 4.5 V, ID = 200 mA Forward Transconductance – Übertragungssteilheit VDS ≥ 10 VDS(on), ID = 200 mA Input Capacitance – Eingangskapazität VDS = 25 V, f = 1 MHz Output Capacitance – Ausgangskapazität VDS = 25 V, f = 1 MHz Reverse Transfer Capacitance – Rückwirkungskapazität VDS = 25 V, f = 1 MHz Turn-On Time – Einschaltzeit VDD= 30 V, RL= 150 Ω, ID= 0.2 A, VGS= 10 V, RG= 25 Ω Turn-Off Delay Time – Ausschaltverzögerung 357 K/W 1) Dimensions - Maße [mm] 2 1 2 2 Mounted on P.C. board with 1 mm2 copper pad per terminal – Montage auf Leiterplatte mit 1 mm2 Lötpad je Anschluss Tested with pulses tp = 10 µs, duty cycle ≤ 1% – Gemessen mit Impulsen tp = 10 µs, Schaltverhältnis ≤ 1% http://www.diotec.com/ © Diotec Semiconductor AG MMBT7002K 4.0 [Ohm] VDS = 10V ID = 1mA 2.5 6 [Ohm] 3.0 [V] ID = 300mA 5 2.0 3.5 4 3.0 V GS = 4.5V 1.5 3 2.5 1.0 2 2.0 0.5 1 1.5 VGS(th) RDS(on) RDS(on) 0 -50 Tj 0 50 100 0 [°C] 1 VGS 0 10 5 15 1 Typical gate threshold characteristic ) Typische Schwellspannungs-Kennlinie1 ) Typical drain source on resistance ) Typischer Drain-Source Einschaltwiderstand 1) 1 2.0 VGS = 10V ID = 500mA 1.75 1.0 [V] 0.3 0.7 [A] 10 [A] tp = 1m s 100m s 1 T j = 1 2 5 °C 10 -1 1.5 0.5 1 1 0 0 µs 10m s 0.1 ID Typical drain source on resistance ) Typischer Drain-Source Einschaltwiderstand 1) 1 0 µs [A] V GS = 10V DC R DS (o n ) lim it T j = 2 5 °C T j = 7 5 °C 1.25 10 -1 1.0 10 -2 0.75 ID T j = -2 5 °C 10 -2 0.5 -50 IS T A = 2 5 °C a 10 -3 Tj 0 50 100 [°C] Normalized On Resistance (a) vs Tj Normierter Einschaltwiderstand (a) über Tj 0.1 VDS 1 10 [V] 2 10 10 -3 0 Safe operating area for single pulses Sicherer Arbeitsbereich für Einzelpulse VSD 0.4 0.6 0.8 1.0 [V] 1.4 Typical source drain characteristics 1) Typische Source-Drain Kennlinien 1) 10 1.5 VDS = 10V [A] [A] 1.25 1 VGS = 10V 1.0 VGS = 7V T j = 1 2 5 °C VGS = 4V VGS = 5V 0.75 -1 10 T j = 7 5 °C 0.5 T j = 2 5 °C 10-2 0.25 VGS = 3V ID ID 0 0 VDS 2 4 6 10-3 [V] Typical output characteristics 2) Typische Ausgangskennlinien2) 1.5 VGS 2.5 3.0 3.5 4.0 [V] 5.0 Typical transfer characteristics 2) Typische Übertragungskennlinien2) Disclaimer: See data book page 2 or website Haftungssauschluss: Siehe Datenbuch Seite 2 oder Internet 1 1 T j = -2 5 °C Tested with pulses tp = 10 µs, duty cycle ≤ 1% – Gemessen mit Impulsen tp = 10 µs, Schaltverhältnis ≤ 1% © Diotec Semiconductor AG http://www.diotec.com/ 3