TM58P05

TM58P05 1 . 基本特性 ROM: 0.5K x 14 位 RAM: 33 x 8 位 堆棧: 4 級 I/O 口: 12 個 I/O 定時器/計數器: 8 位 x 1 (TMR0) 預分頻器: 8 位 2 個中斷請求: 內部中斷請求: (TMR0) 外部中斷請求: (PA 0) Watchdog 計時器: 在芯片上基於內部 RC 振盪器的 watchdog, 最短周期是 20mS; 用戶可通過使 用預分頻器使 watchdog 溢出周期達到 2.6S。 上電復位 & 掉電復位 復位計時器: 20 mS (5V) 1 個內部 RC 振盪器 4 种外部振盪模式: RC 和 (LS,NS,HS)晶掁 2 种操作模式:一般模式, 高級模式 工作電壓: 2.5V∼5.5V 指令集: 79 個 喚醒: watchdog 計時器溢出, Port A (PA 3~ PA 0) 復位向量: 1FFH 中斷請求向量: 1FEH 低電壓檢測: 電壓不足將導致復位。 tenx technology, inc. Rev:1.0 Page:1/1 TM58P05 2. 腳位定義 PA2 PA3 EXT_CLK RESETB/VPP VSS PB0 PB1 PB2 PB3 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 PA1 PA0 OSC1 OSC2 VDD PB7 PB6 PB5 PB4 Package Types :PDIP. PA2 PA3 EXT_CLK RESETB/VPP VSS VSS PB0 PB1 PB2 PB3 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 PA1 PA0 OSC1 OSC2 VDD VDD PB7 PB6 PB5 PB4 Package Type : SOIC. tenx technology, inc. Rev:1.0 Page:2/2 TM58P05 腳 位描述 腳 位名稱 E XT_CLK PA0 PA3-0 PB7-0 RESETB/VPP I/O I I I/O I/O I 描述 TMR0 計數器的外部時鐘輸入腳 I/O 口&外部中斷請求輸入&喚醒輸入 I/O 口&喚醒 (輸入模式) I/O 口 系統復位信號& VPP (高電壓) 輸入 1 低電壓: 復位模式 2 高電壓: 編程模式 振盪器輸入 振盪器輸出 電源輸入 接地輸入 I: 輸入; O: 輸出; I/O: Bi-方向; P: 電源 OSC1 OSC2 VDD VSS I O P P 3 . 存 儲器 Name CONFIG (Instruction) SELECT INDF TMR0 PC STATUS FSR I/O PortA I/O PortB WAKE_UP IRQM IRQF $00 $ 01 $02 $03 $04 $ 05 $ 06 $20 $21 $22 PB7 WDTS INTM PB6 WUE PB5 EIS PB4 D7 D7 A6 D6 D6 Addr Bit 7 Bit 6 LV1 Bit 5 LV0 SUR0 A5 D5 D5 Bit 4 TYPE EDGE0 A4 D4 D4 TO D4 Bit 3 CPT PSA A3 D3 D3 PD D3 PA3 PB3 PUH3 Bit 2 WDTE PS2 A2 D2 D2 Z D2 PA2 PB2 PUH2 EXINTM EXINTF Bit 1 FOSC1 PS1 A1 D1 D1 DC D1 PA1 PB1 PUH1 Bit 0 FOSC0 PS0 A0 D0 D0 C D0 PA0 PB0 PUH0 TMR0M TMR0F tenx technology, inc. Rev:1.0 Page:3/3 TM58P05 4 . 系 統圖表 中斷控制器 指令寄存器 EPROM 512*14 程序計數器 PB7:PB0 I/O Port PA3:PA 0 指令解碼器 4級堆棧 Data Bus TMR0 Option 寄存器 Status Acc FSR Watchdog/TMR0 預分頻器 ALU and Control Unit 3 3字節RAM Watchdog 計時器 振盪器&低電壓檢測器 Configuration Word Sleep EXT_CLK OSC1 OSC2 RESETB/VPP tenx technology, inc. Rev:1.0 Page:4/4 TM58P05 5 . 存儲器解說 TM58P05 存儲器分為程序存儲器和數據存儲器。 5 . 1 程序存儲器 TM58P05 提供 2 种程序存儲器映像, 即一般模式和高級模式。用戶可通過設置 configure word 選擇不同模式。 在一般模式下, 可直接尋址的同一頁上只有 512 個字。 指令執行順序是由程序計數器控制 的, 程序計數器自動加 1。然而順序也能被 skip, call, goto 指令改變, 或者通過移動數據到程序 計數器改變順序。 在高級模式下, TM58P05 允許直接尋址 0.5K 存儲器任何地址, 而不受頁面大小限制。另外, lcall 和 lgoto 指令可提供靈活的尋址模式。 TM58P05有一個可訪問0.5K空間的 9位程序計數器。 如果訪問地址超過0.5K, 地址仍會映像 到0.5K存儲器, 也就是0.5K+M 將會映像到M. 在復位向量位置加一個NOP指令會導致在地址 000h處重啟動。 ROM結構如圖 5-1所示: 高 級模式 一 般模式 000H 000H … … Page 0 0FFH 100H 0FDH 1FEH Program ... Page 1 1FEH 1FFH IRQ vector 1FFH Reset vector 圖 5-1 ROM 結構 Reset vector tenx technology, inc. Rev:1.0 Page:5/5 TM58P05 TM58P05 只在高級模式提供中斷請求功能。在該模式下地址 1EEH 保存中斷向量。 用戶可 通過設置 configuration word 進入高級模式。configuration word 位於 800H, 包含振盪選擇, WDT 允許, 編碼保護; 運行類型選擇和電平如圖 5.2 所示: Bit Symbol Bit1 1~0 FOSC1~FOSC0 0 0 1 1 2 WDTE Bit0 0 1 0 1 Description OSC Type LS ( 低速) NS ( 一般速度) HS ( 高速) RC Resonance Frequency 32~200Khz 1~10Mhz 10~20Mhz 31K ~ 6M Hz WDTE: Watchdog enable/disable control 1: WDT enable 0: WDT disable CPT: Code Protection bit 1: OFF 0: ON TYPE: Select operating mode 3 CPT 4 TYPE LV1 1: Advanced mode 0: General mode LV0 1 1 0 0 圖 5-2 Configuration Word Detect voltage Don’t use 1V 2V 4V 1 0 1 0 6~5 LV1~LV0 tenx technology, inc. Rev:1.0 Page:6/6 TM58P05 5 . 2 數據存儲器 數據存儲器是由專用的功能寄存器和通用隨機存儲器組成的。數據存儲器的大小是不固定 的, 它是根據 configure word 的 bit4 來決定的 (一般模式或高級模式)。 在一般模式下, TM58P05提供25個通過bank選擇機制存取數據的通用寄存器。 專用功能寄存 器包含程序計數器, 計時器(TMR 0)寄存器, 狀態寄存器,選擇寄存器(BANK), I/O寄存器。此外 TM58P05有3個輔助寄存器: 間接尋址寄存器(IAR), 選擇寄存器(Select), I/O direction register (IODIR)。 一般模式的寄存器映像如圖5-3所示: RAM_General (Type=0 ) Bank0 0 0h 0 1h 0 2h 0 3h 0 4h 0 5h 0 6h IAR TMR0 PC STATUS FSR PORTA PORTB General Purpose Register 07 – 0 F 9+16=25 General Purpose Register 10 -1F 圖5-3 一般模式寄存器映像 tenx technology, inc. Rev:1.0 Page:7/7 TM58P05 A. 間接尋址寄存器不是物理寄存器, 而是以間接尋址來選擇寄存器。訪問間接尋址寄存器的 任何指令實際上是映像到所選擇寄存器所指的地址。 因為間接尋址寄存器不是物理線路, 用戶讀取間接尋址寄存器本身(BSR=00H)將總是返回數據00h。寫間接尋址寄存器本身等同 於NOP指令。 B. 選擇寄存器用來控制WDT和TMR0。 在數據存儲器中它不分配一個特定的地址, 而通過選 擇指令只設置控制位, 也就是說, 它是只寫寄存器。累加器的內容將會通過執行選擇指令 被送到選擇寄存器。如果程序未設置選擇寄存器, 默認值是3FH。 如圖5-4所示說明如何設 置選擇寄存器。 位 符號 PS2 0 0 0 0 1 1 1 1 3 PSA PS1 0 0 1 1 0 0 1 1 PS0 0 1 0 1 0 1 0 1 描述 TMR0 rate 1:2 1:4 1:8 1:16 1:32 1:64 1:128 1:256 WDT rate 1:1 1:2 1:4 1:8 1:16 1:32 1:64 1:128 2~0 PS2~PS0 PSA: 預分頻器分配位 1: 分配到 WDT 的預分頻器 0: 分配到TMR0的預分頻器 EDGE0: TMR0 源信號邊沿控制位 4 EDGE0 1: 外部時鐘信號從高電平到低電平時, 計時器加1。 0: 外部時鐘信號由低電平到高電平時, 計時器加1。 SUR0: TMR0 時鐘源位 1: 外部時鐘輸入 0: (內部時鐘)/4 或內部指令周期 圖5-4 選擇寄存器 5 SUR0 C . I/O控制寄存器與選擇寄存器相似, 也是只寫寄存器。 設置一個I/O口作為輸入, 相應的方 向控制位必須是一, 同樣地零代表輸出。任何方向控制位可用I/O控制寄存器指令作為輸入 或輸出單獨地被編程。如果寄存器不被編程, 所有的I/O口將總保持輸入模式。 Rev:1.0 Page:8/8 tenx technology, inc. TM58P05 l 程序計數器是11位二進制計數器, 除了在下面的條件下, 每個指令周期, 計數器都加1。 1 call, goto, lcall 與 lgoto: 標記地址放到程序記數器 2. ret, retla 與 reti: 堆棧最上層的資料彈到程序記數器 當程序計數器到下一頁時自動加1。 為了減少程序的復雜性, 高級模式提供2個指令益於子程序調用和分步處理, 即LCALL, LGOTO。 LCALL和LGOTO可尋址ROM任何地址, 但不必設定頁選位。 CALL和GOTO的 操作數分別是8位和9位, 因此需要特殊位(即頁選位)尋址整個存儲器。 然而LCALL和 LGOTO有11位易於尋址ROM所有空間的操作數。 l TMR0 是8位二進制計數器/計時器，該寄存器通過EXT_CLK腳的外部信號邊沿變化或內部 指令周期加1。它具有如下特性: A. 可讀可寫 B. 2個內部時鐘同步 C. 可通過設置選擇寄存器使用可編程預分頻器, 其他詳細說明在下一章會有具體描 述。 l 狀態寄存器包含頁選位, 超時位, 掉電位和ALU狀態。 值得注意的是 TO 和 PD 是受硬件 控制的, 而不會被程序改變。 tenx technology, inc. Rev:1.0 Page:9/9 TM58P05 位 符號 描述 進位位與借位位: 加指令 減指令 1: 無借位(Note1) 0: 從MSB借位 四位元進位位與四位元借位位 0 C 1: 從 MSB 進位 0: 無進位 1 DC 加指令 1: 從低四位元進位 0: 無低四位元進位 減指令 1: 無低四位元借位 0: 從低四位元借位 2 Z 0 標誌位: 1: 邏輯操作結果是0 0: 邏輯操作結果非0 掉電標誌位: ( 注2) 1: 上電後或執行CLRWDT指令後, 結果為1 0: 執行SLEEP指令後, 結果為0 溢出標誌位: 1: 上電後或執行CLRWDT或SLEEP指令後, 結果為1 0: WDT 時間溢出時, 結果為0 圖 5 -5 狀態寄存器 3 PD 4 TO tenx technology, inc. Rev:1.0 Page:10/10 TM58P05 注1: 減指令的執行是通過與減數的二進制補碼相加來實現的, C = 1 代表結果是正數。C位與 借位之間的關係如圖5-5-1所示。 B0H－50H C B7 B6 B5 B4 B3 B2 B1 B0 1 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 ＋ ＝ 0 50H－B0H C B7 B6 B5 B4 B3 B2 B1 B0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 ＋ ＝ 1 1 0 圖 5-5-1 注 2: TO 和 PD 位是低有效, 且用來判別復位的不同原因。 圖 5-5-2 舉例說明了不同復位后 TO 和 PD 的值。 TO 0 0 1 1 不變 PD 0 1 0 1 不變 復位結果 從睡眠模式喚醒超時 從一般模式 WDT 超時 上電復位 從睡眠模式 MCLR 復位 從一般模式 MCLR 復位 圖 5-5-2 tenx technology, inc. Rev:1.0 Page:11/11 TM58P05 bank 選擇寄存器協同間接尋址寄存器間接地尋址數據存儲器。直接尋址必須根據 bank 選擇寄 存器存取 bank0 ~ bank1, 因為在一般模式下只有 5 位地址操作數。 Bank 選擇寄存器的 bit5 被 用來選擇指定的存儲器 bank。 地址 20H~2FH 是不可存取的, 這些地址將映像到 00H~0FH (Bank0), 地址映像如圖 5-6 所示: 直 接尋址模式 FSR Operand 0 00 5＋4 間 接尋址模式 FSR 54 0 0F 10 Select location 1F Select bank Bank0 0 20~2F are unimplemented, these locations will mapping to 00~0F 30 Select location 3F Bank1 1 Select bank 圖 5-6 直接尋址與間接尋址映像 l Port A~C 是可編程的 I/O 口。 值得注意的是, 即使 I/O 腳是輸出模式, 讀 I/O 指令也總是 讀 I/O 腳,。 復位時所有 I/O 腳都被置成輸入模式, 直到 IO 寄存器被改變。 tenx technology, inc. Rev:1.0 Page:12/12 TM58P05 在高級模式中提供了中斷請求, 方便叫醒功能和靈活尋址模式。除擴充數據存儲器之外, 還 增加了 3 個支持中斷請求和叫醒功能的寄存器。 這一節將介紹這些增加的控制寄存器和字符 特性。高級模式的數據存儲器映像和尋址映像如圖 5-7 和圖 5-8 所示: 高 級模式( T y p e = 1 ) 00~1F 0 0h 0 1h 0 2h 0 3h 0 4h 0 5h 0 6h IAR TMR0 PC STATUS FSR PORTA PORTB General Purpose Register 07-0F General Purpose Register 10-1F 圖 5-7 高級模式數據存儲器映像 直 接尋址模式 Operand 5 0 00 20 21 22 Unimplemented u 20~3F WAKE_UP IRQM IRQF Unimplemented General Purpose Register 28-2F 17+16=33 Unimplemented 間 接尋址模式 FSR 5 0 07 08 Location select 1F 28 Select location 3F 圖 5-8 直接尋址和間接尋址映像 tenx technology, inc. Rev:1.0 Page:13/13 TM58P05 在高級模式, 我們增加了 8 個通用寄存器, 即圖 5-7 中的區域 28~2F 中斷請求和喚醒控制 。 寄存器 (WAKE_UP, IRQM, IRQF) 分別被分配到 20, 21, 22。 在一般模式, FSR 是 bank 選擇位, 用來選擇 bank (0=bank0, 1=bank1)。 bank1 的低 16 位映像到 bank0。 在高級模式, TM58P05 允 許 7 位操作數訪問隨機存儲器, 操作數可直接尋址 00~3F, 不需要 bank 選擇位, 減少編程 的復雜性。 tenx technology, inc. Rev:1.0 Page:14/14 TM58P05 l 喚醒控制寄存器(WAKE_UP )被用作設定 watchdog 允許或禁止, 區別外部喚醒信號和中斷 請求。 復位時, 所有位清零。 喚醒寄存器的具體定義如圖 5-9 所示: 位 符號 Watch Dog計時器軟件控制位: TM58P05有2個WDT控制位(WDTE, WDTS), WDTE是在 configuration word 中由硬件設置的, 而WDTS是在控制寄存器中由軟件設置的。只有當 描述 7 WDTS WDTE被設置后, WDTS才是有效的, 也就是說, WDTE比WDTS有更高的 優先級。 1: 允許 0: 禁止 喚醒允許位: 6 WUE 0: 不支持外部喚醒 1: 允許外部喚醒功能 外部中斷選擇: 5 4 EIS ---- 1: 置PA0作外部中斷請求腳 (注3) 0: 置PA0 as a bi-directional I/O pin A口bit3 ~1上拉: 3~1 PUH3~PUH1 0: 禁止外部喚醒 1: 如果(WUE) & (PUHN) & (在PAN輸入一個下降沿信號), 那麼將從睡 眠狀態喚醒芯片。N可以是3, 2或1, 但必須保持一致。 A口bit0上拉: 0: 禁止外部喚醒和外部中斷 1: 如果(WUE) & (PUH0) & (在PA0輸入一個下降沿信號) , 那麼將從睡 0 PUH0 眠狀態喚醒芯片。 或者如果(EIS) & (PUH0) & (在PA0輸入一個下降 沿信號) , 那麼產生一個中斷請求。. 注: 如果PUH0, WUE , EIS 被置成‘ 1’ , 那麼PA0 被定義成中斷請求輸 入腳。 Figure 5-9 The Scheme of Wake_Up Register 注 3: 中斷請求必須在一般模式下執行。 如果在睡眠狀態出現中斷請求, 那麼直到芯片被外 部喚醒信號喚醒時中斷請求才會執行。其他喚醒方式包含 (1) 上電復位 (2) 外部復位 (3) WDT 溢出 (允許時)。在上列狀態下, 中斷請求應該被忽略。 tenx technology, inc. Rev:1.0 Page:15/15 TM58P05 l 中斷屏蔽寄存器和中斷標誌寄存器被用作控制中斷請求處理。TM58P05 支持 TMR0 和外 部中斷, 但不允許中斷嵌套。 中斷屏蔽寄存器和中斷標誌寄存器的具體定義分別如 Fig 5-10 和 Fig 5-11 所示: 位 符號 描述 整體允許位: INTM比EXINTM和TMR0M有更高的優先級。 1: 允許 0: 禁止 RETI指令將置INTM 為‘1 ’。 6~3 2 1 ---EXINTM ---TMR0M 外部中斷允許: 1:允許中斷 0: 禁止中斷 圖 5-10 中斷屏蔽寄存器 位 7~3 2 1 0 符號 ---EXINTF ---TMR0F 外部中斷標誌: 1: TMR0 計數器溢出產生一個中斷請求。 圖 5-11 中斷標誌寄存器 注 4: 中斷標誌都是由硬件設置的, 軟件只能清除標誌。 寫 1 到標誌是無用的。 外部中斷標誌: 1: 外部接口(PA0) ( 注 4)產生的外部中斷請求。 描述 外部中斷允許: 1:允許中斷 0: 禁止中斷 7 INTM tenx technology, inc. Rev:1.0 Page:16/16 TM58P05 6 . 功能描述 6 .1 T M R 0 和 W a t c h d o g 計時器 圖 6-1 顯示 TMR0/WDT 預分頻器的方框圖。如圖所示, 預分頻器寄存器可以是 TMR0 的預分 頻器或是 WDT 的后分頻器。 Instruction Cycle EDGE0 Ext_CLK SUR0 0 1 2 To 1 MUX WDT Timer 0 1 0 1 2 to 1 MUX PSA PSA 2 To 1 MUX 8-bit prescaler Synchronize with 2 internal cycles ( T2 and T4 ) 8 bit 8 To 1 MUX PS2 ~PS 0 TMR0 Counter 1 8 bit 0 2 To 1 MUX PSA Data bus WDT time-out 圖 6-1 TMR0/WDT 預分頻器方框圖 tenx technology, inc. Rev:1.0 Page:17/17 TM58P05 TMR0 是一個 8 位計時器/計數器。TMR0 的時鐘源可以來自指令時鐘或外部時鐘。 A. 選擇指令時鐘, 選擇寄存器的 SUR0 位應該清零。當未使用預分頻器時, TMR0 將會在每 個指令周期加 1。 B. 選擇外部時鐘, 選擇寄存器的 SUR0 位應該置 1。在該模式, TMR0 根據 EDGE0 來決定在外 部時鐘的上升沿或下降沿加 1。 當 TMR0 選擇外部時鐘時, 應當注意外部時鐘將與內部時 鐘進行同步。 TM58P05 通過內部時鐘的 T2 和 T4 采樣來同步外部時鐘。 如果外部脈衝 小於 2 個內部時鐘周期, 那麼脈衝可能會被忽略。 也就是說, 外部時鐘必須至少在 2 個 內部時鐘周期保持穩定狀態。 WDT 計數器是一個 8 位二進制計數器, WDT 時鐘源是由一個獨立的不需要任何外部時鐘的 RC 振盪芯片提供的。 因此即使芯片已進入睡眠狀態 WDT 仍將繼續計數。 若 WDT 超時, 系 統將重啟動並將超時標誌位(狀態寄存器的 bit4) 清 0。 WDT 超時時間會隨溫度, 電源電壓的 變化而變化, 並且可通過設置預分頻器來改變超時時間。 通過設置 PS2~PS0 為“111”, 最大分頻 率可達 1:128。 通過 PSA 位預分頻器可分配到 TMR0 或 WDT。 WDT 或 TMR0 不能同時使用預分頻器。當預 分頻器被分配到 WDT, “CLRWDT”和“SLEEP”指令將會清除預分頻器和 WDT。 當預分頻器被 分配到 TMR0, 任何寫到 TMR0 的指令都會清除預分頻器。 tenx technology, inc. Rev:1.0 Page:18/18 TM58P05 6.2 復位 當滿足下列任意一個條件TM58P05都可能復位: (1) 上電 (2) 掉電線路保護, refer to electrical character characteristic. (3) RESETB/VPP 腳輸入一個負脈衝 (4) WDT 超時復位 (如果允許). Power On Power Down (Low Voltage Detector) RESETB/VPP Pin Power Oscillator (RC or Crystal) Synchronize by ripple cpunter Delay for Setup Time WDTE Reset WDT WDT overflow On-chip RC oscillator Figure 6-2 Scheme of the Reset Controller 如 圖6-2所示, 四個復位條件被列出。 掉電會導致TM58P05復位, 電平是根據configuration word中的bit6~bit5 定義的。在電壓不足的條件下, 掉電復位可保護芯片。在電氣特性中定義了 掉電的電壓範圍。 此外, 掉電的電壓範圍也受process和溫度變化的影響。一般來說, 我們稱 前兩種復位情況為冷復位。冷復位的時間對於低速晶掁和RC振盪器來說可能太短了, 它們需 要比啟動時間長得多的時間。為了確保系統正常, 掉電復位時間應與系統時鐘同步。上面討 論了power on 比crystal快的影響, 如果power on的速率非常慢,則有可能影響configuration word的 讀取. 注: 啟動時間大約20ms, 啟動時間隨電源電壓, process, 溫度變化而變化。后兩种情況被稱為 熱復位。 不同的復位對寄存器和ram影響也是不同的。 TO 和 TD 位用來決定復位的類型 (參照figure 5-5-2)。Figure 6-3 列出了不同復位后寄存器和通用ram的值。 tenx technology, inc. Rev:1.0 Page:19/19 TM58P05 Address N/A N/A N/A Name Accumulator IODIR Select IAR T MR0 PC STATUS BSR PORTA PORTB PORTC WAKE_UP IRQM IRQF General Purpose RAM Cold Reset x xxx xxxx 1 111 1111 1 111 1111 ---- ---x xxx xxxx 1 11 1111 1111 0 001 1xxx -xxx xxxx 0 000 xxxx x xxx xxxx x xxx xxxx 0 000 0000 0 000 0000 0 000 0000 Xxxx xxxx 圖 6-3 存儲器初始化值摘要 Warm Reset pppp pppp 1111 1111 1111 1111 ---- ---pppp pppp 111 1111 1111 000? ?ppp -ppp pppp 0000 pppp pppp pppp pppp pppp 0000 0000 0000 0000 0000 0000 Pppp pppp 2 1 00h 01h 02h 03h 04h 05h 06h 07h 20h 21h 22h X: 未知的或無所謂; P: 原來的數值; ? : 依據不同復位條件 tenx technology, inc. Rev:1.0 Page:20/20 TM58P05 7. Instruction Set Mnemonic Operands ADDAM M, m ADDAM M, a ANDAM M, m ANDAM M, a ANDLA I BCM M, b0 BCM M, b1 BCM M, b2 BCM M, b3 BCM M, b4 BCM M, b5 BCM M, b6 BCM M, b7 BSM M, b0 BSM M, b1 BSM M, b2 BSM M, b3 BSM M, b4 BSM M, b5 BSM M, b6 BSM M, b7 BTMSC M, b0 BTMSC M, b1 BTMSC M, b2 BTMSC M, b3 BTMSC M, b4 BTMSC M, b5 BTMSC M, b6 Instruction Code (Advance) (M)+(acc) → (M) (M)+(acc) → (acc) (M)．(acc) → (M) (M)．(acc) → (acc) Literal ．(acc) → (acc) Clear bit0 of (M) Clear bit1 of (M) Clear bit2 of (M) Clear bit3 of (M) Clear bit4 of (M) Clear bit5 of (M) Clear bit6 of (M) Clear bit7 of (M) Set bit0 of (M) Set bit1 of (M) Set bit2 of (M) Set bit3 of (M) Set bit4 of (M) Set bit5 of (M) Set bit6 of (M) Set bit7 of (M) If bit0 of (M) = 0, skip next instruction If bit1 of (M) = 0, skip next instruction If bit2 of (M) = 0, skip next instruction If bit3 of (M) = 0, skip next instruction If bit4 of (M) = 0, skip next instruction If bit5 of (M) = 0, skip next instruction If bit6 of (M) = 0, skip next instruction Cycles 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 + (skip) 1 + (skip) 1 + (skip) 1 + (skip) 1 + (skip) 1 + (skip) 1 + (skip) Status Affected C, DC, Z C, DC, Z Z Z Z None None None None None None None None None None None None None None None None None None None None None None None OP-code 10 0101 1MMM MMMM 10 0101 0MMM MMMM 10 0100 1MMM MMMM 10 0100 0MMM MMMM 11 1001 iiii iiii 00 1100 0MMM MMMM 00 1100 1MMM MMMM 00 1101 0MMM MMMM 00 1101 1MMM MMMM 00 1110 0MMM MMMM 00 1110 1MMM MMMM 00 1111 0MMM MMMM 00 1111 1MMM MMMM 00 1000 0MMM MMMM 00 1000 1MMM MMMM 00 1001 0MMM MMMM 00 1001 1MMM MMMM 00 1010 0MMM MMMM 00 1010 1MMM MMMM 00 1011 0MMM MMMM 00 1011 1MMM MMMM 00 0100 0MMM MMMM 00 0100 1MMM MMMM 00 0101 0MMM MMMM 00 0101 1MMM MMMM 00 0110 0MMM MMMM 00 0110 1MMM MMMM 00 0111 0MMM MMMM tenx technology, inc. Rev:1.0 Page:21/21 TM58P05 BTMSC M, b7 BTMSS M, b0 BTMSS M, b1 BTMSS M, b2 BTMSS M, b3 BTMSS M, b4 BTMSS M, b5 BTMSS M, b6 BTMSS M, b7 CALL I CLRA CLRM M CLRWDT COMM M, m COMM M, a DECM M, m DECM M, a DECMSZ M, m DECMSZ M, a GOTO I INCM M, m INCM M, a INCMSZ M, m INCMSZ M, a IODIR M IORAM M, m IORAM M, a IORLA l If bit7 of (M) = 0, skip next instruction If bit0 of (M) = 1, skip next instruction If bit1 of (M) = 1, skip next instruction If bit2 of (M) = 1, skip next instruction If bit3 of (M) = 1, skip next instruction If bit4 of (M) = 1, skip next instruction If bit5 of (M) = 1, skip next instruction If bit6 of (M) = 1, skip next instruction If bit7 of (M) = 1, skip next instruction Call subroutine Clear accumulator Clear memory M Clear watch-dog register ~(M) → (M) ~(M) → (acc) Decrement M to M (M) - 1 → (acc) (M) - 1 → (M), skip if (M) = 0 (M) - 1 → (acc), skip if (M) = 0 Goto branch (M) + 1 → (M) (M) + 1 → (acc) (M) + 1 → (M), skip if (M) = 0 (M) + 1 → (acc), skip if (M) = 0 Set i/o direction (M) ior (acc) → (M) (M) ior (acc) → (acc) Literal ior (acc) → (acc) 1 + (skip) 1 + (skip) 1 + (skip) 1 + (skip) 1 + (skip) 1 + (skip) 1 + (skip) 1 + (skip) 1 + (skip) 2 1 1 1 1 1 1 1 1 + (skip) 1 + (skip) 2 1 1 1 + (skip) 1 + (skip) 1 1 1 1 None None None None None None None None None None Z Z TO, PO Z Z Z Z None None None Z Z None None None Z Z Z 00 0111 1MMM MMMM 00 0000 0MMM MMMM 00 0000 1MMM MMMM 00 0001 0MMM MMMM 00 0001 1MMM MMMM 00 0010 0MMM MMMM 00 0010 1MMM MMMM 00 0011 0MMM MMMM 00 0011 1MMM MMMM 11 0110 iiii iiii 10 0001 0000 0000 10 0001 1MMM MMMM 10 0000 0000 0001 10 0010 1MMM MMMM 10 0010 0MMM MMMM 10 0110 1MMM MMMM 10 0110 0MMM MMMM 10 0111 1MMM MMMM 10 0111 0MMM MMMM 11 101i iiii iiii 10 1000 1MMM MMMM 10 1000 0MMM MMMM 10 1001 1MMM MMMM 10 1001 0MMM MMMM 10 0000 0000 0MMM 10 1111 1MMM MMMM 10 1111 0MMM MMMM 11 0011 iiii iiii tenx technology, inc. Rev:1.0 Page:22/22 TM58P05 LCALL I LGOTO I MOVAM m MOVLA l MOVM M, m MOVM M, a NOP RET RETI RETLA l RLM M, m RLM M, a RRM M, m RRM M, a SELECT SLEEP SUBAM M, m SUBAM M, a SWAPM M, m SWAPM M, a XORAM M, m XORAM M, a XORLA l Call subroutine. However, LCALL can addressing 2K address Go branch to any address Move data form acc to memory Move literal to accumulator (M) → (M) (M) → (acc) No operation Return Return and enable INTM Return and move literal to accumulator Rotate left from m to itself Rotate left from m to acc Rotate right from m to itself Rotate right from m to acc Set select register Enter sleep (saving) mode (M)– (acc) → (M) (M) – (acc) → (acc) Swap data from m to itself Swap data from m to acc (M) xor (acc) → (M) (M) xor (acc) → (acc) Literal xor (acc) → (acc) 2 2 1 1 1 1 1 2 2 2 1 1 1 1 1 1 1 1 1 1 1 1 1 None None None None Z Z None None None None C C C C None TO, PO C, DC, Z C, DC, Z None None Z Z Z 01 0iii iiii iiii 01 1iii iiii iiii 10 0000 1MMM MMMM 11 0001 iiii iiii 10 0011 1MMM MMMM 10 0011 0MMM MMMM 10 0000 0000 0000 11 1111 0111 1111 11 1111 1111 1111 11 1100 iiii iiii 10 1100 1MMM MMMM 10 1100 0MMM MMMM 10 1110 1MMM MMMM 10 1110 0MMM MMMM 10 0000 0000 0010 10 0000 0000 0011 10 1010 1MMM MMMM 10 1010 0MMM MMMM 10 1101 1MMM MMMM 10 1101 0MMM MMMM 10 1011 1MMM MMMM 10 1011 0MMM MMMM 11 1000 iiii iiii tenx technology, inc. Rev:1.0 Page:23/23 TM58P05 8. Electrical Characteristics 8.1 Absolute Maximum Ratings Supply Voltage …. Vss-0.3V to Vss+5.5V Storge Temperature ……. –50 C to 125 C Input Voltage …… Vss-0.3V to VDD+0.3V Operating Temperature ….–40 C to 85 C O O O O 8.2 DC Characteristics Symbol Parameter VDD Operating Voltage Test Conditions Conditions Min Typ Max Unit VDD --Low Voltage Detector 2.5 (Idd = 3uA) Config bit6.bit5=00 Low Voltage Detector 5.5 4 V V 5V VDVT Detect Voltage V 2 V V 3V (Idd = 1.5uA) Config bit6.bit5=10 VIH VIL IDD1 IIL Input High Voltage Input Low Voltage 5V 5V 5V 5V I/O Port I/O Port LVD disable, WDT disable LVD disable, WDT enable Vin=VDD, VSS Voh=4.5V 2 VDD 0.8 1 10 1 9 17 23 20 35 50 Standby Current Input Leakage Current I/O Port Driving Current uA uA IOH 5V Voh=4V Voh=3.5V Vol=0.5V mA IOL I/O Port Sink Current 5V Vol=01V Vol=1.5V mA tenx technology, inc. Rev:1.0 Page:24/24 TM58P05 8.3 AC Characteristics Test Conditions Symbol Parameter VDD Conditions Min Typ Max Unit fsys1 fsys1 fsys3 fsys4 Twdt Trht System Clock System Clock System Clock System Clock Watchdog Timer Reset Hold Time 5V 3V 5V 3V 5V 3V 5V 3V 5V 3V 5V 3V LS Crystal mode NS Crystal mode HS Crystal mode RC mode 32 32 1 1 10 200 200 10 10 20 6 6 20 20 Khz Khz Mhz Mhz mS mS tenx technology, inc. Rev:1.0 Page:25/25