物料型号：
- F6850P, S F6850CP, CS F6850DL F6850DM
- F68A50P, S F68A50CP, CS
- F68B50P, S
器件简介：
F6850 ACIA提供数据格式化和控制，以实现串行异步数据通信信息与总线系统（如F6800微处理单元MPU）之间的接口。该器件通过8位双向数据线传输和接收并行数据，并进行适当的格式化和错误检查。
引脚分配：
- Do-D7：双向数据线
- Rx DATA：接收数据输入
- Rx CLK：接收时钟输入
- Tx CLK：发送时钟输入
- CS0, CS1, CS2：芯片选择输入
- RS：寄存器选择输入
- CTS：清除发送输入
- E：使能输入
- R/W：读/写输入
- RTS：请求发送输出
- Tx DATA：发送数据输出
- IRQ：中断请求输出
- DCD：数据载波检测输出
参数特性：
- 支持8位和9位传输
- 可选偶校验和奇校验
- 可编程控制寄存器，提供1、16、64分频时钟模式
- 最高1.0Mbps传输速率
- 假开始位删除
- 外围/调制解调器控制功能
- 双缓冲，一位或两位停止位操作
功能详解：
ACIA在总线接口上表现为两个可寻址存储位置，内部有四个寄存器：两个只读和两个只写。读-only寄存器是状态和接收数据；只写寄存器是控制和传输数据。串行接口包括串行输入和输出线以及三个独立的时钟和三个外围/调制解调器控制线。
应用信息：
ACIA允许直接与0-600 bps调制解调器接口，适用于需要串行异步数据通信的系统。
封装信息：
- 24引脚DIP封装
