物料型号：CY25100
器件简介：CY25100是一款由Cypress生产的展频时钟发生器（SSCG），用于降低高速数字电子系统中的电磁干扰（EMI）。
它采用了Cypress专有的锁相环（PLL）技术和展频时钟（SSC）技术，通过调制输入时钟的频率，显著降低基本频率和谐波频率处的EMI。
这种降低辐射能量的方式可以显著降低符合监管机构（EMC）要求的成本，并加快产品上市时间，同时不降低系统性能。
引脚分配：
1. VDD - 3.3V电源供应。
2. XOUT - 晶体输出。
如果外接时钟连接到引脚3，则该引脚应悬空。
3. XIN/CLKIN - 晶体输入或参考时钟输入。
4. PD#/OE - 可选择PD#或OE功能。
PD#功能可关闭PLL和晶体振荡器电路，输出弱下拉。
OE功能可控制SSCLK和REFCLK的启用。
5. VSS - 电源地。
6. REFCLK - 缓冲的参考输出。
7. SSCLK - 展频时钟输出。
8. SSON# - 展频控制：主动低。
0=展频开启，1=展频关闭。
参数特性：
- 工作输出频率范围（SSCLK）：3 MHz至200 MHz。
- 可编程展频，名义调制频率为31.5 kHz。
- 中心展频：±0.25%至±2.5%，下展：-0.5%至-5.0%。
- 输入频率范围：外部晶体8至30 MHz，外部参考8至166 MHz。
- 集成PLL。
- 现场可编程设备。
- 可编程晶体负载电容调节阵列。
- 低周期至周期抖动。
- 展频开/关功能。
- 电源关闭或输出使能功能。
- 商用和工业温度范围。
- 3.3V操作。
- 8引脚TSSOP和SOIC封装。
功能详解：
CY25100利用工厂或现场可编程的配置存储器阵列来合成输出频率、展百分比、晶体负载电容、参考时钟输出开/关、展频开/关功能以及PD#/OE选项。
展百分比可编程为中心展频或下展频，具有不同的展百分比。
输入到CY25100的可以是晶体或时钟信号。
CY25100有两个时钟输出：REFCLK和SSCLK。
非展频的REFCLK输出与CY25100的输入频率相同。
应用信息：
CY25100适用于需要降低EMI的应用，如高速数字电子系统。
它通过调制时钟频率来降低辐射能量，从而帮助系统满足EMC要求。
封装信息：
CY25100提供8引脚SOIC和8引脚TSSOP封装，商用温度范围为0°C至70°C，工业温度范围为-40°C至85°C。
封装类型为150 mils的SOIC和4.40 mm体的TSSOP。
