物料型号:
- 74F189SC:M16B,16引脚小外形集成电路(SOIC),JEDEC MS-013,0.300”宽
- 74F189SJ:M16D,16引脚小外形封装(SOP),EIAJ TYPE II,5.3mm宽
- 74F189PC:N16E,16引脚塑料双列直插式封装(PDIP),JEDEC MS-001,0.300”宽
- 设备也提供胶带和卷轴包装,订购时在订货代码后附加“X”后缀。
器件简介:
74F189是一款高速64位RAM,组织为16字×4位数组。地址输入缓冲以最小化负载,并在芯片上完全解码。输出为3态,当芯片选择(CS)输入为高电平时,输出处于高阻抗状态。只有在读取模式下输出才激活,输出数据是存储数据的补码。
引脚分配:
| 引脚名称 | 描述 | 单位负载高/低 | 输入高/输出低电流 |
| --- | --- | --- | --- |
| A0-A3 | 地址输入 | 1.0/1.0 | 20 A/-0.6 mA |
| CS | 芯片选择输入(低电平有效) | 1.0/1.0 | 20 A/-1.2 mA |
| WE | 写使能输入(低电平有效) | 1.0/1.0 | 20 A/-0.6 mA |
| D0-D3 | 数据输入 | 1.0/1.0 | 20 A/-0.6 mA |
| | 倒相数据输出 | 150/40 (33.3) | -3.0 mA/24 mA (20 mA) |
参数特性:
- 3态输出适用于数据总线应用
- 缓冲输入最小化负载
- 芯片上地址解码
- 二极管钳位输入最小化振铃
功能详解:
- 当CS为低电平,WE为低电平时,执行写操作,输出为高阻抗状态。
- 当CS为低电平,WE为高电平时,执行读操作,输出为存储数据的补码。
- 当CS为高电平时,禁止操作,输出为高阻抗状态。
应用信息:
74F189适用于需要高速存取和3态输出数据总线的应用场合。
封装信息:
- SOIC封装:16引脚小外形集成电路(SOIC),JEDEC MS-013,0.300”宽,型号为M16B。
- PDIP封装:16引脚塑料双列直插式封装(PDIP),JEDEC MS-001,0.300”宽,型号为N16E。
- SOP封装:16引脚小外形封装(SOP),EIAJ TYPE II,5.3mm宽,型号为M16D。