### 物料型号
- 74F538SC:20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300" Wide
- 74F538PC:20-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide
### 器件简介
74F538是一个1-of-8解码器/解复用器,接受三个地址输入信号(A0-A2)并将其解码以选择8个互斥输出中的一个。极性控制输入(P)确定输出是低电平有效还是高电平有效。任一低电平有效的输出使能(OE)输入信号将所有输出置于高阻态。有两个高电平有效和两个低电平有效的输入使能,便于扩展到1-of-32解码或数据解复用到1-of-8或1-of-16目标。
### 引脚分配
| Pin Names | Description | U.L. HIGH/LOW | Input L Output loH/loL |
| --- | --- | --- | --- |
| A0-A2 | Address Inputs | 1.0/1.0 | 20 A/-0.6 mA |
| WE1,E2 | Enable Inputs (Active LOW) | 1.0/1.0 | 20 A/-0.6 mA |
| E3,E4 | Enable Inputs (Active HIGH) | 1.0/1.0 | 20 A/-0.6 mA |
| P | Polarity Control Input | 1.0/1.0 | 20 A/-0.6 mA |
| OE1,OE2 | Output Enable Inputs (Active LOW) | 1.0/1.0 | 20 A/-0.6 mA |
| 00-07 | 3-STATE Outputs | 150/40(33.3) | -3 mA/24 mA (20 mA) |
### 参数特性
- 输出极性控制
- 数据解复用能力
- 多重使能以扩展3-STATE输出
### 功能详解
74F538根据三个地址输入信号选择8个输出中的一个。P输入控制输出是低电平有效还是高电平有效。OE输入控制输出是否置于高阻态。该器件还可以扩展到1-of-32解码或用于数据解复用。
### 应用信息
适用于需要1-of-8解码或解复用的应用,如数据分配、扩展存储器等。
### 封装信息
- SOIC封装:20引脚小外形集成电路封装,JEDEC MS-013,0.300"宽
- PDIP封装:20引脚塑料双列直插式封装,JEDEC MS-001,0.300"宽