2308-5HPGG

厂商：
IDT
封装：
描述：
2308-5HPGG - 3.3V ZERO DELAY CLOCK MULTIPLIER - Integrated Device Technology

数据手册：

下载2308-5HPGG.pdf

立即购买

详情介绍
数据手册
价格&库存

2308-5HPGG 数据手册

IDT2308 3.3V ZERO DELAY CLOCK MULTIPLIER COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES 3.3V ZERO DELAY CLOCK MULTIPLIER FEATURES: DESCRIPTION: IDT2308 • Phase-Lock Loop Clock Distribution for Applications ranging from 10MHz to 133MHz operating frequency • Distributes one clock input to two banks of four outputs • Separate output enable for each output bank • External feedback (FBK) pin is used to synchronize the outputs to the clock input • Output Skew

下载 PDF

2308-5HPGG

### 物料型号 - IDT2308

### 器件简介 IDT2308是一款高速锁相环（PLL）时钟乘法器，设计用于处理高速时钟分发和倍频应用。该器件能够在10MHz至133MHz的范围内对输入时钟和输出时钟之间的相位进行对齐，实现零延迟。

### 引脚分配 - REF(1)：输入参考时钟，5V容限输入 - CLKA1(2)：时钟输出A银行 - CLKA2(2)：时钟输出A银行 - VDD：3.3V供电 - GND：地 - CLKB1(2)：时钟输出B银行 - CLKB2(2)：时钟输出B银行 - S2(3)：选择输入，位2 - S1(3)：选择输入，位1 - CLKB3(2)：时钟输出B银行 - CLKB4(2)：时钟输出B银行 - GND：地 - VDD：3.3V供电 - CLKA3(2)：时钟输出A银行 - CLKA4(2)：时钟输出A银行 - FBK：PLL反馈输入

### 参数特性 - 工作频率范围：10MHz至133MHz - 1x, 2x, 4x输出选项 - 无需外部RC网络 - 3.3V供电 - 可用SOIC和TSSOP封装

### 功能详解 IDT2308具有两个各四个输出的银行，通过两个选择地址进行控制。在测试模式下，PLL关闭，输入时钟直接驱动输出，用于系统测试。无输入时钟时，IDT2308进入省电模式，输出为三态。该器件提供六种独特的配置，用于输入参考时钟的预分频和倍频。

### 应用信息 - SDRAM - 电信 - 数据通信 - PC主板/工作站 - 临界路径延迟设计

2308-5HPGG 价格&库存

-> 查询更多价格&库存

很抱歉，暂时无法提供与“2308-5HPGG”相匹配的价格&库存，您可以联系我们找货

免费人工找货

搜索历史

2308-5HPGG

相关技术文章