1. 物料型号：
- IDT23S09E
- IDT23S09E-1：标准驱动版本
- IDT23S09E-1H：高驱动版本
2. 器件简介：
- IDT23S09E是一款高速锁相环（PLL）时钟缓冲器，设计用于高速时钟分配应用。通过在10MHz到200MHz的范围内对入时钟和输出时钟之间的相位进行对齐，实现零延迟。
3. 引脚分配：
- REF：输入参考时钟，5V容限输入（引脚1）
- CLKA1、CLKA2、CLKA3、CLKA4：输出时钟，用于A组（引脚2、3、14、15）
- VDD：3.3V电源（引脚4、13）
- GND：地（引脚5、12）
- CLKB1、CLKB2、CLKB3、CLKB4：输出时钟，用于B组（引脚6、7、10、11）
- S2、S1：选择输入位2和位1（引脚8、9）
- CLKOUT2：输出时钟，内部反馈在此引脚（引脚16）
4. 参数特性：
- 工作频率：10MHz至200MHz
- 输出偏斜：小于250ps
- 低抖动：小于200ps周期到周期
- 无需外部RC网络
- 3.3V供电
- 兼容展频技术
- 封装：SOIC和TSSOP
5. 功能详解：
- IDT23S09E接受一个参考输入，并驱动两组低偏斜时钟。-1H版本可工作至200MHz频率，并且驱动能力高于-1版本。所有部件都有片上PLL，锁定REF引脚上的输入时钟。PLL反馈是片上的，从CLKOUT引脚获得。没有输入时钟时，IDT23S09E进入省电模式。
6. 应用信息：
- SDRAM、电信、数据通信、PC主板/工作站的关键路径延迟设计。
7. 封装信息：
- SOIC和TSSOP封装，提供商业和工业温度范围版本。
