1. 物料型号:IDT23S09T,这是一个2.5V零延迟时钟缓冲器,兼容展频技术。
2. 器件简介:
- IDT23S09T是一款高速锁相环(PLL)时钟缓冲器,设计用于高速时钟分配应用。
- 该器件在10MHz至133MHz的范围内工作,通过将输入时钟与输出时钟的相位对齐来实现零延迟。
- IDT23S09T是IDT23S05T的16脚版本,接受一个参考输入,并驱动两组四个低偏斜时钟。
- 所有部件都有片上PLL,锁定在REF引脚上的输入时钟。PLL反馈在片上,从CLKOUT引脚获得。
3. 引脚分配:
- REF(1):1号引脚,输入参考时钟,3.3V容限输入。
- CLKA1(2):2号引脚,输出时钟,A组。
- CLKA2(2):3号引脚,输出时钟,A组。
- VDD:4号和13号引脚,2.5V电源。
- GND:5号和12号引脚,地。
- CLKB1(2):6号引脚,输出时钟,B组。
- S2(3):8号引脚,选择输入位2。
- S1(3):9号引脚,选择输入位1。
- CLKB3(2):10号引脚,输出时钟,B组。
- CLKB4(2):11号引脚,输出时钟,B组。
- CLKA3(2):14号引脚,输出时钟,A组。
- CLKA4(2):15号引脚,输出时钟,A组。
- CLKOUT(2):16号引脚,输出时钟,PLL内部反馈在此引脚。
4. 参数特性:
- 工作频率:10MHz至133MHz。
- 输出偏斜:小于250ps。
- 低抖动:小于200ps循环至循环。
- 无需外部RC网络。
- 供电电压:2.5V VDD。
- 展频兼容。
- 封装:SOIC。
5. 功能详解:
- IDT23S09T在没有输入时钟的情况下进入功耗降低模式,输出为三态。
- 设计用于通过保持参考输入和输出时钟之间的相位对齐来实现零延迟。
- 所有输出应均匀加载以实现零输入/输出延迟。
6. 应用信息:
- 适用于SDRAM、电信、数据通信、PC主板/工作站、关键路径延迟设计等应用。
7. 封装信息:
- 提供16引脚SOIC封装。