1. 物料型号：ICS874001I-05
2. 器件简介：
- ICS874001I-05是一款高性能抖动衰减器，专为PCI Express™系统设计。
- 使用IDT的第三代FemtoClockPLL技术实现极低的相位噪声。
- 20引脚TSSOP封装，适合空间受限的应用，如PCI Express扩展卡。
3. 引脚分配：
- 1: PLL_SEL（PLL选择引脚，低电平绕过PLL，高电平选择PLL）
- 2, 3, 4, 6, 15, 16, 20: nc（无连接）
- 5: MR（主复位输入，高电平有效）
- 7: F_SEL1（频率选择引脚）
- 8: VDDA（模拟电源引脚）
- 9: F_SEL0（频率选择引脚）
- 10: Voo（核心电源引脚）
- 11: OE（输出使能，高电平有效）
- 12: CLK（非反相差分时钟输入）
- 13: nCLK（反相差分时钟输入）
- 14: GND（地）
- 17, 18: nQ, Q（差分输出对）
- 19: Vppo（输出电源引脚）
4. 参数特性：
- 差分LVDS输出对：1对
- 差分时钟输入：1对
- 输出频率范围：98MHz - 640MHz
- 输入频率范围：98MHz - 128MHz
- VCO范围：490MHz - 640MHz
- 周期到周期抖动：最大50ps
- 工作电压：3.3V
- 符合PCI Express（2.5Gb/s）和Gen 2（5Gb/s）的抖动规范
- 工作温度范围：-40°C到85°C
- 无铅（RoHS 6）封装
5. 功能详解：
- 该器件旨在减少来自PLL合成器和系统板的高频随机和确定性抖动分量。
- 提供单独的电源以隔离任何高开关噪声，以实现最佳的抖动性能。
6. 应用信息：
- 描述了如何实现差分输入以接受单端电平，包括偏置电阻和电容的配置。
- 提供了不同驱动器类型驱动CLK/nCLK输入的接口示例。
- 提供了未使用输入引脚的建议处理方式，包括LVCMOS控制引脚和3.3V LVDS驱动器终止。
7. 封装信息：
- 20引脚TSSOP封装，具体尺寸在文档中有详细说明。
工商网监
湘ICP备2023018690号
