GAL20LV8D-3LJ

GAL20LV8D-3LJ

  • 厂商:

    LATTICE(莱迪思半导体)

  • 封装:

  • 描述:

    GAL20LV8D-3LJ - Low Voltage E2CMOS PLD Generic Array Logic - Lattice Semiconductor

  • 详情介绍
  • 数据手册
  • 价格&库存
GAL20LV8D-3LJ 数据手册
Ne Tolew 5V Inp rant u 20L ts on V8D Features • HIGH PERFORMANCE E2CMOS® TECHNOLOGY — 3.5 ns Maximum Propagation Delay — Fmax = 250 MHz — 2.5 ns Maximum from Clock Input to Data Output — UltraMOS® Advanced CMOS Technology — TTL-Compatible Balanced 8mA Output Drive • 3.3V LOW VOLTAGE 20V8 ARCHITECTURE — JEDEC-Compatible 3.3V Interface Standard — 5V Compatible Inputs • ACTIVE PULL-UPS ON ALL PINS • E2 CELL TECHNOLOGY — Reconfigurable Logic — Reprogrammable Cells — 100% Tested/100% Yields — High Speed Electrical Erasure (
GAL20LV8D-3LJ
1. 物料型号: - 型号为GAL20LV8D。

2. 器件简介: - GAL20LV8D是一种低电压E2CMOS PLD(Programmable Logic Device),具有最高速度性能,使用Lattice Semiconductor的3.3V E2CMOS工艺制造,结合了CMOS与电擦除(E2)浮动栅技术。

3. 引脚分配: - 28引脚PLCC封装。 - 引脚2和引脚16用于特殊功能:引脚2控制注册输出的公共时钟CLK,引脚16控制注册输出的公共输出使能OE。

4. 参数特性: - 最大传播延迟时间为3.5ns,Fmax = 250MHz。 - 从时钟输入到数据输出的最大延迟为2.5ns。 - TTL兼容的平衡8mA输出驱动。 - 3.3V低电压20V8架构,JEDEC兼容的3.3V接口标准,5V兼容输入。

5. 功能详解: - 包含8个输出逻辑宏单元,提供复杂逻辑设计的最大灵活性。 - 预加载和上电重置所有寄存器,实现100%的功能测试。 - 适用于3.3V系统的胶合逻辑、DMA控制、状态机控制和高速图形处理等应用。

6. 应用信息: - 应用包括3.3V系统的胶合逻辑、DMA控制、状态机控制、高速图形处理以及标准逻辑速度升级。

7. 封装信息: - 提供28引脚PLCC封装。
GAL20LV8D-3LJ 价格&库存

很抱歉,暂时无法提供与“GAL20LV8D-3LJ”相匹配的价格&库存,您可以联系我们找货

免费人工找货