ISPPAC-CLK5320S-01T64C

物料型号：ispClock5300S Family

器件简介： ispClock5300S系列是一款可系统内编程的零延时通用扇出缓冲器，用于时钟分配应用。该系列的首款成员ispClock5312S提供最多12个单端超低偏斜输出。每对输出可以独立配置以支持单独的I/O标准（LVTTL, LVCMOS -3.3V, 2.5V, 1.8, SSTL, HSTL）和输出频率。此外，每个输出还提供独立的可编程控制，包括终端电阻、斜率和时序偏斜。所有配置信息都存储在片上的非易失性E2CMOS®存储器中。

引脚分配： - VCCO_x：输出驱动器电源引脚 - GNDO_x：输出驱动器地引脚 - BANK_xA/B：时钟输出引脚 - VCCA、GNDA：分别为PLL电路的模拟电源和地 - VCCD、GNDD：数字核心电源和地 - REFA_REFP、REFB_REFN：时钟参考输入引脚 - REFSEL：时钟参考选择输入 - FBK：反馈输入引脚 - VTT_FBK：反馈输入的终端电压 - TDO、TDI、TCK、TMS：JTAG接口引脚 - LOCK：PLL锁定指示输出 - OEX、OEY：输出使能控制引脚 - PLL_BYPASS：PLL旁路输入 - RESET：PLL复位输入

参数特性： - 工作频率范围：8MHz至267MHz - 低输出到输出偏斜：<100ps - 低抖动峰峰值：<70ps - 多达20个可编程扇出缓冲器 - 可编程单端输出标准和独立使能控制 - 可编程输出阻抗和斜率 - 完全集成的高性能PLL - 可编程锁定检测 - 三个“2的幂”输出分频器 - 可编程片内环路滤波器 - 兼容展频时钟

功能详解： ispClock5300S设备提供四种工作模式：零延时缓冲器模式、双非零延时缓冲器模式、带输出分频器的非零延时缓冲器模式和结合零延时与非零延时缓冲器模式。所有成员的核心功能相同。

应用信息： - 内部/外部反馈 - 电路板公共时钟分配 - 精密可编程相位调整 - PLL基础频率生成

封装信息： 提供48引脚和64引脚的TQFP封装选项。