Freescale Semiconductor, Inc.
数据手册: 技术数据
KL02P32M48SF0
Rev 4 08/2014
Kinetis KL02 32 KB Flash
MKL02ZxxVFG4
MKL02ZxxVFK4
MKL02ZxxVFM4
基于 48 MHz Cortex-M0+的微控制器
设计时充分考虑效率。具有高集成度、超小型封装、高能效 ARM
Cortex-M0+ 32 位性能。继承了 Kinetis 系列丰富的功能和可扩展
性。
该产品具有以下特性：
• 在极低功耗运行模式下，运行功耗低至 36 μA/MHz
• 静态功耗低至 2 μA，并具有全状态保留和 4 μs 唤醒能力
• 超高效 Cortex-M0+处理器，运行频率高达 48 MHz，具有业
界领先的吞吐速率
• 存储器选项为最高 32 KB Flash 和 4 KB RAM
• 节能架构针对低功耗优化，采用 90nm TFS 技术、时钟和电
源选通技术以及零等待状态 Flash 存储器控制器
16 引脚 QFN (FG)
24 引脚 QFN (FK)
3 x 3 x 0.65，间距 0.5
4 x 4 x 1，间距 0.5 mm
mm
32 引脚 QFN (FM)
5 x 5 x 1，间距 0.5 mm
性能
• 48 MHz ARM® Cortex®-M0+内核
人机接口
• 高达 28 个通用输入/输出(GPIO)
存储器和存储器接口
• 高达 32 KB 的程序 Flash 存储器
• 高达 4 KB 的 SRAM
通信接口
• 一个 8 位 SPI 模块
• 一个低功耗 UART 模块
• 两个 I2C 模块
系统外设
• 九种低功耗模式，可根据应用要求提供功耗优化
• COP 软件看门狗
• SWD 调试接口和微跟踪缓冲器
• 位操作引擎
模拟模块
• 12 位 SAR ADC
• 集成 6 位 DAC 和可编程基准输入的模拟比较器
(CMP)
时钟
• 32 kHz 至 40 kHz 晶振
• 多用途时钟源
• 1 kHz LPO 时钟
定时器
• 两个双通道定时器/PWM 模块
• 16 位低功耗定时器(LPTMR)
工作特性
安全性和完整性模块
• 每个芯片具有 80 位唯一标识号
• 电压范围：1.71 V 至 3.6 V
• Flash 写入电压范围：1.71 V 至 3.6 V
• 温度范围（环境）：-40 °C 至 105 °C
© 2012–2014 Freescale Semiconductor, Inc. 保留所有权利。
订购信息
器件型号
I\O 最大数量
存储器
Flash (KB)
SRAM (KB)
MKL02Z8VFG4
8
1
14
MKL02Z16VFG4
16
2
14
MKL02Z32VFG4
32
4
14
MKL02Z16VFK4
16
2
22
MKL02Z32VFK4
32
4
22
MKL02Z16VFM4
16
2
28
MKL02Z32VFM4
32
4
28
相关资源
类型
选型指南
说明
资源
Freescale Solution Advisor 是一款基于网络的工具，具有交互式应用 Solution Advisor
向导和动态产品选型器。
产品简介
《产品简介》包含简洁的概述/总结信息，便于快速评估器件的设计适用 KL0XPB1
性。
参考手册
《参考手册》包含关于器件结构与功能（操作）的详细说明。
KL02P32M48SF0RM1
数据手册
《数据手册》包含电气特性和信号连接信息。
KL02P32M48SF01
芯片勘误表
《芯片掩模组勘误表》提供特定器件掩模组的额外信息或更正信息。
KINETIS_L_xN33H2
封装图纸
封装图纸中提供了封装尺寸。
QFN 16 引脚：98ASA00525D1
QFN 24 引脚：98ASA00474D1
QFN 32 引脚：98ASA00473D1
1. 如需获取相关资源，请前往 http://www.freescale.com 并使用以下术语进行搜索。
2. 如需获取相关资源，请前往 http://www.freescale.com 并使用您的器件修订版代替“x”执行术语搜索。
图 1 显示了芯片中的功能模块。
2
Freescale Semiconductor, Inc.
Kinetis KL02 32 KB Flash, Rev 4 08/2014
Kinetis KL02系列
系统
ARM Cortex-M0+
内核
内部
看门狗
调试
接口
存储器和
存储器接口
程序
Flash
锁频环
低频
振荡器
BME
中断
控制器
时钟
RAM
内部
参考时钟
MTB
安全性
和完整性
模拟
定时器
内部
看门狗
12位ADC
x1
定时器
2x2ch
模拟比较器
x1
低功耗
定时器
通信
接口
I2C
x2
人机
接口(HMI)
带中断功能的
GPIO
低功耗UART
x1
6位DAC
SPI
x1
图 1. 功能结构框图
Kinetis KL02 32 KB Flash, Rev 4 08/2014
3
Freescale Semiconductor, Inc.
目录
1 极限....................................................................................... 5
1.1 热操作极限.....................................................................5
1.2 湿度操作极限................................................................. 5
1.3 ESD 操作极限................................................................ 5
1.4 电压和电流操作极限...................................................... 5
2 通用....................................................................................... 6
2.1 交流电气特性................................................................. 6
2.2 静态电气特性................................................................. 6
2.2.1 电压和电流工作要求.......................................... 6
2.2.2 LVD 和 POR 工作要求....................................... 7
2.2.3 电压和电流特性................................................. 8
2.2.4 运行模式转换特性..............................................9
2.2.5 功耗特性............................................................ 9
2.2.6 EMC 电磁辐射特性............................................ 14
2.2.7 设计时需考虑电磁辐射.......................................15
2.2.8 电容属性............................................................ 15
2.3 开关特性........................................................................ 15
2.3.1 器件时钟特性..................................................... 15
2.3.2 一般开关规格..................................................... 16
2.4 热学特性........................................................................ 16
2.4.1 热学操作要求..................................................... 16
2.4.2 热属性................................................................16
3 外设工作要求与特性..............................................................17
3.1 内核模块........................................................................ 17
3.1.1 SWD 电气特性 .................................................. 17
3.2 系统模块........................................................................ 18
3.3 时钟模块........................................................................ 18
3.3.1 MCG 规格.......................................................... 18
3.3.2 振荡器电气特性................................................. 20
3.4 存储器和存储器接口...................................................... 21
3.4.1 Flash 电气特性...................................................21
3.5 安全性和完整性模块...................................................... 22
4
Freescale Semiconductor, Inc.
4
5
6
7
8
9
10
3.6 模拟................................................................................22
3.6.1 ADC 电气特性....................................................22
3.6.2 CMP 和 6 位 DAC 的电气特性........................... 25
3.7 定时器............................................................................ 27
3.8 通信接口........................................................................ 27
3.8.1 SPI 电气及时序特性...........................................27
3.8.2 内部集成电路接口(I2C)时序...............................31
3.8.3 UART.................................................................32
尺寸....................................................................................... 33
4.1 获取封装尺寸................................................................. 33
引脚分配................................................................................33
5.1 KL02 信号多路复用和引脚分配...................................... 33
5.2 KL02 引脚分配............................................................... 35
订购器件................................................................................37
6.1 确定有效的可订购器件...................................................37
器件标识................................................................................37
7.1 说明................................................................................37
7.2 格式................................................................................38
7.3 字段................................................................................38
7.4 示例................................................................................38
小型封装标记.........................................................................38
术语和准则............................................................................ 39
9.1 定义：操作要求..............................................................39
9.2 定义：特性.....................................................................39
9.3 定义：属性.....................................................................40
9.4 定义：极限.....................................................................40
9.5 超出极限的后果..............................................................41
9.6 极限与操作要求的关系...................................................41
9.7 极限和操作要求准则...................................................... 41
9.8 定义：典型值................................................................. 42
9.9 典型值条件.....................................................................43
修订记录................................................................................43
Kinetis KL02 32 KB Flash, Rev 4 08/2014
极限
1 极限
1.1 热操作极限
表 1. 热操作极限
符号
说明
TSTG
存储温度
TSDR
无铅焊接温度
最小值
最大值
单位
注释
–55
150
°C
1
—
260
°C
2
1. 根据 JEDEC 标准 JESD22-A103“高温存储时间”确定。
2. 根据 IPC/JEDEC 标准 J-STD-020“非密封固态表面安装器件的潮湿/回流敏感度分级”确定。
1.2 湿度操作极限
表 2. 湿度操作极限
符号
说明
MSL
湿度灵敏度等级
最小值
最大值
单位
注释
—
3
—
1
1. 根据 IPC/JEDEC 标准 J-STD-020“非密封固态表面安装器件的潮湿/回流敏感度分级”确定。
1.3 ESD 操作极限
表 3. ESD 操作极限
符号
说明
最小值
最大值
单位
注释
VHBM
静电放电电压，人体放电模式
–2000
+2000
V
1
VCDM
静电放电电压，设备充电模式
–500
+500
V
2
ILAT
105 °C 环境温度下的闩锁电流
–100
+100
mA
3
1. 根据 JEDEC 标准 JESD22-A114“静电放电(ESD)灵敏度测试人体放电模式(HBM)标准”确定。
2. 根据 JEDEC 标准 JESD22-C101“微电子组件静电放电耐压阈值的电场感应器件充电模式测试方法”确定。
3. 根据 JEDEC 标准 JESD78“IC 闩锁测试”确定。
Kinetis KL02 32 KB Flash, Rev 4 08/2014
5
Freescale Semiconductor, Inc.
通用
1.4 电压和电流操作极限
表 4. 电压和电流操作极限
符号
说明
最小值
最大值
单位
VDD
数字供电电压
–0.3
3.8
V
IDD
数字供电电流
—
120
mA
VIO
IO 引脚输入电压
–0.3
VDD + 0.3
V
单引脚瞬态最大电流限值（适用于所有端口引脚）
–25
25
mA
VDD – 0.3
VDD + 0.3
V
ID
VDDA
模拟供电电压
2 通用
2.1 交流电气特性
除非另有说明，否则传播延迟在 50%到 50%点处测得，上升时间和下降时间在 20%
和 80%点处测得，如下图所示。
VIH
输入信号
低
高
80%
50%
20%
中点1
下降时间
VIL
上升时间
中点是 VIL + (VIH - VIL) / 2
图 2. 输入信号测量参考
除非另有说明，否则所有数字 I/O 开关特性均假设输出引脚具备下列特性。
• CL=30 pF 负载
• 压摆率禁用
• 正常驱动强度
2.2 静态电气特性
6
Freescale Semiconductor, Inc.
Kinetis KL02 32 KB Flash, Rev 4 08/2014
通用
2.2.1 电压和电流工作要求
表 5. 电压和电流工作要求
符号
说明
最小值
最大值
单位
VDD
VDDA
供电电压
1.71
3.6
V
模拟供电电压
1.71
3.6
V
—
VDD – VDDA VDD 至 VDDA 差分电压
–0.1
0.1
V
—
VSS – VSSA VSS 至 VSSA 差分电压
–0.1
0.1
V
—
VIH
VIL
—
输入高电压
• 2.7 V ≤ VDD ≤ 3.6 V
0.7 × VDD
—
V
• 1.7 V ≤ VDD ≤ 2.7 V
0.75 × VDD
—
V
—
输入低电压
• 2.7 V ≤ VDD ≤ 3.6 V
—
0.35 × VDD
V
• 1.7 V ≤ VDD ≤ 2.7 V
—
0.3 × VDD
V
0.06 × VDD
—
V
-3
—
mA
VHYS
输入迟滞
IICIO
IO 引脚负 DC 注入电流—单引脚
—
1
• VIN < VSS–0.3V
IICcont
注释
连续引脚 DC 注入电流 — 区域限制，包括 16 个连续
引脚的负注入电流之和
• 负电流注入
—
–25
—
mA
VODPU
开漏上拉电压电平
VDD
VDD
V
2
VRAM
保持 RAM 数据所需的 VDD 电压
1.2
—
V
—
1. 所有 I/O 引脚均通过 ESD 保护二极管内部钳位至 VSS。VDD 未连接二极管。如果观察到 VIN 大于 VIO_MIN (= VSS-0.3 V)，
则无需在管脚上提供限流电阻。如果未观察到该限制，则需要一个限流电阻。负 DC 注入限流电阻的计算公式如下：R =
(VIO_MIN - VIN)/|IICIO|。
2. 开漏输出必须上拉至 VDD。
2.2.2 LVD 和 POR 工作要求
表 6. VDD 电源 LVD 和 POR 工作要
求
符号
说明
最小值
典型值
最大值
单位
注释
VPOR
下降沿电压 VDD POR 检测电压
0.8
1.1
1.5
V
—
VLVDH
下降沿低压检测阈值 — 高范围(LVDV = 01)
2.48
2.56
2.64
V
—
低压警告阈值 — 高范围
VLVW1H
• 1 级压降(LVWV = 00)
VLVW2H
• 2 级压降(LVWV=01)
VLVW3H
1
2.62
2.70
2.78
V
2.72
2.80
2.88
V
2.82
2.90
2.98
V
下一页继续介绍此表...
Kinetis KL02 32 KB Flash, Rev 4 08/2014
7
Freescale Semiconductor, Inc.
通用
表 6. VDD 电源 LVD 和 POR 工作要求 (继续)
符号
VLVW4H
说明
• 3 级压降(LVWV=10)
最小值
典型值
最大值
单位
2.92
3.00
3.08
V
注释
—
±60
—
mV
—
1.54
1.60
1.66
V
—
• 4 级压降(LVWV=11)
VHYSH
低压抑制复位/恢复迟滞 — 高范围
VLVDL
下降沿低压检测阈值 — 低范围(LVDV=00)
低压警告阈值 — 低范围
VLVW1L
• 1 级压降(LVWV = 00)
VLVW2L
• 2 级压降(LVWV=01)
VLVW3L
• 3 级压降(LVWV=10)
VLVW4L
• 4 级压降(LVWV=11)
VHYSL
1
低压抑制复位/恢复迟滞 — 低范围
1.74
1.80
1.86
V
1.84
1.90
1.96
V
1.94
2.00
2.06
V
2.04
2.10
2.16
V
—
±40
—
mV
—
VBG
带隙电压参考
0.97
1.00
1.03
V
—
tLPO
内部低功耗振荡器周期 — 工厂调整
900
1000
1100
μs
—
1. 上升沿阈值 = 下降沿阈值 + 迟滞电压
2.2.3 电压和电流特性
表 7. 电压和电流特性
符号
说明
最小值
VOH
输出高电压 — 正常驱动管脚（reset_b 除外）
• 2.7 V ≤ VDD ≤ 3.6 V，IOH = –5 mA
• 1.71 V ≤ VDD ≤ 2.7 V，IOH = –2.5 mA
VOH
单位
• 1.71 V ≤ VDD ≤ 2.7 V，IOH = –10 mA
IOHT
所有端口的总输出高电流
VOL
输出低电压 — 正常驱动管脚
注释
1, 2
VDD – 0.5
—
V
VDD – 0.5
—
V
输出高压 — 高电平驱动管脚（reset_b 除外）
• 2.7 V ≤ VDD ≤ 3.6 V，IOH = –20 mA
VOL
最大值
1, 2
VDD – 0.5
—
V
VDD – 0.5
—
V
—
100
mA
—
1
• 2.7 V ≤ VDD ≤ 3.6 V, IOL = 5 mA
—
0.5
V
• 1.71 V ≤ VDD ≤ 2.7 V，IOL = 2.5 mA
—
0.5
V
输出低电压 — 高电平驱动管脚
1
• 2.7 V ≤ VDD ≤ 3.6 V，IOL = 20 mA
—
0.5
V
• 1.71 V ≤ VDD ≤ 2.7 V，IOL = 10 mA
—
0.5
V
所有端口的总输出低电流
—
100
mA
—
IIN
全温度范围的输入漏电流（每个引脚）
—
1
μA
3
IIN
25 °C 下的输入漏电流（每个引脚）
—
0.025
μA
3
IOLT
下一页继续介绍此表...
8
Freescale Semiconductor, Inc.
Kinetis KL02 32 KB Flash, Rev 4 08/2014
通用
表 7. 电压和电流特性 (继续)
符号
说明
最小值
最大值
单位
注释
IIN
全温度范围的输入漏电流（所有引脚的总值）
—
41
μA
3
IOZ
Hi-Z（关闭状态）漏电流（每个引脚）
—
1
μA
—
RPU
内部上拉电阻
20
50
kΩ
4
1. PTA12、PTA13、PTB0 和 PTB1 I/O 同时具有高电平驱动和正常驱动能力，由相关的 PTx_PCRn[DSE]控制位进行选择。
其他的 GPIO 只能进行正常驱动。
2. 配置为 reset_b 信号或 GPIO 时，复位引脚仅含有下拉有效装置。配置为 GPIO 输出时，该引脚用作伪开漏输出。
3. 在 VDD = 3.6 V 时测量
4. 在 VDD 供电电压 = VDD（最小值）且 Vinput = VSS 时测量
2.2.4 运行模式转换特性
下表中，除 tPOR 和 VLLSx→RUN 恢复时间外的所有规格均假定时钟配置如下：
• CPU 和系统时钟 = 48 MHz
• 总线和 Flash 时钟 = 24 MHz
• FEI 时钟模式
POR 和 VLLSx→RUN 恢复采用 FEI 时钟模式，默认 CPU 和系统频率为 21
MHz，总线和 Flash 时钟频率为 10.5 MHz。
表 8. 运行模式转换特性
符号
说明
tPOR
POR 事件后，在芯片工作温度范围内，从 VDD
达到 1.8 V 到执行第一条指令所需的时间。
最小值
典型值
最大值
单位
—
—
300
μs
—
95
115
μs
—
93
115
μs
—
42
53
μs
—
4
4.4
μs
—
4
4.4
μs
1
• VLLS0 → RUN
• VLLS1 → RUN
• VLLS3 → RUN
• VLPS → RUN
• STOP → RUN
1. 正常引导（FTFA_FOPT[LPBOOT]=11）。
Kinetis KL02 32 KB Flash, Rev 4 08/2014
9
Freescale Semiconductor, Inc.
通用
2.2.5 功耗特性
下表列出的最大值表示相当于均值加上三倍标准偏差的表征结果（均值 + 3 倍标准
差）。
表 9. 功耗特性
符号
说明
温度
典型值
最大值
单位
注释
IDDA
模拟供电电流
—
—
参见注释
mA
1
IDD_RUNCO
计算操作中的运行模式电流 - 48 MHz 内
核/24 MHz Flash/总线时钟禁用，while(1)循
环代码从 Flash 执行（3.0 V 时）
—
3.6
4
mA
2
IDD_RUN
运行模式电流 - 48 MHz 内核/24 MHz 总线
和 Flash，所有外设时钟禁用，代码从 Flash
执行（3.0 V 时）
—
4.3
4.6
mA
2
IDD_RUN
运行模式电流 - 48 MHz 内核/24 MHz 总线
和 Flash，所有外设时钟使能，代码从 Flash
执行（3.0 V 时）
25 °C 时
4.8
5
mA
2, 3
125 °C 时
5
5.2
mA
IDD_WAIT
等待模式电流 - 内核禁用/48 MHz 系统/24
MHz 总线/Flash 禁用（Flash 休眠模式使
能），所有外设时钟禁用（3.0 V 时）
—
2.3
2.6
mA
2
IDD_WAIT
等待模式电流 - 内核禁用/24 MHz 系统/24
MHz 总线/Flash 禁用（Flash 休眠模式使
能），所有外设时钟禁用（3.0 V 时）
—
1.8
2.1
mA
2
IDD_PSTOP2
带局部 Stop2 时钟选项的停止模式电流 - 内
核和系统禁用/10.5 MHz 总线（3.0 V 时）
—
1.3
1.5
mA
2
IDD_VLPRCO
计算操作中的极低功耗运行模式电流 - 4
MHz 内核/0.8 MHz Flash/总线时钟禁用，代
码从 Flash 执行（3.0 V 时）
—
145
198
µA
4
IDD_VLPR
极低功耗运行模式电流 - 4 MHz 内核/0.8
MHz 总线和 Flash，所有外设时钟禁用，代
码从 Flash 执行（3.0 V 时）
—
165
217
µA
4
IDD_VLPR
极低功耗运行模式电流 - 4 MHz 内核/0.8
MHz 总线和 Flash，所有外设时钟使能，代
码从 Flash 执行（3.0 V 时）
—
185
237
µA
3, 4
IDD_VLPW
极低功耗等待模式电流 - 内核禁用/4 MHz 系
统/0.8 MHz 总线/Flash 禁用（Flash 休眠模
式使能），所有外设时钟禁用（3.0 V 时）
—
86
141
µA
4
IDD_STOP
3.0 V 时的停止模式电流
25 °C 时
230
268
µA
—
50 °C 时
238
301
µA
70 °C 时
259
307
µA
IDD_VLPS
3.0 V 时的极低功耗停止模式电流
85 °C 时
290
352
µA
105 °C 时
341
437
µA
25 °C 时
2.3
4.28
µA
50 °C 时
4.75
8.29
µA
70 °C 时
10.1
17.63
µA
85 °C 时
20.23
33.55
µA
—
下一页继续介绍此表...
10
Freescale Semiconductor, Inc.
Kinetis KL02 32 KB Flash, Rev 4 08/2014
通用
表 9. 功耗特性 (继续)
符号
IDD_VLLS3
IDD_VLLS1
IDD_VLLS0
IDD_VLLS0
1.
2.
3.
4.
5.
说明
3.0 V 时的极低漏电停止模式 3 电流
3.0 V 时的极低漏电停止模式 1 电流
3.0 V 时的极低漏电停止模式 0 电流
(SMC_STOPCTRL[PORPO] = 0)
3.0 V 时的极低漏电停止模式 0 电流
(SMC_STOPCTRL[PORPO] = 1)
温度
典型值
最大值
单位
105 °C 时
40.54
64.75
µA
25 °C 时
1.12
1.33
µA
50 °C 时
1.59
2.12
µA
70 °C 时
2.81
3.57
µA
85 °C 时
5.26
6.45
µA
105 °C 时
10.82
13.59
µA
25 °C 时
0.58
0.69
µA
50 °C 时
0.9
1.04
µA
70 °C 时
1.68
2.02
µA
85 °C 时
3.51
4.05
µA
105 °C 时
7.89
9.42
µA
25 °C 时
0.3
0.4
µA
50 °C 时
0.62
0.75
µA
70 °C 时
1.38
1.71
µA
85 °C 时
3.16
3.71
µA
105 °C 时
7.44
8.98
µA
25 °C 时
0.12
0.23
µA
50 °C 时
0.44
0.58
µA
70 °C 时
1.21
1.55
µA
85 °C 时
3.01
3.57
µA
105 °C 时
7.34
8.89
µA
注释
—
—
—
5
模拟供电电流等于器件上每个模拟模块的工作或禁用电流之和。有关其供电电流请参见每个模块的特性。
MCG 配置为 FEI 模式。
不包含外设活动增加的电流损耗。
MCG 配置为 BLPI 模式。
无掉电。
表 10. 低功耗模式外设增加的电流 — 典型值
符号
说明
温度(°C)
单位
-40
25
50
70
85
105
IIREFSTEN4MHz
4 MHz 内部参考时钟(IRC)增加电流。通过在
4 MHz IRC 使能情况下进入 STOP 或 VLPS
模式而测得。
56
56
56
56
56
56
µA
IIREFSTEN32KHz
32 kHz 内部参考时钟(IRC)增加电流。通过在
32 kHz IRC 使能情况下进入 STOP 模式而测
得。
52
52
52
52
52
52
µA
IEREFSTEN32KHz
外部 32 kHz 晶振时钟增加电
流，通过
OSC0_CR[EREFSTEN 和
EREFSTEN]位来选择。通过
VLLS1
440
490
540
560
570
580
nA
VLLS3
440
490
540
560
570
580
VLPS
510
560
560
560
610
680
下一页继续介绍此表...
Kinetis KL02 32 KB Flash, Rev 4 08/2014
11
Freescale Semiconductor, Inc.
通用
表 10. 低功耗模式外设增加的电流 — 典型值 (继续)
符号
说明
温度(°C)
在晶振使能情况下进入所有模
式而测得。
STOP
单位
-40
25
50
70
85
105
510
560
560
560
610
680
ICMP
CMP 外设增加电流，通过进入 VLLS1 模式进
行测量，其中使用 6 位 DAC 和单个外部输入
进行比较来使能 CMP。包括 6 位 DAC 的功
耗。
22
22
22
22
22
22
µA
IUART
UART 外设增加电流，通过进 MCGIRCLK
入 STOP 或者 VLPS 模式进 （4 MHz 内部
行测量，其中使选定时钟源以 参考时钟）
115200 波特率等待 RX 数据。
包括选定的时钟源功耗。
66
66
66
66
66
66
µA
ITPM
TPM 外设增加电流，通过进入
STOP 或者 VLPS 模式进行
测量，其中配置用于输出比较
的选定时钟源生成 100 Hz 信
号。产生时钟信号的 I/O 上不
存在负载。包括选定时钟源和
I/O 开关电流。
MCGIRCLK
（4 MHz 内部
参考时钟）
86
86
86
86
86
86
µA
OSCERCLK
（4 MHz 外部
晶振）
235
256
265
274
280
287
IBG
BGEN 位置位且设备处于 VLPx、或 VLLSx 模
式时的带隙增加电流。
45
45
45
45
45
45
µA
IADC
ADC 外设增加电流，VDD 和 VDDA 时测量值的
组合，通过进入 STOP 或者 VLPS 模式进行
测量。采用内部时钟将 ADC 配置为低功耗模
式，并继续执行转换操作。
366
366
366
366
366
366
µA
2.2.5.1
示意图：典型 IDD_RUN 工作特性
下面的数据是在以下条件下测定的：
•
•
•
•
MCG 在运行模式下是 FBE 模式，在 VLPR 模式下是 BLPE 模式
无 GPIO 切换
从 Flash 执行代码且使能高速缓存
对于 ALLOFF 曲线，禁用除 FTFA 外的全部外设时钟
12
Freescale Semiconductor, Inc.
Kinetis KL02 32 KB Flash, Rev 4 08/2014
通用
运行模式电流与内核频率
温度 = 25，VDD = 3，高速缓存 = 使能，代码运行空间 = Flash，时钟模式 = FBE
7.00E-03
6.00E-03
5.00E-03
VDD电流消耗(A)
4.00E-03
所有外设的CLK时钟门
全关
全开
3.00E-03
2.00E-03
1.00E-03
000.00E+00
'1-1
1
'1-1
2
'1-1
'1-1
'1-1
'1-1
'1-1
'1-2
3
4
6
12
24
48
CLK比率
Flash-内核
内核频率(MHz)
图 3. 运行模式供电电流与内核频率
Kinetis KL02 32 KB Flash, Rev 4 08/2014
13
Freescale Semiconductor, Inc.
通用
VLPR模式电流与内核频率的关系
温度 = 25，VDD = 3，高速缓存 = 使能，代码运行空间 = Flash，时钟模式 = BLPE
350.00E-06
300.00E-06
250.00E-06
VDD电流消耗(A)
200.00E-06
所有外设的CLK脉冲门
全关
全开
150.00E-06
100.00E-06
50.00E-06
000.00E+00
'1-1
'1-2
1
'1-2
'1-4
2
4
CLK比率
Flash-内核
内核频率(MHz)
图 4. VLPR 模式电流与内核频率
2.2.6 EMC 电磁辐射特性
表 11. 32 引脚 QFN 封装的 EMC 电磁辐射特
性
符号
说明
频带(MHz)
典型值
单位
注释
VRE1
VRE2
电磁辐射电压，频带 1
0.15–50
7
dBμV
1, 2
电磁辐射电压，频带 2
50–150
6
dBμV
VRE3
电磁辐射电压，频带 3
150–500
4
dBμV
VRE4
电磁辐射电压，频带 4
500–1000
4
dBμV
IEC 级别
0.15–1000
N
—
VRE_IEC
2, 3
1. 根据 IEC 标准 61967-1“集成电路 - 电磁辐射的测定，150 kHz 到 1 GHz 第 1 部分：一般条件和定义”以及 IEC 标准
61967-2“集成电路 - 电磁辐射的测定，150 kHz 到 1 GHz 第 2 部分：电磁辐射的测定 - TEM 传输室及宽带 TEM 传输室方
法”确定。在测定时，微控制器运行基本应用代码。报告的辐射级别为测定的最大辐射值，从每个频率范围的测定方向，向
上舍入到下一个整数。
2. VDD = 3.3 V，TA = 25 °C，fOSC = 32.768 kHz（晶振），fSYS = 48 MHz，fBUS = 24 MHz
3. 根据 IEC 标准 61967-2“电磁辐射的测定 - TEM 传输室及宽带 TEM 传输室方法”的附录 D 指定
14
Freescale Semiconductor, Inc.
Kinetis KL02 32 KB Flash, Rev 4 08/2014
通用
2.2.7 设计时需考虑电磁辐射
如果需要查找应用笔记，以便于指导系统设计以最大限度减少电磁辐射干扰:
1. 请访问 www.freescale.com 。
2. 输入“EMC design”执行关键字搜索。
2.2.8 电容属性
表 12. 电容属性
符号
说明
CIN
输入电容
最小值
最大值
单位
—
7
pF
最小值
最大值
单位
2.3 开关特性
2.3.1 器件时钟特性
表 13. 器件时钟特性
符号
说明
正常运行模式
fSYS
系统和内核时钟
—
48
MHz
fBUS
总线时钟
—
24
MHz
fFLASH
Flash 时钟
—
24
MHz
fLPTMR
LPTMR 时钟
—
24
MHz
VLPR 和 VLPS 模式 1
fSYS
系统和内核时钟
—
4
MHz
fBUS
总线时钟
—
1
MHz
—
1
MHz
—
24
MHz
—
32.768
kHz
fFLASH
Flash 时钟
2
fLPTMR
LPTMR 时钟
fERCLK
外部参考时钟
fLPTMR_ERCLK LPTMR 外部参考时钟
fTPM
fUART0
—
16
MHz
TPM 异步时钟
—
8
MHz
UART0 异步时钟
—
8
MHz
1. VLPR 和 VLPS 模式下的频率限制会覆盖其他所有模块时序特性中的一切频率特性。无论是从 RUN 还是从 VLPR 进入
VLPS，VLPS 也适用同样的频率限制。
2. 仅当信号源为外部引脚时，才能在 VLPR 或 VLPS 下以此速度向 LPTMR 提供时钟。
Kinetis KL02 32 KB Flash, Rev 4 08/2014
15
Freescale Semiconductor, Inc.
通用
2.3.2 一般开关规格
这些一般规格适用于配置为 GPIO 和 UART 的所有信号。
表 14. 一般开关规格
说明
最小值
最大值
单位
注释
GPIO 引脚中断脉冲宽度（数字毛刺滤波器禁用）— 同步路径
1.5
—
总线时钟周期
1
外部 reset_b 和 NMI 引脚中断脉冲宽度 — 异步路径
100
—
ns
2
GPIO 引脚中断脉冲宽度 — 异步路径
16
—
ns
2
端口上升和下降时间
—
36
ns
3
最小值
最大值
单位
1. 必须满足更高的同步和异步时序要求。
2. 这是保证可以识别的最短脉冲。
3. 75 pF 负载
2.4 热学特性
2.4.1 热学操作要求
表 15. 热学操作要求
符号
说明
TJ
裸片结温
–40
125
°C
TA
环境温度
–40
105
°C
2.4.2 热属性
表 16. 热属性
16 QFN
24 QFN
32 QFN
单位
注释
热阻，连结到外部环境（自然对
流）
141
114
101
°C/W
1
RθJA
热阻，连结到外部环境（自然对
流）
55
42
35
°C/W
单层(1S)
RθJMA
热阻，连结到外部环境（空气速率
为 200 英尺/分钟）
120
96
84
°C/W
四层(2s2p)
RθJMA
热阻，连结到外部环境（空气速率
为 200 英尺/分钟）
49
36
30
°C/W
—
RθJB
热阻，连结到板
27
19
15
°C/W
板类型
符号
单层(1S)
RθJA
四层(2s2p)
说明
2
下一页继续介绍此表...
16
Freescale Semiconductor, Inc.
Kinetis KL02 32 KB Flash, Rev 4 08/2014
外设工作要求与特性
表 16. 热属性 (继续)
板类型
符号
—
RθJC
—
ΨJT
16 QFN
24 QFN
32 QFN
单位
注释
热阻，连结到管壳
20
3.4
3.4
°C/W
3
热特性参数，连结到外封装顶部中
心（自然对流）
23
15
11
°C/W
4
说明
1. 根据 JEDEC 标准 JESD51-2“集成电路热测试方法的环境条件—自然对流（静止空气）”或 EIA/JEDEC 标准 JESD51-6“集
成电路热测试方法的环境条件—强制对流（流动空气）
”确定。
2. 根据 JEDEC 标准 JESD51-8“集成电路热测试方法的环境条件—连结到电路板”确定。
3. 根据 MIL-STD 883 方法 1012.1“测试方法标准：微电路”确定，其中冷板温度用于外壳温度。值包括封装顶部和冷板之间
接口材料的热阻抗。
4. 根据 JEDEC 标准 JESD51-2“集成电路热测试方法的环境条件—自然对流（静止空气）”确定。
3 外设工作要求与特性
3.1 内核模块
3.1.1 SWD 电气特性
表 17. SWD 全电压范围电气特性
符号
说明
工作电压
J1
最小值
最大值
单位
1.71
3.6
V
0
25
MHz
1/J1
—
ns
20
—
ns
SWD_CLK 操作频率
• 串行线调试
J2
SWD_CLK 周期
J3
SWD_CLK 时钟脉冲宽度
• 串行线调试
J4
SWD_CLK 上升和下降时间
—
3
ns
J9
SWD_CLK 上升前的 SWD_DIO 输入数据建立时间
10
—
ns
J10
SWD_DIO 输入数据至 SWD_CLK 上升的保持时间
0
—
ns
J11
SWD_CLK 高电平至 SWD_DIO 数据有效时间
—
32
ns
J12
SWD_CLK 高电平至 SWD_DIO 高阻态时间
5
—
ns
Kinetis KL02 32 KB Flash, Rev 4 08/2014
17
Freescale Semiconductor, Inc.
外设工作要求与特性
J2
J3
J3
SWD_CLK（输入）
J4
J4
图 5. 串行线时钟输入时序
SWD_CLK（输入）
J9
SWD_DIO
J10
输入数据有效
J11
SWD_DIO
输出数据有效
J12
SWD_DIO
J11
SWD_DIO
输出数据有效
图 6. 串行线数据时序
3.2 系统模块
对于器件的系统模块，无特性要求。
3.3 时钟模块
18
Freescale Semiconductor, Inc.
Kinetis KL02 32 KB Flash, Rev 4 08/2014
外设工作要求与特性
3.3.1 MCG 规格
表 18. MCG 规格
符号
说明
最小值
典型值
最大值
单位
fints_ft
内部参考频率（慢速时钟）— 出厂时已在标称
VDD 和 25 °C 条件下调整
fints_t
内部参考频率（慢速时钟）—用户调整
注释
—
32.768
—
kHz
31.25
—
39.0625
kHz
Δfdco_res_t 在固定电压和温度下，经调整后的平均 DCO 输
出频率的分辨率 — 使用 C3[SCTRIM]和
C4[SCFTRIM]
—
± 0.3
± 0.6
%fdco
1
Δfdco_t
经调整后的平均 DCO 输出频率随电压和温度变
化的总偏差
—
+0.5/-0.7
±3
%fdco
1, 2
Δfdco_t
经调整后的平均 DCO 输出频率在固定电压和温
度范围(0 - 70 °C)条件下的总偏差
—
± 0.4
± 1.5
%fdco
1, 2
fintf_ft
内部参考频率（快速时钟）- 出厂时已在标称 VDD
和 25 °C 条件下调整
—
4
—
MHz
Δfintf_ft
内部参考时钟（快速时钟）随温度和电压变化的
频率偏差 — 出厂时已在标称 VDD 和 25 °C 条件
下调整
—
+1/-2
±3
%fintf_ft
fintf_t
内部参考频率（快速时钟）— 用户在标称 VDD 和
25 °C 条件下调整
3
—
5
MHz
2
floc_low
丢失外部时钟的最小频率 — 范围 = 00
(3/5) x
fints_t
—
—
kHz
floc_high
丢失外部时钟的最小频率 — 范围 = 01、10 或 11
(16/5) x
fints_t
—
—
kHz
31.25
—
39.0625
kHz
20
20.97
25
MHz
40
41.94
48
MHz
—
23.99
—
MHz
—
47.97
—
MHz
—
180
—
ps
7
—
—
1
ms
8
FLL
ffll_ref
FLL 参考频率范围
fdco
DCO 输出频率范
围
低范围(DRS = 00)
3, 4
640 × ffll_ref
中范围 (DRS = 01)
1280 × ffll_ref
fdco_t_DMX3 DCO 输出频率
2
低范围(DRS = 00)
5, 6
732 × ffll_ref
中范围(DRS = 01)
1464 × ffll_ref
Jcyc_fll
FLL 周期抖动
• fVCO = 48 MHz
tfll_acquire
1.
2.
3.
4.
5.
6.
7.
FLL 目标频率获取时间
测量此参数时，使用内部参考时钟（慢速时钟）作为 FLL 的参考时钟（FEI 时钟模式）。
此偏差与在标称 VDD 和 25 °C 条件下测定的出厂调整频率 fints_ft 相对应。
这些列出的典型值采用的是慢速内部参考时钟(FEI)，使用出厂调整值且 DMX32 = 0。
最终系统的时钟频率不得超过最大指定值。还须考虑 DCO 频率随电压和温度变化的偏差(Δfdco_t)。
这些列出的典型值采用的是慢速内部参考时钟(FEI)，使用出厂调整值且 DMX32 = 1。
生成的时钟频率不能超过器件的最大指定时钟频率。
此规格基于周期或频率的标准偏差(RMS)。
Kinetis KL02 32 KB Flash, Rev 4 08/2014
19
Freescale Semiconductor, Inc.
外设工作要求与特性
8. 此特性适用于以下任意时间：FLL 参考源或参考分频因子改变时；调整值改变时；DMX32 位改变时；DRS 位改变时；或
从“禁用 FLL”（BLPE、BLPI）变为“使能 FLL”（FEI、FEE、FBE、FBI）时。当晶振/谐振器用作参考时钟源时，此规格假定
其已运行。
3.3.2 振荡器电气特性
3.3.2.1
直流振荡器电气特性
表 19. 直流振荡器电气特性
符号
说明
VDD
供电电压
IDDOSC
最大值
单位
1.71
—
3.6
V
注释
1
—
500
—
nA
供电电流 - 高增益模式(HGO=1)
1
• 32 kHz
—
25
—
μA
Cx
EXTAL 管脚负载电容
—
—
—
2, 3
Cy
XTAL 管脚负载电容
—
—
—
2, 3
RF
反馈电阻 — 低频、低功耗模式(HGO=0)
—
—
—
MΩ
反馈电阻 — 低频、高增益模式(HGO=1)
—
10
—
MΩ
串联电阻 — 低频、低功耗模式(HGO=0)
—
—
—
kΩ
串联电阻 — 低频、高增益模式(HGO=1)
—
200
—
kΩ
峰峰值（振荡器模式）- 低频、低功耗模式(HGO=0)
—
0.6
—
V
峰峰值（振荡器模式）- 低频、高增益模式(HGO=1)
—
VDD
—
V
RS
5
Vpp
1.
2.
3.
4.
5.
典型值
供电电流 - 低功耗模式(HGO=0)
• 32 kHz
IDDOSC
最小值
2, 4
VDD=3.3 V，温度 =25 °C
参见晶振或谐振器制造商的建议
可使用内部集成电容或外部组件来提供 Cx、Cy。
选择低功耗模式时，RF 仅使用内部集成电阻，而不能使用外部电阻。
EXTAL 和 XTAL 引脚只应连接到所需的振荡器组件，而不得连接到其他任何器件。
3.3.2.2
符号
fosc_lo
tdc_extal
tcst
振荡器频率特性
表 20. 振荡器频率特性
说明
最小值
典型值
最大值
单位
振荡器晶振频率或谐振器频率 - 低频模式
(MCG_C2[RANGE]=00)
32
—
40
kHz
输入时钟占空比（外部时钟模式）
40
50
60
%
晶振启动时间 - 32 kHz 低频、低功耗模式
(HGO=0)
—
—
ms
晶振启动时间 - 32 kHz 低频、高增益模式
(HGO=1)
—
—
ms
20
Freescale Semiconductor, Inc.
注释
1 、, 2
Kinetis KL02 32 KB Flash, Rev 4 08/2014
外设工作要求与特性
1. 为了达到规格要求，务必遵循正确的 PC 板布局流程。
2. 晶体启动时间定义为从振荡器启动到 MCG_S 寄存器中的 OSCINIT 位置位之间的时间长度。
3.4 存储器和存储器接口
3.4.1 Flash 电气特性
本节介绍 Flash 存储器模块的电气特性。
3.4.1.1
Flash 时序特性 — 编程和擦除
下列规格表示内部电荷泵处于有效状态的时间，不包括命令执行时间。
表 21. NVM 编程/擦除时序特性
符号
说明
最小值
典型值
最大值
单位
注释
thvpgm4
长字编程高电压时间
—
7.5
18
μs
—
thversscr
扇区擦除高电压时间
—
13
113
ms
1
thversall
全部擦除高电压时间
—
52
452
ms
1
1. 最大时间，基于循环周期终止时的期望值。
3.4.1.2
符号
Flash 时序特性 - 命令
表 22. Flash 命令时序特性
说明
最小值
典型值
最大值
单位
注释
trd1sec1k
“读 1s 区”执行时间（Flash 扇区）
—
—
60
μs
1
tpgmchk
“程序校验”执行时间
—
—
45
μs
1
trdrsrc
“读资源”执行时间
—
—
30
μs
1
tpgm4
“程序长字”执行时间
—
65
145
μs
—
tersscr
“擦除 Flash 扇区”执行时间
—
14
114
ms
2
trd1all
“读 1s 所有块”执行时间
—
—
0.5
ms
—
trdonce
“读一次”执行时间
—
—
25
μs
1
“程序运行一次”执行时间
—
65
—
μs
—
tersall
“擦除所有块”执行时间
—
61
500
ms
2
tvfykey
“验证后门访问密钥”执行时间
—
—
30
μs
1
tpgmonce
1. 假定 Flash 时钟频率为 25 MHz。
2. 擦除参数的最大时间，基于循环周期终止时的期望值。
Kinetis KL02 32 KB Flash, Rev 4 08/2014
21
Freescale Semiconductor, Inc.
外设工作要求与特性
3.4.1.3
符号
Flash 高压电流特性
表 23. Flash 高压电流特性
说明
最小值
典型值
最大值
单位
IDD_PGM
高压 Flash 编程操作过程中的平均增加电流
—
2.5
6.0
mA
IDD_ERS
高压 Flash 擦除操作过程中的平均增加电流
—
1.5
4.0
mA
3.4.1.4
符号
可靠性特性
表 24. NVM 可靠性特性
说明
最小值
典型值 1
最大值
单位
注释
程序 Flash
tnvmretp10k 高达 10000 个周期后的数据保留时间
5
50
—
年
—
tnvmretp1k
高达 1000 个周期后的数据保留时间
20
100
—
年
—
nnvmcycp
周期寿命
10 K
50 K
—
周期
2
1. 典型数据保留值基于加速高温和 25 °C 恒温用例情况下所测得的响应。此项技术不适用工程通告 EB618。工程通告
EB619 中定义的典型耐受能力。
2. 擦写耐受能力表示-40 °C ≤ Tj ≤ 125 °C 温度范围内的编程/擦除次数。
3.5 安全性和完整性模块
对于器件的安全性和完整性模块，无特性要求。
3.6 模拟
3.6.1 ADC 电气特性
所有 ADC 通道满足 12 位单端精度特性。
3.6.1.1
12 位 ADC 操作条件
表 25. 12 位 ADC 操作条件
符号
描述
条件
最小值
典型值 1
最大值
单位
注释
VDDA
供电电压
绝对值
1.71
—
3.6
V
—
ΔVDDA
供电电压
VDD 的差值(VDD - VDDA)
-100
0
+100
mV
2
ΔVSSA
接地电压
VSS 的差值(VSS-VSSA)
-100
0
+100
mV
2
VREFH
ADC 高参考电压
1.13
VDDA
VDDA
V
3
下一页继续介绍此表...
22
Freescale Semiconductor, Inc.
Kinetis KL02 32 KB Flash, Rev 4 08/2014
外设工作要求与特性
表 25. 12 位 ADC 操作条件 (继续)
符号
描述
条件
最小值
典型值 1
最大值
单位
注释
VREFL
ADC 低参考电压
VSSA
VSSA
VSSA
V
3
VADIN
输入电压
VREFL
—
VREFH
V
—
CADIN
输入电容
—
4
5
pF
—
RADIN
输入串联电阻
—
2
5
kΩ
—
RAS
模拟源电阻（外
部）
• 8 位/10 位/12 位模式
12 位模式
4
fADCK < 4 MHz
fADCK
ADC 转换时钟频 ≤ 12 位模式
率
Crate
ADC 转换速率
—
—
5
kΩ
1.0
—
18.0
MHz
≤ 12 位模式
5
6
无 ADC 硬件平均值
20.000
—
818.330
Ksps
连续转换功能使能，后续转换
时间
1. 除非另有说明，否则典型值假定 VDDA = 3.0 V，Temp = 25°C，fADCK = 1.0 MHz。典型值仅供参考，并未在生产中进行
测试。
2. 直流电位差。
3. 在没有专用 VREFH 和 VREFL 引脚的封装中，VREFH 内部连接到 VDDA 上，而 VREFL 内部连接到 VSSA 上。
4. 此电阻是 MCU 的外部电阻。为达到最佳效果，模拟源电阻必须尽量小一些。此数据手册中的结果来自于模拟源电阻< 8
Ω 的系统。RAS/CAS 时间常数应当始终< 1 ns。
5. 要使用最大 ADC 转换时钟频率，必须使 CFG2[ADHSC]置位，并使 CFG1[ADLPC]清零。
6. 有关计算转换速率的相应准则和示例，请下载 ADC 计算器工具 。
简化的输入引脚
等效电路
Z ADIN
由输入保护
电路导致的
引脚漏电
Z AS
R AS
简化的通道选择
电路
R ADIN
ADC SAR
引擎
V ADIN
V AS
C AS
R ADIN
输入引脚
输入引脚
输入引脚
R ADIN
R ADIN
C ADIN
图 7. ADC 输入阻抗等效图
Kinetis KL02 32 KB Flash, Rev 4 08/2014
23
Freescale Semiconductor, Inc.
外设工作要求与特性
3.6.1.2
12 位 ADC 电气特性
表 26. 12 位 ADC 特性(VREFH = VDDA, VREFL = VSSA)
符号
IDDA_ADC
描述
条件 1
最小值
典型值 2
最大值
单位
注释
0.215
—
1.7
mA
3
1.2
2.4
3.9
MHz
2.4
4.0
6.1
MHz
tADACK =
1/fADACK
3.0
5.2
7.3
MHz
4.4
6.2
9.5
MHz
• 12 位模式
—
±4
±6.8
LSB4
5
•
工商网监
湘ICP备2023018690号
