MC14049UBDR2

MC14049UB Hex Buffers The MC14049UB hex inverter/buffer is constructed with MOS P−channel and N−channel enhancement mode devices in a single monolithic structure. This complementary MOS device finds primary use where low power dissipation and/or high noise immunity is desired. This device provides logic−level conversion using only one supply voltage, VDD. The input−signal high level (VIH) can exceed the VDD supply voltage for logic−level conversions. Two TTL/DTL Loads can be driven when the device is used as CMOS−to−TTL/DTL converters (VDD = 5.0 V, VOL  0.4 V, IOL ≥ 3.2 mA). Note that pins 13 and 16 are not connected internally on this device; consequently connections to these terminals will not affect circuit operation. Features • • • • • • • 16 TSSOP−16 DT SUFFIX CASE 948F Value Unit −0.5 to +18.0 V Input Voltage Range (DC or Transient) −0.5 to +18.0 V Vout Output Voltage Range (DC or Transient) −0.5 to VDD +0.5 V Iin Input Current (DC or Transient) per Pin ± 10 mA Iout Output Current (DC or Transient) per Pin +45 mA PD Power Dissipation, per Package (Note 14) Plastic SOIC mW 14 049U ALYW 1 16 SOEIAJ−16 F SUFFIX CASE 966 MC14049UB ALYW 1 A WL, L YY, Y WW, W = Assembly Location = Wafer Lot = Year = Work Week 825 740 Ambient Temperature Range −55 to +125 °C Storage Temperature Range −65 to +150 °C 260 °C Lead Temperature (8−Second Soldering) 14049U AWLYWW 1 DC Supply Voltage Range TL MC14049UBCP AWLYYWW 16 VDD Vin TA Tstg 16 PDIP−16 P SUFFIX CASE 648 SOIC−16 D SUFFIX CASE 751B MAXIMUM RATINGS (Voltages Referenced to VSS) Parameter MARKING DIAGRAMS 1 High Source and Sink Currents High−to−Low Level Converter Supply Voltage Range = 3.0 V to 18 V Meets JEDEC UB Specifications VIN can exceed VDD Improved ESD Protection on All Inputs Pb−Free Packages are Available* Symbol http://onsemi.com Maximum ratings are those values beyond which device damage can occur. Maximum ratings applied to the device are individual stress limit values (not normal operating conditions) and are not valid simultaneously. If these limits are exceeded, device functional operation is not implied, damage may occur and reliability may be affected. 14. Temperature Derating: All Packages: See Figure 4. ORDERING INFORMATION See detailed ordering and shipping information in the package dimensions section on page 145 of this data sheet. *For additional information on our Pb−Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D. This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields referenced to the VSS pin, only. Extra precautions must be taken to avoid applications of any voltage higher than the maximum rated voltages to this high−impedance circuit. For proper operation, the ranges VSS  Vin  18 V and VSS  Vout  VDD are recommended.  Semiconductor Components Industries, LLC, 2004 December, 2004 − Rev. 6 142 Publication Order Number: MC14049UB/D MC14049UB Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD). Unused outputs must be left open. VDD 1 16 NC OUTA 2 15 OUTF INA 3 14 INF OUTB 4 13 NC INB 5 12 OUTE OUTC 6 11 INE 7 10 OUTD INC VSS 8 9 IND NC = NO CONNECTION VDD 3 2 5 4 7 6 9 10 11 12 14 15 MC14049UB NC = PIN 13, 16 VSS = PIN 8 VDD = PIN 1 VSS Figure 3. Circuit Schematic Figure 2. Logic Diagram MC14049UB Figure 1. Pin Assignment ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ (1/6 of circuit shown) ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS) − 55
C Characteristic Output Voltage Vin = VDD or 0 Symbol 25
C 125
C VDD Vdc Min Max Min Typ (Note 15) Max Min Max Unit “0” Level VOL 5.0 10 15 − − − 0.05 0.05 0.05 − − − 0 0 0 0.05 0.05 0.05 − − − 0.05 0.05 0.05 Vdc “1” Level VOH 5.0 10 15 4.95 9.95 14.95 − − − 4.95 9.95 14.95 5.0 10 15 − − − 4.95 9.95 14.95 − − − Vdc “0” Level VIL 5.0 10 15 − − − 1.0 2.0 2.5 − − − 2.25 4.50 6.75 1.0 2.0 2.5 − − − 1.0 2.0 2.5 5.0 10 15 4.0 8.0 12.5 − − − 4.0 8.0 12.5 2.75 5.50 8.25 − − − 4.0 8.0 12.5 − − − 5.0 10 15 – 1.6 – 1.6 – 4.7 − − − – 1.25 – 1.3 – 3.75 – 2.5 – 2.6 – 10 − − − – 1.0 – 1.0 – 3.0 − − − IOL 5.0 10 15 3.75 10 30 − − − 3.2 8.0 24 6.0 16 40 − − − 2.6 6.6 19 − − − mAdc Input Current Iin 15 − ± 0.1 − ± 0.000 01 ± 0.1 − ± 1.0 Adc Input Capacitance (Vin = 0) Cin − − − − 10 20 − − pF Quiescent Current (Per Package) IDD 5.0 10 15 − − − 1.0 2.0 4.0 − − − 0.002 0.004 0.006 1.0 2.0 4.0 − − − 30 60 120 Adc IT 5.0 10 15 Vin = 0 or VDD Input Voltage (VO = 4.5 Vdc) (VO = 9.0 Vdc) (VO = 13.5 Vdc) “1” Level VIH (VO = 0.5 Vdc) (VO = 1.0 Vdc) (VO = 1.5 Vdc) Output Drive Current (VOH = 2.5 Vdc) (VOH = 9.5 Vdc) (VOH = 13.5 Vdc) Vdc Vdc IOH Source (VOL = 0.4 Vdc) (VOL = 0.5 Vdc) (VOL = 1.5 Vdc) Sink Total Supply Current (Note 16 and 17) (Dynamic plus Quiescent, Per Package) (CL = 50 pF on all outputs, all buffers switching) mAdc IT = (1.8 A/kHz) f + IDD IT = (3.5 A/kHz) f + IDD IT = (5.3 A/kHz) f + IDD 15. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance. 16. The formulas given are for the typical characteristics only at 25
C. 17. To calculate total supply current at loads other than 50 pF: http://onsemi.com 143 Adc MC14049UB IT(CL) = IT(50 pF) + (CL − 50) Vfk where: IT is in A (per package), CL in pF, V = (VDD − VSS) in volts, f in kHz is input frequency, and k = 0.002. http://onsemi.com 144 MC14049UB ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ SWITCHING CHARACTERISTICS (Note 18) (CL = 50 pF, TA = 25
C) Characteristic Symbol Output Rise Time tTLH = (0.8 ns/pF) CL + 60 ns tTLH = (0.3 ns/pF) CL + 35 ns tTLH = (0.27 ns/pF) CL + 26.5 ns Output Fall Time tTHL = (0.3 ns/pF) CL + 25 ns tTHL = (0.12 ns/pF) CL + 14 ns tTHL = (0.1 ns/pF) CL + 10 ns tTLH Propagation Delay Time tPLH = (0.38 ns/pF) CL + 61 ns tPLH = (0.20 ns/pF) CL + 30 ns tPLH = (0.11 ns/pF) CL + 24.5 ns tPLH VDD Vdc Min Typ (Note 19) Max 5.0 10 15 − − − 100 50 40 160 100 60 5.0 10 15 − − − 40 20 15 60 40 30 5.0 10 15 − − − 80 40 30 120 65 50 Unit ns tTHL ns ns Propagation Delay Time tPHL tPHL = (0.38 ns/pF) CL + 11 ns 5.0 − 30 60 tPHL = (0.12 ns/PF) CL + 9 ns 10 − 15 30 tPHL = (0.11 ns/pF) CL + 4.5 ns 15 − 10 20 18. The formulas given are for the typical characteristics only at 25
C. 19. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance. ns ORDERING INFORMATION Package Shipping† MC14049UBCP PDIP−16 2,000 Units / Box MC14049UBCPG PDIP−16 (Pb−Free) 2,000 Units / Box MC14049UBD SOIC−16 2,400 Units / Box MC14049UBDG SOIC−16 (Pb−Free) 2,400 Units / Box MC14049UBDR2 SOIC−16 2,500 / Tape & Reel MC14049UBDR2G SOIC−16 (Pb−Free) 2,500 / Tape & Reel MC14049UBDT TSSOP−16 96 Units / Rail MC14049UBDTEL TSSOP−16* 96 Units / Rail MC14049UBDTR2 TSSOP−16* 2,500 / Tape & Reel MC14049UBF SOEIAJ−16 See Note 20 MC14049UBFEL SOEIAJ−16 See Note 20 Device 20. For ordering information on the EIAJ version of the SOIC packages, please contact your local ON Semiconductor representative. †For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D. *This package is inherently Pb−Free. Vout , OUTPUT VOLTAGE (Vdc) 18 15 10 5 VDD = 15 Vdc VDD = 10 Vdc −55°C VDD = 5 Vdc +125°C 5 10 15 Vin, INPUT VOLTAGE (Vdc) 18 Figure 4. Typical Voltage Transfer Characteristics versus Temperature http://onsemi.com 145 MC14049UB VDD 1 VDD 1 IOH 8 IOL VOH 8 VSS VDS = VOH − VDD VDD = VOL 160 I OL, OUTPUT SINK CURRENT (mAdc) 0 I OH , OUTPUT SOURCE CURRNT (mAdc) VOL VSS VGS = 5.0 Vdc −
10 VGS = 15 Vdc 120 −
20 VGS = 10 Vdc −
30 −
40 VGS = 15 Vdc −
50 −
10 MAXIMUM CURRENT LEVEL −
8.0 −
6.0 −
4.0 −
2.0 VDS, DRAIN−TO−SOURCE VOLTAGE (Vdc) MAXIMUM CURRENT LEVEL 40 VGS = 5.0 Vdc 0 0 VGS = 10 Vdc 80 0 Figure 5. Typical Output Source Characteristics 2.0 4.0 6.0 8.0 VDS, DRAIN−TO−SOURCE VOLTAGE (Vdc) 10 Figure 6. Typical Output Sink Characteristics VDD PD , MAXIMUM POWER DISSIPATION (mW) PER PACKAGE 1 PULSE GENERATOR 1200 1100 1000 8 900 825 800 740 700 600 20 ns VSS CL 20 ns INPUT VDD 90% 50% (P) PDIP 500 400 10% 300 200 100 0 Vout Vin (D) SOIC 175 mW (P) 120 mW (D) OUTPUT 25 50 75 VSS tPHL 100 125 150 175 TA, AMBIENT TEMPERATURE (°C) Figure 7. Ambient Temperature Power Derating http://onsemi.com 146 tPLH VOH 90% 50% 10% tTHL tTLH Figure 8. Switching Time Test Circuit and Waveforms VOL