PT4302-X

PT4302 低功耗 315/434 MHz OOK/ASK 超外差接收机 产品简述 PT4302 是一个低功耗和高整合度 OOK/ASK 超外差式接 收机芯片，适合使用在 315 MHz 和 434 MHz 频带。此芯 片组成包括低噪声放大器(LNA)、混频器(Mixer)、锁相环 式本振及环路滤波器、中频及限制放大器、OOK/ASK 解 调器、可选择式基频数据滤波器和数据输出电路。PT4302 是使用 16 脚的 SSOP 包装，操作温度范围是 - 40 到 +85°C。 产品特点 • 低动态工作电流 (在 315 MHz 操作时为 2.7 mA) • 仅需极少数的外部零件 • -111 dBm 高接收灵敏度 (2 Kb/s 及 AM 99% 方波调 变讯号) • 2.4 V 到 5.5 V 电压操作范围 • 250 MHz 到 500 MHz 频率工作范围 • 传输速率可到 10 Kb/s 产品应用 • • • • • 无线开门 遥控系统 汽车防盗 保全保安 无线感测 功能方块图 Tel: 886-66296288‧Fax: 886-29174598‧http://www.princeton.com.tw‧2F, 233-1, Baociao Road, Sindian, Taipei 23145, Taiwan PT4302 应用电路 应用电路组件表 编号 数值 单位 說明 315 MHz 433.92 MHz L1 82 n 47 n H 天线端输入阻抗匹配, 使用绕线电感 L2 39 n 27 n H 天线端静电防护, 使用绕线电感 (option) C1 1.8 p 1.0 p F 天线端输入阻抗匹配 C2, C3, C4 100 n 100 n F 电源滤波电容 C5 470 n 470 n F CTH 电容, 影响编码格式及起动时间 C6 220 p 220 p F 可视晶振厂家或频率修正调整数值 R1 10 10 Ω 电源滤波电阻 (option) R2, R3, R4, R5 10 K 10 K Ω 与 MCU 界面电阻(option) R6 8.2 M 8.2 M Ω 降低数据输出噪声 (option) F1 10.7 10.7 MHz X1 9.509 13.226 MHz U1 PT4302 IC PT4302 IC U1 带通滤波器 晶振 接收芯片 注： 1. L1 和 C1 为输入匹配使用，需依不同的电路板或天线作微调。 2. C5 需依据不同的传输速率或编码型式作调整。 3. F1 是 10.7 MHz 的陶磁滤波器，建议使用型号是 Murata SFELA10M7HA00-B0。 4. Option 部份的零件可视需要使用。 V1.1C 2 February 2010 PT4302 采购信息 定购编号 PT4302-X 包装型式 16 Pins, SSOP, 150 mil 正印 PT4302-X 脚位图 脚位说明 V1.1C 引脚名称 输出/输入 说明 VSSLO G 本振电路接地端 1 VSSRF G 射频电路接地端 2 ANT I 天线输入端 3 VRF P 射频稳压电源 4 MIXOUT O 混频器输出端 5 VBB P 基频稳压电源 6 IFIN I 中频放大器输入端 7 VDD5 P 5 V 输入电源 8 VSSBB G 基频电路接地端 9 SELB I 数据滤波器频宽选择 (Pin B) 10 SELA I 数据滤波器频宽选择 (Pin A) 11 CE I 电源作动开关,接到高电位使芯片工作 12 DO O 数据解调输出 13 CTH I/O 数据解调器准位电容 14 VLO P 本振电路电源 15 REFOSC I 晶振输入 16 3 引脚序号 February 2010 PT4302 功能说明 电源 PT4302 内部有一稳压器供应该芯片所有电源。所以除了 VDD5 之外，必需要将所有电源脚位连接起来，并放置适当的旁 路电容。只有 VDD5 (pin8)需要接到外部电源，并配合适当的 R-C 滤波电路来降低输入电源噪声。PT4302 可以工作的电 压范围为 2.4V 到 5.5V。 射频前端 PT4302 的天线端输入(ANT pin)可以经由 L-型匹配电路来接近 50 欧母阻抗，一般为电感落地再串联电容来达成，电感与 电容的数值请参考应用电路及组件表。不同的电路板、布局的方式或者是不同的电容、电感供货商都可能造成匹配数值 需要微调。下图为 L-型匹配电路，右侧的表格为 PT4302 在几个不同频点的输入阻抗。 RF 频率 fRX 315 MHz 340 MHz 390 MHz 433.92 MHz 天线端输入阻(Pin 3) Normalized to 50Ω  1.328 － j213.91 1.602 － j195.74 2.469 － j170.92 2.086 － j152.17 天线端静电防护 PT4302 IC 在天线端输入(ANT pin)的静电(HBM)防护能力大于 3KV，但通常在系统级会要求更高的静电防护能力。这些 防护能力必需靠外部的零件来加强。将 L1 电感由芯片式电感换成绕线式电感，约可增加 KV 级的静电防护能力。如果需 要更高的静电防护，可以在 C1 之前再加上一落地绕线式电感 L2，能有效提升系统级的静电防护能力。 RF 频率 fRX 315 MHz 340 MHz 390 MHz 433.92 MHz ANT C1 3 L2 L1 L2 建议数值 39nH 39nH 33nH 27nH 晶振 PT4302 晶振电路的设计，是仅留单一脚位(REFOSC)与外部连接。使用方式有两种，一是直串联晶振(落地)起振；第二 是外部输入讯号。当使用晶振时，最小的振幅约 300 mVPP 。当使用外部讯号输入时，振幅应限制在 0.3 VPP 到 1.5 VPP 之间，且需外加一个交流偶合电容防止两端直流准位有差异。PT4302 是使用超外差架构，中频为 10.7MHz，所以本振 的频率应该是： fLO = fTX ± 10.7 MHz (fLO：本振频率；fTX：发射器频率) 因为本振的频率为晶振频率的 32 倍，所以适合晶振的频率为： fREFOSC = fLO / 32 = (fTX ± 10.7 MHz) / 32 (fREFOSC：晶振频率) V1.1C 4 February 2010 PT4302 由于 PT4302 无镜频讯号消除的功能，所以本振频率可以比发射频率高或低。但因频率低耗电少一些，所以如无其它原 因，建议使用较低的频率。下表列出几个对应发射频率使用的晶振。 发射器频率 fTX PT4302 晶振频率 fREFOSC 315 MHz 340 MHz 390 MHz 433.92 MHz 9.509 MHz 10.29 MHz 11.853 MHz 13.226 MHz PT4302 的晶振频率与中频频率 10.7 MHz 接近，所以在 PCB 布板时两者讯号应尽量避免互相接近或交叉，以免造成干 扰影响接收性能。 锁相环 PT4302 利用一个除 32 的锁相环来产生接收机的本振讯号(LO)。PLL 部份整合了电压控制振荡器(VCO)、晶振电路、除 32 的除法器电、荷泵、环路滤波器及相位频率侦测器(PFD)在芯片之中。PFD 侦测频率误差后，将修正的电压讯号透过 频宽约 200 KHz 的环路滤波器来控制 VCO 频率，而产生 LO 讯号。VCO 在除 32 后将频率送回 PFD 作比较，如此产生 一个回授的环路。另外一个比较讯号来自晶振，所以晶振的频率为 fREF = (fRF – fIF) / 32。下图为 PLL 工作原理的基础说 明。 ASK 解调器 OOK/ASK 讯号经由降频到 10.7 MHz，由外部阻抗为 330 奥姆的陶瓷滤波器过滤噪声。此 10.7 MHz 的中频讯号经对数 放大器放大后形成 RSSI 讯号，后续的解调工作则是经由比较 RSSI 的讯号所达成。RSSI 讯号经过数据滤波器消除高频 讯号，再由数据产生器比较出所需的解调数据。 数据滤波器 数据滤波器主要功用是消除 OOK/ASK 解调后的噪声，解调器频宽可以依据不同应用来作选择，原则上可参考下面的关 系式： BWDF = 0.65 / 最短的数据宽度 (BWDF：数据滤波器频宽) PT4302 数据滤波器频宽可经由输入脚 SELA 和 SELB 作调整，因为参考频率来自晶振，所以频宽会和操作频率有关。下 面列出两个常用频段其数据滤波器频宽的设定值。 V1.1C SELA SELB 1 1 0 0 1 0 1 0 数据滤波器频宽 BWDF fRF = 315 MHz fRF = 433.92 MHz 900 Hz 1250 Hz 1800 Hz 2500 Hz 3600 Hz 5000 Hz 7200 Hz 10000 Hz 5 February 2010 PT4302 数据产生器 数据产生器的主要目地是将仿真讯号转换成逻辑位准的数字讯号，利用调整芯片外部 CTH 电容及芯片内部 RTH 电阻将仿 真讯号过滤成一类似直流的门坎电压。此门坎比较电压再与原输入讯号作比较，产生逻辑讯号输出。通常此 RC 的时间 常数约在 2 ms 到 20 ms。依据不同的编码方式，数据模式或传输率可以调整 CTH 来得到一组符合需求的时间常数。 由于芯片内部 RTH 约 25 K，一般建议的时间常数约是五倍的传输率，所以在选择 CTH 电容时可用下面的式子作大概估算。 CTH = τ / RTH 通常 CTH 可以使用标准的 ±20% X7R 贴片电容。 数据输出噪声 当发射器没有送出讯号的时候，OOK/ASK 的数据输出看起来是类似任意的噪声。大多数的译码器是可分办讯号与噪声， 但对于部份的解调系统却会构成困扰。要减少这些噪声可以有两个方式： 1. 改变 ASK 解调器的门坎电压，使得较小讯号不被解调出。 2. 在数据输出时增加滤波器过滤高频噪声或突波。 最简单的方法将 CTH 脚接一大电阻到 VSS 或是芯片内部的电源，通常为 5.1 MΩ 到 8.2 MΩ，使的门坎电压有 20 mV 到 30 mV 的位移。这时候较小的射频讯号就无法被解调出来，形成类似静音的效果。代价是会对接收感度造成影响，好处 是当无讯号输入或是讯号很小的时候，数据输出噪声会大幅减少。 下图为一个示范电路。当大电阻 R6 接到芯片内部电源，Pin15 VLO 时，在类似静音的情况下 DO 输出会保持在低电位。 如果使用的环境噪声非常严重，可降低 R6 的电阻值，以得到更好的噪声抑制效果；但也必须牺牲更多的接收感度。 接收感度及讯号选择度 在数字接收系统中， 接收机感度通常定义在一个特定的输出误码率(BER)之下所能接收到的最小讯号。PT4302 在 315MHz 时的接收感度约为 -112 dBm。( 此时的调变方式是 OOK 调变，RF 输入阻抗匹配至 50 Ω，传输数率为 2 Kb/s，基频数 据为 50%占空比的方波讯号)，而误码率设为 0.1%。在 433.92 MHz 时的接收感度一般为 -111dBm。 接收机感度的好坏通常受到几个部份所影响，如 RF 前端电路，外接 10.7 MHz 滤波器的特性，以及数据滤波器的设定等。 10.7 MHz 的中频滤波器不仅提供了对接收讯号有选择性，也可以抑制滤波器频宽之外的干扰讯号。但是在频宽内的干扰 讯号将一视同仁的被解调出来，中频滤波器是无法抑制此类的干扰。 V1.1C 6 February 2010 PT4302 电源控制 电源作动 (CE) 脚控制 PT4302 电源的开关。高电压为开，低电压(0V)为关。在 CE 关闭时，IC 的漏电流少于 1 μA。当电 源 CE 由低转高电位时，PT4302 需耗少于 10 mS 来解回正确的数据。 下图输入讯号为 fRF=315 MHz，PRF=–110 dBm，CTH=100 nF 及 DRATE=2 Kb/s 时，每 200 mS 对 CE 脚作开关来演示作 动初始的时间关系图。 天线设计 对于操作在 50 Ω 的系统而言，使用一个 λ/4 单阜天线，我们使用下面公式计算此天线需要的长度 L(公分)。例如，假如频 率为 315 MHz，天线的 λ/4 长度则为 22.6 公分。 L= 7132 f 如果在应用上算出天线长度太长时则可以改成 λ/8、λ/16 等，并不会降低输入反射失真。不过此时输入匹配电路就要重新 调 整 至 最 佳 化 ， 注 意 通 常 太 短 的 天 线 接 收 灵 敏 度 会 较 差 并 且 接 收 距 离 也 会 变 短 。 λ/4 单 阜 天 线 多 采 用 单 心 线 (0.8mm~1.6mm)，应避免使用多蕊线。当使用 FR4 印刷电路版(εr = 4.7)时，搭配 30 mil 的线宽，L (单位：公分)天线的 长度可以使用下面公式计算之；其中 c 为光速 (3 X 1010 cm/s)。 L= c 4× f × εr 电路板布局考虑 要有好的 RF 性能，适当的 PCB 布局是非常重要的。在可容许范围内，建议使用双层 PCB 布局以便于在其中一层可以加 上連续的接地平面，大量的 via holes 可以将上层接地部分連接至下层的接地平面，注意 PCB 设计包含天线回路，在天 线底下必须没有接地平面。大片的接地以及所有的接地尽可能接近 VSS 脚，都能减少噪声偶合进 IC 内部。为了减少电 源在线的噪声影响到感度，建议每一个电源有独立的滤波电路。一般为串联电阻及并联电容落地的滤波电路。 V1.1C 7 February 2010 PT4302 应用范例 315 MHZ 接收器与译码器应用 下面电路图是 PT4302 在 315 MHz 的典型应用范例。接收器保持在连续工作状态，译码器则是使用 6 位的编码位置来作 译码。 当编码器每个数据区块如果间隔时间太长时，需要增加 C5 的值以得到较佳的接收效果。如果需要改变成其它的数据速 率，可以变更 R2 的值。 V1.1C 零件 产品编号 供货商 说明 U1 PT4302-X Princeton Technology Corp. UHF OOK/ASK receiver U2 PT2272 Princeton Technology Corp. Remote control decoder F1 SFELA10M7HA00-B0 Murata C1 - - 2.7 pF SMD capacitor C2 - - 100 nF SMD capacitor C3 - - 4.7 μF SMD capacitor C4 - - 100 nF SMD capacitor C5 - - 660 nF SMD capacitor R1 - - 1 KΩ SMD resistor with 5% tolerance R2 - - 680 KΩ SMD resistor with 5% tolerance X1 - - 9.509 MHz crystal with maximum 80 Ω ESR D1 - - Red LED 8 10.7 MHz ceramic filter with 180 KHz BW February 2010 PT4302 最大范围说明 参数 输入电压 仿真脚位电压范围 数字脚位电压范围 操作温度范围 储存温度范围 标示 VDD5 ― ― TA TSTG 最小 –0.3 –0.3 –0.3 –40 –55 最大 6 3 6 +85 +125 单位 V V V °C °C 封装温度特性 参数 标示 说明 最小 一般 Rja – 37.15 从芯片内部到外部环境 TA=27 °C Rjc – 1 从芯片内部到封装表面 注： Rja 测试环境：将芯片安装在布满铜箔的四层电路板上；散热片与电路板的间距为 0.1mm，消散功率为 1.15 瓦。 V1.1C 9 最大 – 1.8 单位 °C/W February 2010 PT4302 电气特性 测试环境：VDD5 = 5.0 V, VSS = 0 V, CE = “High”, TA = +27°C, fRF= 315 MHz, fREFOSC = 9.509 MHz. 参数 标示 说明 最小 一般 最大 单位 V 一般特性 输入电压 VDD5 消耗电流 IDD5 2.4 – – – 250 –20 – – – – – – – 5.0 2.7 2.9 – – –15 –112 –106 –111 –105 2 – 5 5.5 3.0 3.2 1 500 – –109 –103 –108 –102 10 –80 8 ZOUT, MIXER 40 39 – – 300 43 42 5.7 6.1 330 46 45 6.3 6.7 360 中频频率 fIF – 10.7 – MHz 中频频宽 BWIF – 180 – KHz 中频输入阻抗 RSSI 斜率 ZIN,IF SLRSSI 300 9.5 330 11.5 360 13.5 Ω mV/dB – – – – – 0.9 1.8 3.6 7.2 ±100 – – – – – 7 0.3 220 – – – – 32 16 1.5 550 – MHz V MHz – 0.8 – – 0.9 – – – – 20 – – 10 – 0.2 – – 0.1 – VDD5 VDD5 μA VDD5 VDD5 μs 静态电流 频率范围 最大输入讯号 接收感度 1 传输速率 本振外漏 系统起动时间 ISTBY fRF PRF,MAX SIN DRATE LLO TSTUP 仅连接 VDD5 fRF=315 MHz fRF=434 MHz CE=“Low” ASK2, DRate=2 Kb/s, 315 MHz OOK, DRate=2 Kb/s, 315 MHz ASK2, DRate=2 Kb/s, 434 MHz OOK, DRate=2 Kb/s, 434 MHz 从天线端量测 RF input power=–60 dBm mA μA MHz dBm dBm dBm Kb/s dBm ms 射频 前端 电压增益 GVRF 噪声指数 NFRF 混频器输出阻抗 匹配到 50 歐姆, 315 MHz 匹配到 50 歐姆, 434 MHz 匹配到 50 歐姆, 315 MHz 匹配到 50 歐姆, 434 MHz dB dB Ω 中频部份 与外部 10.7MHz 陶瓷滤波器频 宽有关 解调器 解调器后端频宽 BWDF CTH 漏电流 IZCTH SELA = SELB = "High” SELA = ”High”; SELB = ”Low” SELA = ”Low”; SELB = ”High” SELA = SELB = ”Low” TA = +85°C KHz nA 锁相环 参考频率 参考讯号电压幅度 VCO 频率范围 除数 fREFOSC VREF fVCO DIV 峰对峰电压 (VPP) 数字及控制接口 High - 输入电压 Low - 输入电压 输出电流 High - 输出电压 Low - 输出电压 输出上升/下降时间 VIN,High VIN,Low IOUT VOUT,High VOUT,Low tR/ tF CE, SELA, SELB pins CE, SELA, SELB pins DO pin, push-pull DO pin, IOUT = -1 μA DO pin, IOUT = +1 μA DO pin, CLOAD = 15 pF 注： 1. BER = 1e-3 2. AM 99% 方波调变 V1.1C 10 February 2010 PT4302 V1.1C 图 1. 消耗电流对输入电压 图 2. 内置稳压器特性 图 3. 消耗电流对操作频率 图 4. 消耗电流对操作溫度 图 5. S11 Smith Plot of ANT 图 6. 感度对温度 图 7. 315MHz 附近的讯号选择度 图 8. 434MHz 附近的讯号选择度 11 February 2010 PT4302 测试板布局图 V1.1C 12 February 2010 PT4302 封装信息 16 Pins, SSOP 标示 最小 一般 最大 A A1 A2 b c D E E1 e L1 0.10 1.245 0.203 0.102 4.90 BSC 6.00 BSC 3.90 BSC 0.635 BSC 1.04 REF 1.75 0.305 0.254 θ 0º - 8º 注： 1. 参考 JEDEC MO-137AB 2. 单位：mm V1.1C 13 February 2010 PT4302 IMPORTANT NOTICE Princeton Technology Corporation (PTC) reserves the right to make corrections, modifications, enhancements, improvements, and other changes to its products and to discontinue any product without notice at any time. PTC cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a PTC product. No circuit patent licenses are implied. Princeton Technology Corp. 2F, 233-1, Baociao Road, Sindian, Taipei 23145, Taiwan Tel: 886-2-66296288 Fax: 886-2-29174598 http://www.princeton.com.tw V1.1C 14 February 2010