注 文 コ ー ド No. N※6819
N※6819
N2000
L C86F3548A
C MOS CMOS LSI 64K ROM48K CGROM16K フラッシュメモリ 64K バイト(ROM48K バイト+CGROM16K バイト), RAM640 CRT RAM176× RAM640 バイト,CRT 表示用 RAM176×9 ビット内蔵
8 ビット 1 チップマイクロコンピュータ
概要 L C86F3548Aは、CMOS8ビット1チップマイクロコンピュータLC863500シリーズのフ ラッシュメモリ内蔵型マイクロコンピュータです。最小バスサイクルタイム0.424ms で動作するCPU 部を核に、64Kバイトフラッシュメモリ(48KバイトプログラムROM,16KバイトCGROM), 640バイトRAM,176×9ビットCRT表示用RAM,2チャネル×16ビットタイマ/カウンタ, 3チャネル×7ビットPWM,4チャネル×6ビットADコンバータ,IICバス対応シリアルインタ フェース, OSD機能等を1チップに集積したTV制御用8ビットマイクロコンピュータです。 オンボード書き込み機能により、実装状態でのプログラム更新が可能です。 特長 ■ 内蔵するフラッシュメモリ 64Kバイト ・プログラムROM 48Kバイト(オンボード書き込み機能を使用する場合、2Kバイトのローダー プログラムが常駐) ・キャラクタROM 16Kバイト ・ページ単位の書き換え 128バイト/ページ ・書き換え可能回数 100回(Ta=25℃±2℃) ■ 内蔵するRAM ・640×8ビット(ROM訂正用128バイト含む) ・176×9ビット(CRT表示用) 48KバイトプログラムROM,640バイトRAMのうち、使用できるプログラムROM容量,RAM容 量は、オプションで選択した適用するマスクROM版のROM容量,RAM容量と同じになります。
L C86F3548Aで使用 できるRAM容量(ROM訂 正用128バイト含む) 512バイト 512バイト 512バイト 512バイト 512バイト
LC86F3548Aを 適用するマスクROM版 LC863532 LC863528 LC863524 LC863520 LC863516
LC86F3548Aで 使用できるプログラムROM容量 32768バイト 28672バイト 24576バイト 20480バイト 16384バイト
・ オプションでフラッシュ版を選択した場合には、プログラムROM48Kバイトが使用可能で、RAMは6 40バイトと512バイトが選択可能です。また、オンボード書き込み使用をオプション選択した場合は4 6Kバイト(B800h)以降の2Kバイトにローダープログラムがリンクされます。
Ver.1.00 32700
00000 HK IM No.0000-1/16 N2000 HK IM ◎新藤 No.6819-1/22
LC86F3548A
■OSD機能 ・画面表示 ・表示用RAM
:36文字×16行(ソフトウェアにより対応) :176ワード(1ワード=9ビット) 表示エリア : 36ワード×4行 制御エリア : 8ワード×4行 ・文字の種類 :16×32フォント 252種(このうちテスト用1文字を含む4文字は固定) :任意の文字数を分割使用可 (例 16×16フォント×2) ・表示色 :8色(デジタルモード)/16色(アナログモード:1VP−P出力) 文字,文字背景,文字縁取り,全背景それぞれ表示可能 ・行単位で表示モード指定可能 キャプション・テキストモード/OSDモード1/OSDモード2(クォーターサイズ)/簡易グラ フィックモード ・行単位で垂直表示開始ライン,水平表示開始位置指定可能 ・行単位でのシャッタ機能(表示開始または表示停止ライン指定)とスクロール機能 ・行単位でキャラクタ水平ピッチ(9∼16ドット)
*1 *1
,垂直ピッチ(1∼32ドット)指定可能
・行単位で10種類のキャラクタサイズ指定可能 (水平方向×垂直方向)= (1×1),(1×2),(2×2),(2×4) (1.5×1),(1.5×2),(3×2),(3×4) (0.5×0.5),(0.75×0.5) ・簡易グラフィック機能(1キャラクタ:16×16フォントを4色でペイント可能) ・表示用発振回路内蔵 *1(注)表示モードにより可能範囲が異なります。詳しくはユーザーズ・マニュアルを参照してください。 ■バスサイクルタイム/命令サイクルタイム
バスサイクルタイム 0.424ms 7.5ms 183.1ms 命令サイクルタイム 0.848ms 15.0ms 366.2ms システムクロック発振源 内蔵VCO 内蔵RC発振 水晶(X’tal)発振 発振周波数 14.16MHz 800kHz 32.768kHz 電源電圧 4.5∼5.5V 4.5∼5.5V 4.5∼5.5V
■ポート ・入出力ポート プログラムでニブル単位の入出力指定可能なポート て使用することが出来ます) プログラムでビット単位の入出力指定可能なポート ■ADコンバータ ・ 4チャネル×6ビットADコンバータ :4ポート(16本) :4ポート(24本) :1ポート( 8本)
(オプションでNchオープンドレイン出力を選択したビットは、出力指定されていても、入力ポートとし
■シリアルインタフェース ・IICバスマルチマスタ対応シリアルインタフェース 内部回路1本,端子2系統 データ端子,クロック端子どうしを短絡可 ■PWM出力 ・3チャネル×7ビットPWM
No.6819-2/22
LC86F3548A
■タイマ ・タイマ0
:16ビットタイマ/カウンタ 2ビットプリスケーラ+8ビットプログラマブルプリスケーラ内蔵 モード0:プログラマブルプリスケーラ付き8ビットタイマ×2チャネル モード1:プログラマブルプリスケーラ付き8ビットタイマ+8ビットカウンタ モード2:プログラマブルプリスケーラ付き16ビットタイマ モード3:16ビットカウンタ タイマの分解能は、tCYCです(tCYC:サイクルタイム)。 ・タイマ 1 :16ビットタイマ/PWM モード0:8ビットタイマ×2チャネル モード1:8ビットタイマ+8ビットPWM モード2:16ビットタイマ モード3:ビット幅可変PWM(9∼16ビット) モード0,1では、タイマ,PWMの分解能は、tCYCです。 モード2,3では、タイマ,PWMの分解能をプログラムでtCYCと1/2 tCYCに切り換えることができます。 ・ベースタイマ : 時計用500msオーバフロー信号発生機能(32.768kHz水晶発振選択時) クロック選択機能 32.768kHz水晶発振,システムクロック,タイマ0のプログラマブルプリス ケーラ出力のうちいずれかを選択
■リモコン受信回路(P73/INT3/T0IN端子と共用) ・ノイズ除去機能 ・極性切り換え機能 ■ウォッチドッグタイマ ・RC外付けによるウォッチドッグタイマ ・割り込み,システムリセットの選択可能 ■ROM訂正機能 ・最大128byte/2アドレス ■割り込み ・12要因,8ベクタ ①外部割り込みINT0 ②外部割り込みINT1 ③外部割り込みINT2,タイマ/カウンタT0L(下位8ビット) ④外部割り込みINT3,ベースタイマ ⑤タイマ/カウンタT0H(上位8ビット) ⑥タイマT1H(上位8ビット),タイマT1L(下位8ビット) ⑦垂直同期信号(VS),スキャンライン ⑧IIC ・割り込み優先レジスタ内蔵 マイコンの割り込みは低レベル,高レベル,最高レベルの3レベルの多重割り込みが可能です。③から ⑧のベクタの12の割り込み要因は、割り込み優先レジスタにより低レベル,高レベルの割り込み優先 が指定できます。 また、外部割り込みINT0,INT1は、低レベル,最高レベルの割り込み優先が指定できます。 ■サブルーチンスタックレベル ・最大128レベル(スタックはRAMの中に設定)
No.6819-3/22
LC86F3548A
■高速乗除算命令内蔵 ・16ビット×8ビット(実行時間:7命令サイクルタイム) ・16ビット÷8ビット(実行時間:7命令サイクルタイム) ■3種類の発振回路 ・RC発振回路(内蔵) ・水晶発振回路 ■スタンバイ機能 ・HALTモード 命令の実行を停止するモードであり、リセットまたは割り込みの発生により解除可能です。 ・HOLDモード 水晶発振,VCO発振,RC発振を停止するモードです。HOLDモードを解除するには、次の2つの方 法があります。 (1) リセット端子に「L」レベルを入力する。 (2) P70/INT0端子,またはP71/INT1端子に指定されたレベルを入力する。 ■適用するマスクROM版 ・ LC863532/LC863528/LC863524/LC863520/LC863516 :システムクロック用 :ベースタイマ用,システムクロック用,PLLリファレンス用 ・VCO発振回路(内蔵) :システムクロック用,CRT表示用
■出荷形態 ・MFP36S ・DIP36S ■開発ツール ・エバチップ ・エミュレータ :LC863096 :EVA86000(本体)+ECB863400(エバチップボード) +POD36−CABUE(ケーブル)+POD36−DIP(DIP36S用) or POD36−MFP(MFP36S用)
フラッシュメモリ書き込み 弊社では、フラッシュメモリの書き込みから捺印を有料で行うサービスを実施しています。 詳細は営業担当者にご相談ください。
No.6819-4/22
LC86F3548A
システムブロック図
割込制御
IR
PLA
スタンバイ制御 クロック ジェネレータ
フラッシュメモリ (64Kバイト)
X’tal RC VCO
フラッシュメモリ 制御
A0-A15 D0-D7 CE OE WE
PLL PC IIC タイマ 0 タイマ 1 ROM コレクト コントロール XRAM バスインタフェース ACC B レジスタ C レジスタ
ベースタイマ
ポート 1 ALU ポート 3 ポート 7
ADC INT0-3 ノイズ除去フィルタ PWM
PSW RAR
RAM CGROM 制御 VRAM スタックポインタ
OSD 制御 回路
ポート 0 ウォッチドッグタイマ
No.6819-5/22
LC86F3548A
端子配列
P10/SDA0 P11/SCLK0 P12/SDA1 P13/SCLK1 VSS XT1 XT2 VDD P04/AN4 P05/AN5 P06/AN6 P07/AN7 RES FILT P33 P30 VS HS
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18
36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19
P03 P02 P01 P00 P17 P16/PWM3 P15/PWM2 P14/PWM1 P73/INT3/T0IN P72/INT2/T0IN P71/INT1 P70/INT0 P32 P31 BL B G R
外形図 3204(unit : mm)
SANYO : MFP36S(375mil) 外形図 3170(unit : mm)
SANYO : DIP36S(400mil)
No.6819-6/22
LC86F3548A
端子機能表 端子名 VSS XT1 XT2 VDD RES FILT VS HS R G B BL I/O I O I O I I O O O O 機能説明 電源の−端子 水晶発振子用入力端子 水晶発振子用出力端子 電源の+端子 リセット端子 内蔵 PLL 用フィルタ端子 垂直同期信号入力端子 水平同期信号入力端子 RGB 映像出力の赤(R)出力端子 RGB 映像出力の緑(G)出力端子 RGB 映像出力の青(B)出力端子 ファストブランキング制御信号 TV の映像信号とキャプション /OSD の映像信号の切り換え ・8 ビットの入出力ポート 4 ビット単位の入出力指定可能 ・兼用機能 AD 変換入力(P04∼P07:4 チャネル) ・8 ビットの入出力ポート 1 ビット単位の入出力指定可能 (プログラマブルプルアップ抵抗有り) ・端子機能 P10 I2C0 データ入出力 P11 I2C0 クロック出力 P12 I2C1 データ入出力 P13 I2C1 クロック出力 P14 PWM1 出力 P15 PWM2 出力 P16 PWM3 出力 P17 タイマ1(PWM)出力 ・4 ビットの入出力ポート 1 ビット単位の入出力指定可能 (CMOS 出力/プログラマブルプルアップ付入力) (次ページへ続く) アドレス入力 アドレス入力 アドレス入力 アドレス入力 A8 A9 A10 A11 オプション フラッシュメモリモード (パラレル入出力モード)
モード設定入力 モード設定入力
ポート 0 P00∼P07
I/O
ポート 1 P10∼P17
I/O
プルアップ 抵抗 有/無 出力形式 CMOS/Nch-OD 出力形式 CMOS/Nch-OD
アドレス入力 A0∼A7
データ入出力 D0∼D7
ポート 3 P30∼P33
I/O
制御信号 WE 制御信号 OE 制御信号 CE
No.6819-7/22
LC86F3548A
端子機能表の続き 端子名 I/O ポート 7 P70 P71∼P73 I/O
機能説明 ・4 ビットの入出力ポート 1 ビット単位の入出力指定可能 P70 : プログラマブルプルアップ付入出力 P71∼73 : CMOS 出力/プログラマブルプルアップ付入力 ・端子機能 INT0 入力/HOLD 解除入力 P70 /ウォッチドッグタイマ用 Nch-Tr 出力 INT1 入力/HOLD 解除入力 P71 INT2 入力/タイマ 0 イベント入力 P72 INT3 入力(ノイズフィルタ付入力) P73 /タイマ 0 イベント入力 インタラプト受付形式,ベクタアドレス 立 立 立 立 H L ベ ち ち ち ち レ レ ク 上 下 上&下 ベ ベ タ が が が が ル ル り り り り INT0 INT1 INT2 INT3 ○ ○ ○ ○ ○ ○ ○ ○ × × ○ ○ ○ ○ × × ○ ○ × × 03H 0BH 13H 1BH
オプション アドレス入力 A12∼A15
◎ポートのオプションは、全てビット単位で指定可能です。 ◎ポート1においてオプションで出力形式に「CMOS」,「Nch−OD(Nchオープンドレイン)」の どちらを選択した場合でも、「プログラマブルプルアップ抵抗有り」となります。
ユーザオプションの種類 ユーザオプションはフラッシュメモリのデータで切り替えることができます。
オプションの種類 入出力ポートの 入出力仕様 適用端子・回路 ポート0 (指定はビット単位) ポート形式の種類 1 入力:プルアップMOSトランジスタ 無し 出力:Nチャネルオープンドレイン 2 入力:プルアップMOSトランジスタ 有り 出力:CMOS 1 入力:プログラマブルプルアップMOSトランジスタ 有り 出力:Nチャネルオープンドレイン 2 入力:プログラマブルプルアップMOSトランジスタ 有り 出力:CMOS
ポート1 (指定はビット単位)
No.6819-8/22
LC86F3548A
使用上の注意点 LC86F3548Aを使用する際には、次の点に注意して下さい。 (1) 電源投入時の RES 端子の入力レベル RES 端子は、電源が投入されてから動作電源電圧の下限を上回った後、200ms を経過するまで は必ず“L”レベルを印加し続けてください。
電源 200ms 以上 RES
動作 VDD 下限 0V
(2) マスク版とLC86F3548Aの相異点 ① リセット解除後の動作:マスク版はリセット端子のHレベル検出後すぐに、プログラムカウンタの 0番地からプログラムを実行します。 フラッシュ版はオプション設定を実行後、プログラムカウンタの0番地か ら、プログラムを実行します。((3)の項参照) ② 消費電流 :動作モードにより異なりますが、マスク版よりもフラッシュ版の消費電流 が大きくなっています。(それぞれの最新の半導体ニューズで値を確認し て下さい。) (3) リセット期間中およびリセット解除後のポートの状態 ポートオプションはフラッシュメモリのオプションデータで設定します。 リセット端子に「H」レベルを印加してから3ms程度の期間はLSI内部でポートオプションを設 定します。この期間に徐々にポート出力形式が切り替わります。その後プログラムカウンタの0番地 からプログラムを実行します。 リセット期間中およびリセット解除後の数百ms の期間のポートは、設定したポートオプションの仕様 にならないポートがあります。下表にポートごとのリセット期間中およびリセット解除後のポートの 状態をまとめましたので、応用回路を検討する場合参照してください。
適用 端子 P0 リセット期間中およびリセット解除後のポートの状態 フラッシュ版 出力オフ,ハイインピーダンスの入力モード 出力オフ,リセット期間中およびリセット解除 後の数百ms の間、プルアップMOSトランジス タはオフ それ以降、プルアップMOSトランジスタオン の入力モード 出力オフ,ハイインピーダンスの入力モード ← 出力オフ,ハイインピーダンスの入力モード ← 出力オフ,ハイインピーダンスの入力モード ← マスク版 ← リセット解除後 すぐにプルアップ MOSトランジス タオンの入力モー ド
オプションの内容 入力:プルアップMOSトランジスタ 無し 出力:Nチャネルオープンドレイン 入力:プルアップMOSトランジスタ 有り 出力:CMOS
P1
入力:プログラマブルプルアップMOS トランジスタ 有り 出力:Nチャネルオープンドレイン 入力:プログラマブルプルアップMOS トランジスタ 有り 出力:CMOS
P3
オプション 無し 入力:プログラマブルプルアップMOS トランジスタ 有り 出力:CMOS オプション 無し 入力:プログラマブルプルアップMOS トランジスタ 有り 出力:プルアップMOS付(P70) CMOS(P71∼P73)
P7
出力オフ,ハイインピーダンスの入力モード ←
No.6819-9/22
LC86F3548A
(4) オンボード書き込み機能 LC86F3548Aにはオンボード書き換え機能があります。SANYO Flash On-Board System を使 用することで、システムに実装後でもプログラムの書き換えが可能です。 オンボード設定端子と通信端子の組み合わせにより以下の4タイプがあります。 各タイプとも、通信端子以外に電源端子(VDD,VSS),RES端子の計6本を SANYO Flash On-Board System のインターフェースボードと接続する必要があります。 必要に応じ各端子をアプリケーション側と分離して、インターフェースボードと接続できるように セット基板上で処理して下さい。 タイプの選択は、オプション設定プログラム(Su86K.EXE)により行います。 タイプ モード設定端子 通信端子 タイプ1 タイプ2 タイプ3 タイプ4 RES端子に高電圧印加(12V) RES端子に高電圧印加(12V) P30端子にHレベル印加(5V) P30端子にHレベル印加(5V) P0DT1,3(AA)P2CK 3(AA)P1DT0,3(L) P0DT1,1(AA)P0CK 3(AA)P1DT0,1(L) P0EADT1,3(AA)P2CK 3(N/AA)P1DT0,3(L) P0EADT1,1(AA)P0CK 3(N/AA)P1DT0,1(L)
・ タイプ3,4を選択した場合には、P30はオンボード専用端子となります。常にプルダウンが必 要となりますので、アプリケーションとの共用はできません。 ・オンボード書き込みプログラム(ローダープログラム)が組み込まれないと、オンボード書き換え はできません。 マイコン実装前に、ローダープログラムを汎用ROMライタで書き込んでおく必要 があります。尚オプション設定でオンボード書き換え使用を選択した場合には、ユーザプログラム のリンク時に自動的にローダープログラムがリンクされます。 オンボード書き換えを使用する場合には、事前に弊社営業担当者にご相談下さい。
PROM プログラマ変換基板の使い方 L C86F3548に対してデータの書き込み/読み出しを行う場合、専用の変換基板(W86F3448D, W86F3448M)を用いることにより、汎用PROMプログラマを使用することができます。 (1)変換基板の名称 ・W86F3448D ・ ・ ・ DIP36S用 ・W86F3448M ・ ・ ・ MFP36S用 (2)使用可能なPROMプログラマ 注) ・LC86F3548Aは、シリコンシグネチャを使用したデバイスコードの自動設定には対応して いませんので使用しないで下さい。 ・データ保護のため、書き込み後のソフトウエアデータ保護の設定は、必ずプロテクト状態にしてご 使用下さい。 [1個書き]
メーカ ミナト エレクトロニクス 安藤電気 データ・アイ・オー 装置名 MODEL1890A + OU-910 AF-9708 ChipLab バージョン V4.1 01.00 V5.3 対応デバイス名(コード) SST 社 29EE512 (D617) SST 社 29EE512 (47100) SST 社 29EE512 書き込み後のソフトウェア データ保護の設定 プロテクト状態 プロテクト状態 書き込み時に選択可能
[多数個書き]
メーカ ミナト エレクトロニクス 装置名 MODEL1892 + TYPE9102A バージョン V4.1 対応デバイス名(コード) SST 社 29EE512 (D617) 書き込み後のソフトウェア データ保護の設定 プロテクト状態
(3)使用上の注意 変換基板を使用する際は、必ずジャンパSWをOFF側にしてください。 ON側で使用した場合、正しい書き込み/読み出しができません。
No.6819-10/22
LC86F3548A
(4)1ピンの位置 変換基板の1ピンは以下に示すような位置になります。
1ピン
1ピン
LSIの1ピン ジャンパSWは必ずOFF側で 使用してください。 ジャンパSWは必ずOFF側で 使用してください。
W86F3448D
W86F3448M
No.6819-11/22
LC86F3548A
1. 絶対最大定格/Ta=25℃,VSS=0V
規格 VDD[V] min. -0.3 -0.3 -0.3 -0.3 CMOS 出力 適用 1 端子当り CMOS 出力 適用 1 端子当り 適用全端子合計 適用全端子合計 適用全端子合計 適用 1 端子当り 適用 1 端子当り 適用 1 端子当り 適用全端子合計 適用全端子合計 適用全端子合計 Ta=-10℃∼+70℃ -10 -55 ∼ ∼ -4 -5 -20 -10 -12 20 15 5 40 30 15 T,B,D T,B,D +70 +125 ℃ mW typ. ∼ ∼ ∼ ∼ max. +6.5 VDD+0.3 VDD+0.3 VDD+0.3 mA unit V
項目 最大電源電圧 入力電圧 出力電圧 入出力電圧 高 レ ベ ル 出 力 電 流 ピーク出力 電流
記号 VDDMAX VI(1) VO(1) VIO(1) IOPH(1) IOPH(2)
適用端子・備考 VDD
RES , HS , VS
条件
R,G,B,BL,FILT ポート 0,1,3,7 ポート 0,1,3,7 R,G,B,BL ポート 0,1 ポート 3,7 R,G,B,BL ポート 0,1,3,7 ポート 7 R,G,B,BL ポート 0,1 ポート 3,7 R,G,B,BL DIP36S MFP36S
合計出力 電流
ΣIOAH(1) ΣIOAH(2) ΣIOAH(3)
低 レ ベ ル 出 力 電 流
ピーク出力 電流
IOPL(1) IOPL(2) IOPL(3)
合計出力 電流
ΣIOAL(1) ΣIOAL(2) ΣIOAL(3)
許容消費電力 動作周囲温度 保存周囲温度
Pdmax Topg Tstg
No.6819-12/22
LC86F3548A
2. 許容動作範囲/Ta=-10℃∼+70℃,VSS=0V
規格 VDD[V] min. 4.5 4.5 2.0 4.5∼5.5 0.6VDD 4.5∼5.5 0.75VDD typ. max. 5.5 5.5 5.5 VDD VDD unit V
項目 動作電源電圧 メモリ保持 電源電圧 高レベル 入力電圧
記号 VDD(1) VDD(2) VHD VIH(1) VIH(2)
適用端子・備考 VDD VDD ポート 0 ・ポート 1,3 (シュミット) ・ポート 7 (シュミット) ポート入力 /割り込み側 ・ RES , HS , VS (シュミット) ポート 70 ウォッチドッグタイマ側 ポート 0 ・ポート 1,3 (シュミット) ・ポート 7 (シュミット) ポート入力 /割り込み側 ・ RES , HS , VS (シュミット) ポート 70 ウォッチドッグタイマ側
条件 0.844ms≦tCYC≦0.852ms 4ms≦tCYC≦400ms HOLD モード時 RAM,レジスタ保持 出力ディセーブル 出力ディセーブル
VIH(3) 低レベル 入力電圧 VIL(1) VIL(2)
出力ディセーブル 出力ディセーブル 出力ディセーブル
4.5∼5.5 VDD-0.5 4.5∼5.5 4.5∼5.5 VSS VSS
VDD 0.2VDD 0.25VDD
VIL(3) 命令サイクル タイム 発振周波数範 囲 tCYC(1) tCYC(2) tCYC(3) FmRC
出力ディセーブル 全機能有り OSD 機能無し,AD 有り OSD 機能無し,AD 無し 内蔵 RC 発振
4.5∼5.5 4.5∼5.5 4.5∼5.5 4.5∼5.5 4.5∼5.5
VSS 0.844 0.844 0.844 0.4 0.8 0.848
0.6VDD 0.852 30 400 3.0 MHz ms
No.6819-13/22
LC86F3548A
3. 電気的特性/Ta=-10℃∼+70℃,VSS=0V
規格 VDD[V] 4.5∼5.5 min. typ. max. 1 unit mA
項目 高レベル 入力電流
記号 IIH(1)
適用端子・備考 ポート 0,1,3,7
条件 ・出力ディセーブル ・プルアップ MOS Tr. オフ ・VIN=VDD (出力 Tr.のオフリー ク電流を含む) VIN=VDD ・出力ディセーブル ・プルアップ MOS Tr. オフ ・VIN=VSS (出力 Tr.のオフリー ク電流を含む) VIN=VSS IOH=-1.0mA ・IOH=-0.1Ma ・R,G,B はデジタルモード 選択時 IOL=10mA IOL=1.6mA ・IOL=3.0Ma ・R,G,B はデジタルモード 選択時 IOL=1mA VOH=0.9VDD
IIH(2) 低レベル 入力電流 IIL(1)
RES , HS , VS
4.5∼5.5 4.5∼5.5 -1
1
ポート 0,1,3,7
IIL(2) 高レベル 出力電圧 VOH(1) VOH(2)
RES , HS , VS
4.5∼5.5 4.5∼5.5 4.5∼5.5
-1 VDD-1 VDD-0.5 V
・CMOS 出力の ポート 0,1,3,71∼73 R,G,B,BL
低レベル 出力電圧
VOL(1) VOL(2) VOL(3)
ポート 0,1,3,71∼73 ポート 0,1,3,71∼73 ・R,G,B,BL ・ポート 1 ポート 70 ポート 0,1,3,7 ・ポート 10,12 ・ポート 11,13
4.5∼5.5 4.5∼5.5 4.5∼5.5
1.5 0.4 0.4
VOL(4) プルアップ MOS Tr.抵抗 IIC バス・バススイッチ 接続抵抗 (SCL0∼SCL1 間, SDA0∼SDA1 間) ヒステリシス 電圧 端子容量 Rpu RBS
4.5∼5.5 4.5∼5.5 4.5∼5.5 13 38
0.4 80 130 kW W
VHIS CP
・ポート 1,3,7 ・ RES , HS , VS 全端子
出力ディセーブル ・f=1MHz ・被測定端子以外は VIN=VSS ・Ta=25℃
4.5∼5.5 4.5∼5.5
0.1VDD 10
V pF
No.6819-14/22
LC86F3548A
4. IIC インタフェース入出力条件/Ta=-10℃∼+70℃,VSS=0V
標準 min. 0 4.7 4.0 4.7 4.0 4.7 0 250 4.0 max. 100 1000 300 min. 0 1.3 0.6 1.3 0.6 0.6 0 100 20+0.1Cb 20+0.1Cb 0.6 高速 max. 400 0.9 300 300 -
項目 SCL 周波数 ストップ∼スタート間のバス開放時間 スタート,リスタートコンディションのホールド時間 SCL の L 時間 SCL の H 時間 リスタートコンディションのセットアップ時間 SDA のホールド時間 SDA のセットアップ時間 SDA, SCL の立ち上がり時間 SDA, SCL の立ち下がり時間 ストップコンディションのセットアップ時間
記号 fSCL tBUF tHD;STA tLOW tHIGH tSU;STA tHD;DAT tSU;DAT tR tF tSU;STO
単位 kHz ms ms ms ms ms ms ns ns ns ms
・図7参照 (注) Cb:各バスに接続された負荷のトータル(単位:pF)
5. パルス入力条件/Ta=-10℃∼+70℃,VSS=0V
規格 VDD[V] 4.5∼5.5 min. 1 typ. max. unit tCYC
項目 高・低レベル パルス幅
記号 tPIH(1) tPIL(1)
適用端子・備考 ・INT0,INT1 ・INT2/T0IN
条件 ・割り込み要因フラグを セットできる。 ・タイマ/カウンタ 0 が パルスカウントできる。 ・割り込み要因フラグを セットできる。 ・タイマ/カウンタ 0 が パルスカウントできる。 ・割り込み要因フラグを セットできる。 ・タイマ/カウンタ 0 が パルスカウントできる。 ・割り込み要因フラグを セットできる。 ・タイマ/カウンタ 0 が パルスカウントできる。 リセットできる。
tPIH(2) tPIL(2)
ノイズ除去フィルタ の時定数が 1/1 の 場合の INT3/T0IN ノイズ除去フィルタ の時定数が 1/16 の 場合の INT3/T0IN ノイズ除去フィルタ の時定数が 1/64 の 場合の INT3/T0IN
RES HS , VS
4.5∼5.5
2
tPIH(3) tPIL(3)
4.5∼5.5
32
tPIH(4) tPIL(4)
4.5∼5.5
128
tPIL(5) tPIH(6) tPIL(6)
4.5∼5.5
200 8
ms
表 示位置の制御ができる 。 4.5∼5.5 HS , VS の ア ク テ ィ ブ エ ッ ジは 1tCYC 以上離れている こと。 図 4 参照 図 4 参照 4.5∼5.5
立ち上がり/ 立ち下がり 時間
tTHL tTLH
HS
500
ns
No.6819-15/22
LC86F3548A
6. AD 変換特性/Ta=-10∼+70℃,VSS=0V
規格 VDD[V] 4.5∼5.5 (注 2) Vref 選択後、変換 1 ビット変換時間 結果確定まで =2×Tcyc AN4∼AN7 VAIN=VDD VAIN=VSS -1 VSS 1.69 VDD 1 min. typ. 6 ±1 max. unit bit LSB ms V mA
項目 分解能 絶対精度 コ ンパレート変換 時間 アナログ入力 電圧範囲 アナログポート 入力電流 N
記号
適用端子・備考
条件
ET tCAD VAIN IAINH IAINL
(注)
絶対精度は量子化誤差(±1/2LSB)を除く。
7. アナログモード RGB 特性/Ta=-10∼+70℃,VSS=0V
規格 VDD[V] 5.0 min. 0.45 0.90 1.35 typ. 0.5 1.0 1.5 max. 0.55 1.10 1.65 50 ns unit V
項目 アナログ出力電圧
記号
適用端子・備考 R,G,B アナログ出力選択時 R,G,B
条件 ロウレベル出力 インテンシティ出力 ハイレベル出力 70% 10pf 負荷
セトリング時間
No.6819-16/22
LC86F3548A
8. 消費電流特性例/Ta=-10℃∼+70℃,VSS=0V 消 費電流特性例は、弊社の特性評価用基板を使い、発振回路特性例に書かれている推奨回路定数を外付けした ときの測定結果です。消費電流特性例は、LSIの出力トランジスタとプルアップMOSトランジスタに流れ る電流を含みません。
項目 通常動作時 消費電流 記号 IDDOP(1) 適用端子 ・備考 VDD 条件 ・FmX’tal=32.768kHz X’tal 発振時 ・システムクロックは メインクロック用 VCO ・OSD 用 VCO は動作 ・OSD はデジタルモード ・内蔵 RC 発振は停止 ・FmX’tal=32.768kHz X’tal 発振時 ・システムクロックは メインクロック用 VCO ・OSD 用 VCO は動作 ・OSD はアナログモード ・内蔵 RC 発振は停止 ・FmX’tal=32.768kHz X’tal 発振時 ・システムクロックは、 X’tal ・メインクロック用 VCO,OSD 用 VCO、内蔵 RC 発振は停 止 ・AD 変換は停止 ・HALT モード ・FmX’tal=32.768kHz X’tal 発振時 ・システムクロックは メインクロック用 VCO ・内蔵 RC 発振は停止 ・HALT モード ・FmX’tal=32.768kHz X’tal 発振時 ・システムクロックは 内蔵 RC ・HALT モード ・FmX’tal=32.768kHz X’tal 発振時 ・システムクロックは X’tal ・HOLD モード ・全発振停止 規格 VDD[V] 4.5∼5.5 min. typ. T,B,D max. T,B,D unit mA
IDDOP(2)
VDD
4.5∼5.5
T,B,D
T,B,D
IDDOP(3)
VDD
4.5∼5.5
T,B,D
T,B,D
mA
HALT モード 消費電流
IDDHALT(1)
VDD
4.5∼5.5
T,B,D
T,B,D
mA
IDDHALT(2)
VDD
4.5∼5.5
T,B,D
T,B,D
mA
IDDHALT(3)
VDD
4.5∼5.5
T,B,D
T,B,D
HOLD モード 消費電流
IDDHOLD
VDD
4.5∼5.5
T,B,D
T,B,D
mA
No.6819-17/22
LC86F3548A
推奨発振回路と特性例 発 振回路特性例は、弊社指定の発振特性評価用基板を用いて、発振子メーカによって安定に発振することを 確認された推奨発振定数と、この推奨回路定数を外付けしたときの特性例です。 推奨発振回路と特性例(Ta=-10∼+70℃) 公称周波数 32.768kHz メーカ名 セイコーエプソン 発振子名 C1 C-002RX 18PF 推奨回路定数 C2 18PF Rf オープン Rd 390KW 4.5∼5.5V 動作電圧範囲 発振安定時間 (注)tmsVCO typ max 1.00S 1.50S 備考
( 注)発振安定時間は、電源印加後VDDが動作電源下限を上回ってから、またはHOLDモード解除後、リ ファレンス発振が発振開始し、内蔵システム用VCOの発振が安定するのに必要な時間です。(図2参 照)
発振回路特性例は、セット基板によって変わる可能性がありますので、下記注意事項を参考に、ご使用になる 発振子メーカに直接お問い合わせください。 ・ 発振周波数精度はセット基板の配線容量等の影響を受けますので、量産基板で発振周波数を調整する必要 があります。 ・上記発振周波数と動作電源電圧範囲は、動作周囲温度が“−10℃∼+70℃”の範囲の場合です。 こ の動作周囲温度を超える条件でクロック発振回路を使用する場合、あるいは車載用など高信頼性を必要 とする用途に使用される場合は、ご使用になる発振子メーカへお問い合わせください。 ・発振回路特性例に記載していない発振子を使用する場合は、弊社営業所へお問い合わせください。
推 奨発振回路は、ノイズや配線容量等の影響を受けやすいので下記の注意事項を参考に配置・配線 してください。発振回路は低消費電力化するために発振ゲインを下げているため、ノイズ等の影響 を受けやすくなっています。したがって、推奨発振回路を構成する場合は、特に注意してください。
・クロック入出力端子(XT1端子とXT2端子)と外付け部品との配線長はできるだけ短くする。 ・ コンデンサ(C1とC2)につながるVSSパターンとマイコンのVSS端子迄の配線長はできるだけ短 くし、そのVSSパターンは発振子専用にする。 ・変化が急峻な信号線、大きな電流が流れる信号線は、できるだけ発振回路から遠ざける、交差させない。
XT1
XT2
Rf Rd C1 X’tal C2
図1
推奨発振回路
No.6819-18/22
LC86F3548A
電源
VDD 動作 VDD 下限 0V リセット時間
RES
内蔵 RC 発振
XT1,XT2 tmsVCO システム用 VCO 安定
動作モード
不定
リセット
命令実行
<電源印加と発振安定時間>
HOLD 解除信号 Valid
内蔵 RC 発振
XT1,XT2 tmsVCO システム用 VCO 安定
動作モード
HOLD
命令実行
<HOLD 解除信号と発振安定時間>
図2
発振安定時間
No.6819-19/22
LC86F3548A
tPIL
tPIH
図3
パルス入力タイミング条件 1
tPIL(6) HS 0.75VDD 0.25VDD tTLH VS tPIL(6)
±1tCYC 以上
図4
パルス入力タイミング条件 2
LC86F3548A 10kW HS HS C536
図5
推奨インタフェース回路
No.6819-20/22
LC86F3548A
100W FILT
+ -
1MW
2.2mF
33000pF
図6 (注意)
FILT推奨回路
FILT端子に接続する部品を基板上のパターン長を伸ばさないように配置してください。
P SDA
tBUF
S
Sr
P
tHD;STA
tR
tF
tHD;STA
tsp
SCL
tLOW tHD;DAT tHIGH tSU;DAT tSU;STA tSU;STO
S :スタートコンディション P :ストップコンディション Sr:リスタートコンディション 図7
tsp:スパイク抑圧
標準モード:無し 高速モード:50ns以下
IICタイミング
I » 1mA
↓
I↓
I↓
PAD R » 500W
図8
R,G,Bアナログモード出力等価回路
No.6819-21/22
LC86F3548A
memo :
PS No.6819-22/22