1. 物料型号：
- CDC2509B
2. 器件简介：
- CDC2509B是一款3.3-V相位锁定环时钟驱动器，专为同步动态随机存取存储器(SDRAM)设计。它使用相位锁定环（PLL）精确对齐反馈（FBOUT）输出和时钟（CLK）输入信号的频率和相位。
3. 引脚分配：
- 24个引脚，具体分配如下：
- CLK (24号引脚)：时钟输入，提供要分发的时钟信号。
- FBIN (13号引脚)：反馈输入，提供PLL的反馈信号。
- 1G (11号引脚)：输出使能，控制1Y(0:4)输出。
- 2G (14号引脚)：输出使能，控制2Y(0:3)输出。
- FBOUT (12号引脚)：反馈输出，用于外部反馈。
- 1Y(0:4) (3, 4, 5, 8, 9号引脚)：时钟输出，提供CLK的低偏差副本。
- 2Y(0:3) (16, 17, 20, 21号引脚)：时钟输出，提供CLK的低偏差副本。
- AVCC (23号引脚)：模拟电源供电。
- AGND：模拟地。
- Vcc (2, 10, 15, 22号引脚)：电源供电。
- GND (6, 7, 18, 19号引脚)：地。
4. 参数特性：
- 工作频率：25 MHz至125 MHz。
- 相位误差时间：在66 MHz至100 MHz时为±150 ps。
- 峰峰抖动：在66 MHz至100 MHz时为±80 ps。
- 循环抖动：在66 MHz至100 MHz时为|100 ps|。
5. 功能详解：
- CDC2509B包含一个PLL，用于将FBOUT输出的频率和相位精确对齐到CLK输入信号。
- 提供九个低偏差、低抖动的CLK副本。
- 输出信号占空比调整为50%，与CLK的占空比无关。
- 每个输出银行可通过控制输入独立启用或禁用。
- 集成了系列阻尼电阻，无需外部RC网络。
6. 应用信息：
- 适用于同步动态随机存取存储器（SDRAM）应用。
- 可参考的应用报告包括高速时钟分配设计技术（文献编号SLMA003）和使用CDC2509A/2510A PLL与展宽频谱时钟（SSC）（文献编号SCAA039）。
7. 封装信息：
- 封装类型为TSSOP，24引脚。
- 工作温度范围：0°C至70°C。
- 封装材料符合RoHS和绿色标准。
- 湿度敏感等级（MSL）为1级，无铅，最高260°C。
