CDC2509C

1. 物料型号： - 型号名称：CDC2509C - 描述：3.3-V PHASE-LOCK LOOP CLOCK DRIVER

2. 器件简介： - CDC2509C是一款高性能、低偏差、低抖动的锁相环（PLL）时钟驱动器。它使用PLL精确对齐频率和相位，将反馈（FBOUT）输出与时钟（CLK）输入信号同步。该器件专为同步动态随机存取存储器（SDRAM）设计，并在3.3V电源下工作。CDC2509C还集成了系列阻尼电阻，适合驱动点对点负载。

3. 引脚分配： - CLK：24号引脚，时钟输入。 - FBIN：13号引脚，反馈输入。 - 1G：11号引脚，输出使能1。 - 2G：14号引脚，输出使能2。 - FBOUT：12号引脚，反馈输出。 - 1Y(0:4)：3, 4, 5, 8, 9号引脚，时钟输出。 - 2Y(0:3)：21, 20, 17, 16号引脚，时钟输出。 - AVCC：23号引脚，模拟电源。 - AGND：模拟地。 - VCC和GND：电源和地。

4. 参数特性： - 工作频率：25 MHz至125 MHz。 - 静态相位误差分布：在66MHz至100MHz时为±150ps。 - 循环至循环抖动：在66MHz至100MHz时为|100ps|。

5. 功能详解： - 提供9个低偏差、低抖动的CLK副本。 - 输出信号占空比调整为50%，与CLK的占空比无关。 - 每个输出银行可通过控制输入分别使能或禁用。 - 内部PLL电路需要稳定时间以实现反馈信号与参考信号的相位锁定。

6. 应用信息： - 设计用于与同步动态随机存取存储器（SDRAM）一起使用。 - 可参考的应用报告包括高速时钟分布设计技术和使用CDC2509A/2510A PLL与展宽频谱时钟（SSC）。

7. 封装信息： - 封装类型：Plastic 24-Pin TSSOP。 - 封装图号：PW0024A。