CDC516

### 物料型号 - 型号：CDC516 - 功能：3.3-V PHASE-LOCK LOOP CLOCK DRIVER - 版本：SCAS575B − JULY 1996 − REVISED DECEMBER 2004

### 器件简介 CDC516是一款高性能、低偏差、低抖动的锁相环时钟驱动器。它使用锁相环（PLL）精确对齐反馈输出（FBOUT）与时钟（CLK）输入信号的频率和相位。该器件专为同步动态随机存取存储器（SDRAM）设计。CDC516在3.3-V电源下工作，旨在驱动每个输出高达五个时钟负载。

### 引脚分配 - VCC：电源引脚，共有8个。 - GND：地引脚，共有12个。 - 1Y0至1Y3, 2Y0至2Y3, 3Y0至3Y3, 4Y0至4Y3：时钟输出引脚，每组提供低偏差、低抖动的输入时钟副本。 - 1G至4G：输出组使能引脚，用于分别使能或禁用对应的输出组。 - FBIN：反馈输入引脚，用于PLL的内部反馈。 - FBOUT：反馈输出引脚，用于外部反馈。

### 参数特性 - 电源电压（Vcc）：3.0V至3.6V。 - 输入电压（VI）：0V至Vcc。 - 高电平输入电压（VIH）：2.0V。 - 低电平输入电压（VIL）：0.8V。 - 高电平输出电流（IOL）：-20mA。 - 低电平输出电流（IOL）：20mA。 - 工作温度（TA）：0°C至70°C。

### 功能详解 CDC516包含四个输出组，每组四个输出，提供16个低偏差、低抖动的输入时钟副本。输出信号的占空比调整为50%，与输入时钟的占空比无关。每个输出组可以通过对应的使能引脚独立使能或禁用。CDC516不需要外部RC网络，PLL的环路滤波器集成在芯片上，最小化了组件数量、占用的板空间和成本。

### 应用信息 CDC516适用于需要精确时钟分布的应用，特别是在同步动态随机存取存储器（SDRAM）应用中。它能够提供多达16个低偏差、低抖动的时钟副本，适用于需要多个同步时钟源的场景。

### 封装信息 - 封装类型：Plastic 48-Pin Thin Shrink Small-Outline Package（TSSOP） - 封装描述：DGG PACKAGE (TOP VIEW) - 引脚数量：48 - 最大高度：1.2 mm