物料型号：CDCL1810
器件简介：
CDCL1810是一款高性能时钟分配器，具有10个输出。它由单一1.8V电源供电，支持高达650MHz的LVDS输入，并提供差分电流模式逻辑（CML）输出。该器件具有两个五输出组，每组具有独立的频率分频比。
引脚分配：
- VDD（8, 11, 14, 17, 20, 23, 26, 29, 32, 35, 38, 41）：1.8V数字电源。
- AVDD（2, 5, 44, 47）：1.8V模拟电源。
- Vss（12，以及暴露的热垫）：地参考。
- NC（1, 13, 45, 46, 48）：未连接，保持开路。
- CLKP, CLKN（3, 4）：差分LVDS输入。可以直流耦合到3号引脚。
- YP[9:0], YN[9:0]：10个差分CML输出。
- SCL（24）：SCL串行时钟引脚，仅容忍1.8V输入。
- SDA（25）：SDA双向串行数据引脚，仅容忍1.8V输入。
- ADD1, ADD0（37, 36）：SDA/SCL设备地址的可配置最低有效位。
参数特性：
- 电源电压：1.8V
- LVDS输入频率：高达650MHz
- CML输出频率：高达650MHz
- 电源消耗：典型值410mW
- 工作温度范围：-40°C至+85°C
- 封装：48引脚VQFN（RGZ）
功能详解：
- 支持两个可编程分频器P0和P1，输出频率与输入频率的比值可调。
- 支持输出组相位调整。
- 支持SDA/SCL设备管理接口。
- 输出使能控制，每个输出均可独立使能/禁用。
- 自动输出同步。
应用信息：
- 高速SERDES时钟分配。
- 适用于1G/10G以太网、1X/2X/4X/10X光纤通道、PCI Express、SATA、SONET、CPRI、OBSAI等的SERDES参考时钟分配。
- 支持1到10的时钟缓冲和扇出。
封装信息：
- 48引脚VQFN（RGZ）封装，引脚间距0.5mm。
- 暴露的热垫同时用于热和电气接地。
注意事项：
- 设备必须通过尽可能多的地通孔焊接到地（VSS）。
- 如果暴露的热垫没有适当接地，设备性能将受到严重影响。
