0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心
发布
  • 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
CDCVF2510

CDCVF2510

  • 厂商:

    TI

  • 封装:

  • 描述:

    3.3-V Phase-Lock Loop Clock Driver datasheet (Rev. C)

  • 详情介绍
  • 数据手册
  • 价格&库存
CDCVF2510 数据手册
CDCVF2510
物料型号:CDCVF2510 器件简介:CDCVF2510 是一款高性能、低偏差、低抖动的锁相环(PLL)时钟驱动器,专为同步动态随机存取存储器(SDRAM)设计。

它在 3.3V 供电下工作,并提供集成的串联阻尼电阻,非常适合驱动点对点负载。

引脚分配:该器件采用 24 引脚塑料小外形封装(TSSOP),包括时钟输入(CLK)、反馈输入(FBIN)、输出使能(G)、10 个时钟输出(1Y0 至 1Y9)和供电(VCC、AVCC)等引脚。

参数特性:工作频率范围 50 MHz 至 175 MHz,66 MHz 至 166 MHz 下静态相位误差分布为 ±125 ps,抖动(周期至周期)在 66 MHz 至 166 MHz 下为 ±70 ps。

采用先进的深亚微米工艺,比当前一代 PC133 设备降低超过 40% 的功耗。

功能详解:CDCVF2510 使用锁相环(PLL)精确对齐频率和相位,将反馈(FBOUT)输出与时钟(CLK)输入信号同步。

它不需要外部 RC 网络,因为 PLL 的环路滤波器已集成在芯片上,从而最小化组件数量、板空间和成本。

应用信息:适用于同步 DRAM 应用的时钟分布,将一个时钟输入分发到 10 个输出。

外部反馈(FBIN)端用于将输出同步到时钟输入。

封装信息:提供塑料 24 引脚 TSSOP 封装,符合 JEDEC 标准,具有低高度和窄体形,适用于表面贴装技术。


以上信息摘自德州仪器(Texas Instruments)的官方数据手册,为 CDCVF2510 器件的详细描述。
CDCVF2510 价格&库存

很抱歉,暂时无法提供与“CDCVF2510”相匹配的价格&库存,您可以联系我们找货

免费人工找货