物料型号：
- W25P222A
器件简介：
W25P222A是一款高速、低功耗的同步突发流水线CMOS静态RAM，组织为65,536 x 32位，工作在单一3.3伏电源供电。内置的两位突发地址计数器支持Pentium®突发模式和线性突发模式。通过$LBO$引脚控制执行的模式，数据输出的流水线或非流水线通过FT引脚控制。Snooze模式降低功耗。
引脚分配：
- A0-A15：主机地址输入，同步
- D0-D32：数据输入/输出，同步
- CLK：处理器主机总线时钟输入，时钟，同步
- CE1, CE2, CE3：芯片使能输入，同步
- GW：全局写入，同步
- BWE：字节写入使能，来自缓存控制器
- BW1-BW4：与BWE一起使用的主机总线字节使能
- ADV：内部突发地址计数器前进，同步
- ADSC：来自芯片集的地址状态，同步
- ADSP：来自CPU的地址状态，同步
- ZZ：低功耗状态的Snooze引脚，异步
- $FT$：静态，连接到VssQ时设备以直通（非流水线）模式运行；连接到VDDQ或未连接时设备以流水线模式运行
- LBO：静态，低位地址突发顺序，连接到VssQ时设备以线性模式运行；连接到VDDQ或未连接时设备以非线性模式运行
- MS：2T/2T或2T/1T模式选择，静态
参数特性：
- 同步操作
- 流水线/非流水线数据输出能力
- 高速访问时间：4/4.5ns（最大值）
- 支持Snooze模式（低功耗状态）
- 单一+3.3V电源供电
- 内部突发计数器支持Intel突发模式和线性突发模式
- 支持2T/2T和2T/1T模式
- 时钟控制和寄存器输入
- 封装在100引脚QFP或TQFP中
功能详解：
W25P222A支持Intel系统和线性模式的两种突发地址序列，可以通过$LBO$引脚控制。突发周期由$ADSP$或$ADSC$启动，每当$ADV$被采样为低时，突发计数器就会增加。设备还可以在需要时切换到非流水线模式。
应用信息：
W25P222A设计用于高端个人电脑中的同步突发流水线SRAM，支持Intel系统和线性模式的突发地址序列。
封装信息：
- W25P222AF-4：4ns访问时间，最大操作电流250mA，最大待机电流80mA，100引脚QFP封装
- W25P222AF-4A：4.5ns访问时间，最大操作电流250mA，最大待机电流80mA，100引脚QFP封装
- W25P222AD-4：4ns访问时间，最大操作电流250mA，最大待机电流80mA，100引脚TQFP封装
- W25P222AD-4A：4.5ns访问时间，最大操作电流250mA，最大待机电流80mA，100引脚TQFP封装
