CI1103 Datasheet
CI1103
神经网络智能语音芯片
神经网络处理器（BNPU）
神经网络运算 DNN 处理器内核
大词汇量本地语音识别
硬件 VAD 语音检测和中断唤醒
本地声纹识别
硬件音频处理模块
支持单双麦远场降噪、
Beamforming、 DOA 等算法
支持回声消除等功能
CPU 和存储器
32 位高主频 CPU
支持 4 线 QSPI Nor Flash
内置 SRAM 和 DRAM
■ 音频接口
高性能低功耗 Audio Codec，支
持两路 ADC 采样和 DAC 播放
16kHz/24kHz/32kHz/44.1KHz/4
8KHz 采样率
支持 ALC 功能
■ 外设
2 路 I2C 接口
1 路通用 SPI 接口
1 路 QSPI 接口
定时器和看门狗
内置 4 组 32-bit 定时器
支持 6 路 PWM 接口
内置独立看门狗和窗口看门狗
支持超时产生中断或复位
ADC 转换器
内置 4 通道 12bit SAR ADC
时钟及复位
支持外接晶体或有源晶振
3 路 UART 接口，最高可支持 3M
内置 PLL
波特率
内置上电及欠压复位电路
http://www.chipintelli.com
第 1 页
V2.1
CI1103 Datasheet
目
录
1 功能描述................................................................................................................ 3
2 芯片规格................................................................................................................ 4
3 引脚图和功能描述................................................................................................ 6
3.1 CI1103 引脚图............................................................................................6
3.2 引脚功能描述............................................................................................. 6
4 IO 复用................................................................................................................. 11
4.1 IO 复用切换控制寄存器 0（IO_REUSE_CFG0，见表 4-1）........... 11
4.2 IO 复用切换控制寄存器 1（IO_REUSE_CFG1，见表 4-1）........... 11
4.3 模数 IO 复用配置寄存器（AD_IO_REUSE_CFG）.......................... 12
5 应用...................................................................................................................... 14
5.1 应用参考电路图....................................................................................... 14
5.2 应用注意事项........................................................................................... 16
6 电气特性.............................................................................................................. 18
7 封装信息.............................................................................................................. 19
8 器件信息.............................................................................................................. 20
http://www.chipintelli.com
第 2 页
V2.1
CI1103 Datasheet
1 功能描述
CI1103 是一颗专用于语音处理的人工智能芯片，可广泛应用于家电、家居、
照明、音箱、玩具、穿戴设备、汽车等产品领域，实现语音交互及控制。CI1103
内置自主研发的脑神经网络处理器 BNPU，支持本地大词汇量语音识别和声纹识
别，和内置的 CPU 核结合可以做各类智能语音方案应用。
CI1103 内置高性能低功耗 Audio Codec 模块和硬件音频处理模块，可以外
接麦克风实现单芯片远场降噪和回声消除等功能。同时该芯片还集成多路
UART、I2C、SPI、PWM、GPIO 等外围控制接口，可以开发低成本的单芯片智
能语音离线识别方案。
CI1103 可通过内置的高速 UART 接口对接 WIFI、蓝牙等无线模块，实现离
在线语音方案。产品基本功能可通过离线语音实现控制，内容和服务可通过在线
实现，CI1103 方案可无缝连接本地智能与云端智能，在满足云端应用的前提下，
又能解决网络不稳、延迟、断网影响用户体验和纯云端交互无法保障用户隐私安
全等痛点。
http://www.chipintelli.com
第 3 页
V2.1
CI1103 Datasheet
2 芯片规格
CI1103 芯片功能框图如下图所示：
图2-1
CI1103芯片功能框图
神经网络处理器 BNPU
- 基于 DNN 架构开发，采用硬件进行神经网络运算，内核可配置并独立处
理 AI 语音功能
- 支持本地大词汇量语音识别和本地声纹识别
- 支持硬件 VAD 语音检测和打断唤醒
硬件音频处理模块
- 支持硬件处理双麦克风语音远场降噪，运行各类降噪算法
- 支持回声消除等功能
CPU
- 支持 24-bit 系统 timer
- 32-bit 单周期乘法器
- 支持 Serial Wire Debug Port(SW-DP) debug
- 内置 DMA 控制器
http://www.chipintelli.com
第 4 页
V2.1
CI1103 Datasheet
存储器
- 支持 4 线 QSPI Nor Flash
- 内置 SRAM 和 DRAM
- 内置 ROM
音频接口
- 内置高性能低功耗 Audio Codec 模块，支持两路 ADC 采样和 DAC 播放
- 支持 Automatic Level Control (ALC)功能
- 支持 16kHz/24kHz/32kHz/44.1KHz/48KHz 采样率，支持 44.1KHz 时钟频
点
- 支持一路 I2S 音频扩展通路
SAR ADC
- 4 路 12bit SAR ADC 输入通道
- ADC IO 可与数字 GPIO 进行功能复用
外设和定时器
- 3 路 UART 接口，最高可支持 3M 波特率
- 2 路 I2C 接口
- 1 路通用 SPI 接口
- 1 路 QSPI（Quad）接口
- 6 路 PWM 接口
- 内置 4 组 32-bit timer
- 内置 1 组独立看门狗（IWDG）
- 内置 1 组窗口看门狗（WWDG）
GPIO
- 支持超 30 个 GPIO 口（IO 功能复用）
- 每个 GPIO 口可配置中断功能
- 支持两路带滤波功能的外部中断
时钟及复位
- 支持外接晶体或有源晶振
- 内置 PLL 和上电及欠压复位电路
http://www.chipintelli.com
第 5 页
V2.1
CI1103 Datasheet
3 引脚图和功能描述
3.1
CI1103 引脚图
图 3-1 CI1103 引脚图
3.2
引脚功能描述
表 3-1 引脚功能表
Pin
Number
Pin
type
Pin name
CI1103 Chip Pin
IO
IO driving power-on
capability
default
state
Alternate functions
1
PLL_AVDD12
P
-
-
PLL 1.2V power supply
2
PLL_AVSS12
P
-
-
3
XIN
I
-
-
4
XOUT
O
-
-
5
UART0_TX
IO
4mA
IN,T+U
PLL ground
12.288MHZ crystal oscillator
interface
12.288MHZ crystal oscillator
interface
1.GPIO[0]
2.UART0_TX:Transmit channel
http://www.chipintelli.com
第 6 页
V2.1
CI1103 Datasheet
of UART0
6
UART0_RX
IO
4mA
IN,T+U
1.GPIO[1]
2.UART0_RX:Receive channel of
UART0
7
VCC12
P
-
-
1.2V Core power supply
8
VCC33
P
-
-
3.3V power supply
9
I2C0_SDA
IO
4mA
IN,T+U
10
I2C0_SCL
IO
4mA
IN,T+U
11
SPI1_CS
IO
4mA
IN,T+U
12
SPI1_DIN
IO
4mA
IN,T+D
13
SPI1_DOUT
IO
8mA
IN,T+D
14
SPI1_CLK
IO
8mA
IN,T+D
15
PWM0
IO
4mA
IN,T+D
16
PWM1
IO
4mA
IN,T+D
17
PWM2
IO
4mA
IN,T+D
18
PWM3
IO
4mA
IN,T+D
19
PWM4
IO
4mA
IN,T+D
20
PWM5
IO
4mA
IN,T+D
http://www.chipintelli.com
第 7 页
1.GPIO[2]
2.I2C0_SDA:I2C0 Serial Data
3.SDC0_D1:SDC0 interface data
1
4.SPI2_CS:SPI2 interface chip
selection signal
1.GPIO[3]
2.I2C0_SCL:I2C0 Serial Clock
3.SDC0_D0:SDC0 interface data
0
4.SPI2_D1:SPI2 interface data 1
1.GPIO[4]
2.SPI1_CS:SPI1 interface chip
selection signal
3.SDC0_CLK:SDC0 Serial Clock
4.SPI2_D2:SPI2 interface data 2
1.GPIO[5]
2.SPI1_DIN:SPI1 interface data
input
3.SDC0_CMD:Command pin for
SDC0 interface
4.SPI2_D0:SPI2 interface data 0
1.GPIO[6]
2.SPI1_DOUT:Transmit channel
of SPI1
3.SDC0_D3:SDC0 interface data
3
4.SPI2_CLK:SPI2 Serial Clock
1.GPIO[7]
2.SPI1_CLK:Serial Clock for
SPI1 interface
3.SDC0_D2:SDC0 interface data
2
4.SPI2_D3:SPI2 interface data 3
1.GPIO[15]
2.PWM0 Output
3.SDC_CARD_DETECT_N
1.GPIO[16]
2.PWM1 Output
1.GPIO[17]
2.PWM2 Output
1.GPIO[18]
2.PWM3 Output
3.IPM_CS
1.GPIO[19]
2.PWM4 Output
3.I2C1_SDA:I2C1 Serial Data
1.GPIO[20]
2.PWM5 Output
3.I2C1_SCL:I2C1 Serial Clock
V2.1
CI1103 Datasheet
21
VCC33
P
-
-
22
SPI0_CS
IO
8mA
OUT,T
23
SPI0_D1
IO
8mA
24
SPI0_D2
IO
8mA
OUT,T+
U
OUT,T
25
SPI0_D0
IO
8mA
IN,T
QSPI interface data 0
26
SPI0_CLK
IO
8mA
IN,T
Serial Clock for QSPI interface
27
SPI0_D3
IO
8mA
IN,T
28
TEST
I
-
IN,L
29
RSTn
I
-
IN,H
30
SWD_CLK
IO
4mA
IN,T+D
31
SWD_DAT
IO
4mA
IN,T+U
32
UART1_TX
IO
4mA
IN,T+U
33
UART1_RX
IO
4mA
IN,T+U
34
UART2_TX
IO
4mA
IN,T+U
35
UART2_RX
IO
4mA
IN,T+U
QSPI interface data 3
Internal pull-down
0—functional mode
1—test mode
External reset input.Pull this pin
low to reset device to initial
state.Has internal weak pull-up.
1.TCK:Serial Wire Debug port
clock pin.Has internal weak
pull-down.
2.GPIO[21]
1.TMS:Serial Wire Debug port
data pin.Has internal weak
pull-up.
2.GPIO[22]
1.GPIO[23]
2.UART1_TX:Transmit channel
of UART1
3.I2C1_SDA:I2C1 Serial Data
1.GPIO[24]
2.UART1_RX:Receive channel of
UART1
3.I2C1_SCL:I2C1 Serial Clock
1.GPIO[25]
2.UART2_TX:Transmit channel
of UART2
3.I2C1_SDA:I2C1 Serial Data
1.GPIO[26]
2.UART2_RX:Receive channel of
UART2
3.I2C1_SCL:I2C1 Serial Clock
4.EXT_INT[1]
36
VCC12
P
-
-
Core 1.2V power supply
37
VCC33
P
-
-
38
I2S1_SDI
IO
4mA
OUT,T+
D
39
I2S1_LRCLK
IO
4mA
IN,T+D
40
I2S1_SDO
IO
4mA
IN,T+D
3.3V power supply
1.GPIO[27]
2.I2S1_SDI:Serial Data Input for
I2S1 interface
4.SPI1_CS:SPI1 interface chip
selection signal
1.GPIO[28]
2.I2S1_LRCLK:I2S1
interface
LRCLK clock
4.SPI1_DIN:SPI1 interface data
input
1.GPIO[29](BOOT_SEL[1])
At startup,Boot1 option bit is used
to select one of two modes:
http://www.chipintelli.com
第 8 页
3.3V power supply
QSPI interface chip selection
signal
QSPI interface data 1
QSPI interface data 2
V2.1
CI1103 Datasheet
0---Normal functional model
1---Debug mode
2.I2S1_SDO:Serial Data Output
for I2S1 interface
1.GPIO[30]
2.I2S1_SCLK:Serial Clock for
I2S1 interface
4.SPI1_DOUT:Transmit channel
of SPI1
1.GPIO[31](UART_UPDATE_E
N)
At startup,this pin is used to select
one of two functional modes:
1---Start serial port upgrade
service and program
0---Start directly from Flash
2.I2S1_MCLK:Master Clock for
I2S1 reference
4.SPI1_CLK:Serial Clock for
SPI1 interface
Left ADC channel input
3.3V analog supply
Microphone bias output
41
I2S1_SCLK
IO
4mA
IN,T+D
42
I2S1_MCLK
IO
4mA
IN,T+D
43
44
45
MICPL
AVDD
MICBIAS
I
P
O
-
IN
-
46
AGND
P
-
-
Analog ground
47
MICPR
I
IN
Right ADC channel input
48
AVDDRV
P
-
3.3V analog supply
49
HPOUTL
O
OUT
Left DAC channel output
50
AGNDRV
P
-
Analog ground
51
VCM
O
OUT
Reference voltage output
52
VCC33
P
-
-
53
AIN3
IO
-
IN,T+D
54
AIN2
IO
-
IN,T+D
55
AIN1
IO
-
IN,T+D
56
AIN0
IO
-
IN,T+D
3.3V power supply
1.GPIO[34]
2.ADC3 Input
4.PWM3 Output
1.GPIO[35]
2.ADC2 Input
3.EXT_INT[0]
4.PWM2 Output
1.GPIO[36]
2.ADC1 Input
3.I2C0 Serial Data
4.PWM1 Output
1.GPIO[37]
2.ADC0 Input
3.I2C0 Serial Clock
4.PWM0 Output
-
Conformity with definition：
I
input
O
output
IO
bidirectional
P
power or ground
L
low level
H
high level
T
tristate state
T+D tristate plus pull-down
http://www.chipintelli.com
第 9 页
V2.1
CI1103 Datasheet
T+U
OUT
IN
tristate plus pull-up
power-on defaults to output mode
power-on defaults to input mode
http://www.chipintelli.com
第 10 页
V2.1
CI1103 Datasheet
4 IO 复用
IO 复用切换控制寄存器 0（IO_REUSE_CFG0，见表 4-1）
4.1
地址：0x4001008C
复位值：0x00000000
IO 复用切换控制寄存器 1（IO_REUSE_CFG1，见表 4-1）
4.2
地址：0x40010090
复位值：0x00000000
系统 IO 复用切换控制寄存器 0 和 1 决定芯片的管脚复用关系。CI1103 芯片
的芯片管脚功能由分组决定，其分组状态如下表：
名称
UART0_TX
UART0_RX
UART1_TX
UART1_RX
I2C0_SCL
I2C0_SDA
UART2_TX
UART2_RX
I2C1_SCL
I2C1_SDA
I2S1_MCLK
I2S1_SCLK
I2S1_SDO
I2S1_LRCLK
I2S1_SDI
SWD_CLK
SWD_DAT
SPI1_CS
IO_REUS
E_CFG
reg0[1:0]
reg0[3:2]
reg0[5:4]
reg0[7:6]
reg0[9:7]
reg0[11:10]
reg0[13:12]
reg0[15:14]
reg0[17:16]
reg0[19:18]
reg0[21:20]
http://www.chipintelli.com
表 4-1 GPIO 复用列表
IO_PU
数字功能
LL_CF 第 1 功能
第 2 功能
第 3 功能
G
（0x0）
（0x1）
（0x2）
reg0[0]
reg0[1]
reg0[2]
reg0[3]
reg0[4]
reg0[5]
reg0[6]
reg0[7]
reg0[8]
reg0[9]
reg0[10]
reg0[11]
reg0[12]
reg0[13]
reg0[14]
reg0[15]
reg0[16]
reg0[17]
GPIO[0]
GPIO[1]
GPIO[23]
GPIO[24]
GPIO[3]
GPIO[2]
GPIO[25]
GPIO[26]
GPIO[32]
GPIO[33]
GPIO[31]
GPIO[30]
GPIO[29]
GPIO[28]
GPIO[27]
TCK
TMS
GPIO[4]
第 11 页
UART0_TX
UART0_RX
UART1_TX
UART1_RX
I2C0_SCL
I2C0_SDA
UART2_TX
UART2_RX
I2C1_SCL
I2C1_SDA
I2S1_MCLK
I2S1_SCLK
I2S1_SDO
I2S1_LRCLK
I2S1_SDI
GPIO[21]
GPIO[22]
SPI1_CS
I2C1_SDA
I2C1_SCL
SDC_D0
SDC_D1
I2C1_SDA
I2C1_SCL
第 4 功能
（0x3）
SPI2_D1
SPI2_CS
EXT_INT[1]
SPI1_CLK
SPI1_DOUT
SPI1_DIN
SPI1_CS
SDC_CLK
SPI2_D2
V2.1
CI1103 Datasheet
IO_REUS
E_CFG
名称
SPI1_DIN
SPI1_DOUT
SPI1_CLK
SPI0_CS
SPI0_D1
SPI0_D2
SPI0_D0
SPI0_CLK
SPI0_D3
PWM0
PWM1
PWM2
PWM3
PWM4
PWM5
SDC_DET
SDC_D2
SDC_D3
SDC_CMD
SDC_CLK
SDC_D0
SDC_D1
AIN0
AIN1
AIN2
AIN3
SPI2_CLK
SPI2_CS
SPI2_D0
SPI2_D1
SPI2_D2
SPI2_D3
reg0[23:22]
reg0[25:24]
reg1[1:0]
reg1[3:2]
reg1[5:4]
reg1[7:6]
reg1[9:8]
reg1[11:10]
reg1[13:12]
reg1[15:14]
reg1[17:16]
IO_PU
LL_CF
G
第 1 功能
第 2 功能
第 3 功能
第 4 功能
（0x0）
（0x1）
（0x2）
（0x3）
reg0[18]
reg0[19]
reg0[20]
reg0[21]
reg0[22]
reg1[0]
reg1[1]
reg1[2]
reg1[3]
reg1[4]
reg1[5]
reg1[6]
reg1[7]
reg1[8]
reg1[9]
reg1[10]
reg1[11]
reg1[12]
reg1[13]
reg1[14]
reg1[15]
reg1[16]
reg1[17]
reg1[18]
reg1[19]
reg1[20]
reg1[21]
reg1[22]
reg1[23]
reg1[24]
reg1[25]
reg1[26]
GPIO[5]
GPIO[6]
GPIO[7]
SPI0_CS
SPI0_D1
SPI0_D2
SPI0_D0
SPI0_CLK
SPI0_D3
GPIO[15]
GPIO[16]
GPIO[17]
GPIO[18]
GPIO[19]
GPIO[20]
GPIO[14]
GPIO[13]
GPIO[12]
GPIO[11]
GPIO[10]
GPIO[9]
GPIO[8]
GPIO[37]
GPIO[36]
GPIO[35]
GPIO[34]
SPI2_CLK
SPI2_CS
SPI2_D0
SPI2_D1
SPI2_D2
SPI2_D3
SPI1_DIN
SPI1_DOUT
SPI1_CLK
SDC_CMD
SDC_D3
SDC_D2
SPI2_D0
SPI2_CLK
SPI2_D3
PWM0
PWM1
PWM2
PWM3
PWM4
PWM5
SDC_DET
SDC_D2
SDC_D3
SDC_CMD
SDC_CLK
SDC_D0
SDC_D1
AIN0
AIN1
AIN2
AIN3
GPIO[42]
GPIO[41]
GPIO[38]
GPIO[40]
GPIO[39]
GPIO[43]
SDC_DET
数字功能
IPM_CS
I2C1_SDA
I2C1_SCL
I2C0_SCL
I2C0_SDA
EXT_INT[0]
PWM0
PWM1
PWM2
PWM3
每一组管脚功能使用时需要配置对应的 IO_REUSE_CFG 寄存器位，举例如下：
如果用户想将 UART0_TX 配置成 UART0 功能，则需要将寄存器 IO_REUSE_CFG0 的
第 0 位和第 1 位配置为 0x1；如果想将这个引脚配置为 GPIO 功能，则将寄存器
IO_REUSE_CFG0 的第 0 位和第 1 位配置为 0x0，以此类推。注意：如果是模拟管
脚需要根据复用情况先选择是作为模拟管脚还是数字管脚使用。
模数 IO 复用配置寄存器（AD_IO_REUSE_CFG）
4.3
地址：0x4001009C
复位值：0x00FF
位域
名称
http://www.chipintelli.com
复位值
类型
第 12 页
描述
V2.1
CI1103 Datasheet
15:4
Reserved
0x00
R/W
保留
3
AIN3
1
R/W
AIN3 IO 模拟/数字功能复用：
0：数字功能
1：模拟功能
2
AIN2
1
R/W
AIN2 IO 模拟/数字功能复用：
0：数字功能
1：模拟功能
1
AIN1
1
R/W
AIN1 IO 模拟/数字功能复用：
0：数字功能
1：模拟功能
0
AIN0
1
R/W
AIN0 IO 模拟/数字功能复用：
0：数字功能
1：模拟功能
http://www.chipintelli.com
第 13 页
V2.1
CI1103 Datasheet
5 应用
5.1
应用参考电路图
C1
VDD_5V
U1
8
7
6
5
LS1
SPKL+
SPKLSPEAKER
R1
10K
1
2
3
4
Vo+ SHUT
GND Vref
VDD
+IN
Vo-IN
C5
C2
SGM4890
10uF
R5
C3
100nF 4.7uF
C4
1uF
C6
20K
R6
10K C8 470nF R7
C12
33R
C9 100nF
R8
100nF
C13
10K
R2
4.7uF 100nF
10K
R3
20K
SPKL-
VDD_3V3
C7
100nF 4.7uF
C14
MICR+
100nF
C10
C11
1uF
4.7uF
VDD_3V3
R4
2R
MICL-
R9
10K
C19
C18
1
100pF
Microphone
2
MICL+
100nF
J1
57
GND
VDD12
PLL layout 采用单点接地和接电源
C17
4.7uF
1nF
3
4
R13
1M
VDD12
3
4
12.288MHz
Y1
VDD_3V3
C20
22pF
R14 470R
J3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
I2S1_MCLK/GPIO[31]/FLASH_PG_EN/IIS_TEST/SPI1_CLK
I2S1_SCLK/GPIO[30]/IIS_TEST/SPI1_DOUT
I2S1_SDO/GPIO[29]/BOOT_SEL[1]/IIS_TEST
I2S1_LRCLK/GPIO[28]/IIS_TEST/SPI1_DIN
I2S1_SDI/GPIO[27]/IIS_TEST/SPI1_CS
VCC33
VCC12
UART2_RX/GPIO[26]/I2C1_SCL/EXT_INT[1]
UART2_TX/GPIO[25]/I2C1_SDA
UART1_RX/GPIO[24]/I2C1_SCL
UART1_TX/GPIO[23]/I2C1_SDA
SWD_DAT/GPIO[22]
SWD_CLK/GPIO[21]
RSTN
PLL_AVDD12
PLL_AVSS12
XIN
XOUT
UART0_TX
UART0_RX
VCC12
VCC33
I2C0_SDA/GPIO[2]/SDC0_D1/SPI2_CS
I2C0_SCL/GPIO[3]/SDC0_D0/SPI2_D1
SPI1_CS/GPIO[4]/SDC0_CLK/SPI2_D2
SPI1_DIN/GPIO[5]/SDC0_CMD/SPI2_D0
SPI1_DOUT/GPIO[6]/SDC0_D3/SPI2_CLK
SPI1_CLK/GPIO[7]/SDC0_D2/SPI2_D3
PWM0/GPIO[15]/SDC_CARD_DETECT_N
PWM1/GPIO[16]
PWM2/GPIO[17]
PWM3/GPIO[18]/PM_CS
PWM4/GPIO[19]/I2C1_SDA
PWM5/GPIO[20]/I2C1_SCL
VCC33
SPI0_CS
SPI0_D1
SPI0_D2
SPI0_D0
SPI0_CLK
SPI0_D3
TEST
C16
2
1
1
22pF
2
C15
AIN0/GPIO[37]/I2C0_SCL/PWM0
AIN1/GPIO[36]/I2C0_SDA/PWM1
AIN2/GPIO[35]/EXT_INT[0]/PWM2
AIN3/GPIO[34]/PWM3
VCC33
VCM
AGNDRV
HPOUTL
AVDDRV
MICPR
AGND
MICBIAS
AVDD
MICPL
U2
3
2
1
CON3
J4
42
41
40
39
38
37
36
35
34
33
32
31
30
29
CI1103
VDD12
VDD_3V3
100K 1%
BOOT_SEL1
100K 1%
R12
J2
VDD_3V3
VDD12
1
2
3
CON3
R15
10K
VDD_3V3
C21
10nF
VDD_3V3
R16 100K 1%
VDD_5V
模拟地和数字地采用单点接地
R17
FLASH_PG_EN R11
15
16
17
18
19
20
21
22
23
24
25
26
27
28
CON6
6
5
4
3
2
1
2.2K
56
55
54
53
52
51
50
49
48
47
46
45
44
43
R10
VDD_3V3
0R
1
2
6
5
U3
CS
VCC
SO HOLD
SCK
WP
SI
GND
8
7
3
4
C22
100nF
W25Q64JVSSIG
:Digital ground
:Analog ground
图 5-1 单麦本地语音识别应用系统图
上图为单麦克风输入，单喇叭输出的应用原理图，可以实现单麦 AEC 回声
消除离线语音识别应用方案。用户也可根据应用要求设计多种原理图。
http://www.chipintelli.com
第 14 页
V2.1
CI1103 Datasheet
MICRVDD_5V
U1
8
7
6
5
LS1
SPKL+
SPKL-
C6
1
2
3
4
Vo+ SHUT
GND Vref
VDD
+IN
Vo-IN
C1
R4
C2
100nF 4.7uF
C4
C5
1uF
R3
VDD_3V3
SGM4890
10uF
SPEAKER
R1
10K
C7
20K
R5
10K C9 470nF R7
C13
33R
C10 100nF
R8
100nF
C15
10K
C8
100nF 4.7uF
C16
4.7uF 100nF
10K
100pF
1
MICR+
2
100nF
Microphone
J1
2.2K
2R
C12
1uF
4.7uF
C17
C3
R6
C11
VDD_3V3
R2
MICL-
R9
10K
C14
100pF
MICL+
100nF
1
Microphone
2
J2
57
GND
VDD12
PLL layout 采用单点接地和接电源
C20
4.7uF
1nF
3
4
R13
1M
VDD12
3
4
12.288MHz
Y1
VDD_3V3
C21
22pF
R14 470R
J4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
I2S1_MCLK/GPIO[31]/FLASH_PG_EN/IIS_TEST/SPI1_CLK
I2S1_SCLK/GPIO[30]/IIS_TEST/SPI1_DOUT
I2S1_SDO/GPIO[29]/BOOT_SEL[1]/IIS_TEST
I2S1_LRCLK/GPIO[28]/IIS_TEST/SPI1_DIN
I2S1_SDI/GPIO[27]/IIS_TEST/SPI1_CS
VCC33
VCC12
UART2_RX/GPIO[26]/I2C1_SCL/EXT_INT[1]
UART2_TX/GPIO[25]/I2C1_SDA
UART1_RX/GPIO[24]/I2C1_SCL
UART1_TX/GPIO[23]/I2C1_SDA
SWD_DAT/GPIO[22]
SWD_CLK/GPIO[21]
RSTN
PLL_AVDD12
PLL_AVSS12
XIN
XOUT
UART0_TX
UART0_RX
VCC12
VCC33
I2C0_SDA/GPIO[2]/SDC0_D1/SPI2_CS
I2C0_SCL/GPIO[3]/SDC0_D0/SPI2_D1
SPI1_CS/GPIO[4]/SDC0_CLK/SPI2_D2
SPI1_DIN/GPIO[5]/SDC0_CMD/SPI2_D0
SPI1_DOUT/GPIO[6]/SDC0_D3/SPI2_CLK
SPI1_CLK/GPIO[7]/SDC0_D2/SPI2_D3
PWM0/GPIO[15]/SDC_CARD_DETECT_N
PWM1/GPIO[16]
PWM2/GPIO[17]
PWM3/GPIO[18]/PM_CS
PWM4/GPIO[19]/I2C1_SDA
PWM5/GPIO[20]/I2C1_SCL
VCC33
SPI0_CS
SPI0_D1
SPI0_D2
SPI0_D0
SPI0_CLK
SPI0_D3
TEST
C19
2
1
1
22pF
2
C18
AIN0/GPIO[37]/I2C0_SCL/PWM0
AIN1/GPIO[36]/I2C0_SDA/PWM1
AIN2/GPIO[35]/EXT_INT[0]/PWM2
AIN3/GPIO[34]/PWM3
VCC33
VCM
AGNDRV
HPOUTL
AVDDRV
MICPR
AGND
MICBIAS
AVDD
MICPL
U2
3
2
1
CON3
CI1103
VDD12
VDD_3V3
VDD_5V
42
41
40
39
38
37
36
35
34
33
32
31
30
29
100K 1%
BOOT_SEL1
100K 1%
R12
VDD_3V3
VDD12
R15
10K
VDD_3V3
C22
10nF
1
2
3
J3
CON3
VDD_3V3
R16 100K 1%
模拟地和数字地采用单点接地
R17
FLASH_PG_EN R11
15
16
17
18
19
20
21
22
23
24
25
26
27
28
CON6
6
5
4
3
2
1
2.2K
56
55
54
53
52
51
50
49
48
47
46
45
44
43
R10
0R
J5
VDD_3V3
:Digital ground
:Analog ground
1
2
6
5
U4
CS
VCC
SO HOLD
SCK
WP
SI
GND
8
7
3
4
C23
100nF
W25Q64JVSSIG
图 5-2 双麦本地语音识别应用系统图
上图为双麦克风输入，单喇叭输出的应用原理图，可以实现双麦降噪下的远
场离线语音识别应用方案。用户也可根据应用要求设计单麦克风等多种原理图。
http://www.chipintelli.com
第 15 页
V2.1
CI1103 Datasheet
MICRVDD_5V
8
7
6
5
LS1
SPKL+
SPKL-
C6
1
2
3
4
Vo+ SHUT
GND Vref
VDD
+IN
Vo-IN
C1
R4
C2
100nF 4.7uF
C4
C5
1uF
R3
VDD_3V3
SGM4890
10uF
SPEAKER
R1
10K
U1
C7
20K
R5
10K C9 470nF R7
C13
33R
C10 100nF
R8
100nF
C15
10K
C8
100nF 4.7uF
C16
4.7uF 100nF
10K
100pF
1
MICR+
2
100nF
Microphone
J1
2.2K
2R
C12
1uF
4.7uF
C17
C3
R6
C11
VDD_3V3
R2
MICL-
R9
10K
C14
100pF
MICL+
100nF
1
Microphone
2
J2
57
GND
VDD12
PLL layout 采用单点接地和接电源
C20
4.7uF
1nF
3
4
R13
1M
VDD12
3
4
12.288MHz
Y1
VDD_3V3
C21
22pF
R14 470R
J4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
I2S1_MCLK/GPIO[31]/FLASH_PG_EN/IIS_TEST/SPI1_CLK
I2S1_SCLK/GPIO[30]/IIS_TEST/SPI1_DOUT
I2S1_SDO/GPIO[29]/BOOT_SEL[1]/IIS_TEST
I2S1_LRCLK/GPIO[28]/IIS_TEST/SPI1_DIN
I2S1_SDI/GPIO[27]/IIS_TEST/SPI1_CS
VCC33
VCC12
UART2_RX/GPIO[26]/I2C1_SCL/EXT_INT[1]
UART2_TX/GPIO[25]/I2C1_SDA
UART1_RX/GPIO[24]/I2C1_SCL
UART1_TX/GPIO[23]/I2C1_SDA
SWD_DAT/GPIO[22]
SWD_CLK/GPIO[21]
RSTN
PLL_AVDD12
PLL_AVSS12
XIN
XOUT
UART0_TX
UART0_RX
VCC12
VCC33
I2C0_SDA/GPIO[2]/SDC0_D1/SPI2_CS
I2C0_SCL/GPIO[3]/SDC0_D0/SPI2_D1
SPI1_CS/GPIO[4]/SDC0_CLK/SPI2_D2
SPI1_DIN/GPIO[5]/SDC0_CMD/SPI2_D0
SPI1_DOUT/GPIO[6]/SDC0_D3/SPI2_CLK
SPI1_CLK/GPIO[7]/SDC0_D2/SPI2_D3
PWM0/GPIO[15]/SDC_CARD_DETECT_N
PWM1/GPIO[16]
PWM2/GPIO[17]
PWM3/GPIO[18]/PM_CS
PWM4/GPIO[19]/I2C1_SDA
PWM5/GPIO[20]/I2C1_SCL
VCC33
SPI0_CS
SPI0_D1
SPI0_D2
SPI0_D0
SPI0_CLK
SPI0_D3
TEST
C19
2
1
1
22pF
2
C18
AIN0/GPIO[37]/I2C0_SCL/PWM0
AIN1/GPIO[36]/I2C0_SDA/PWM1
AIN2/GPIO[35]/EXT_INT[0]/PWM2
AIN3/GPIO[34]/PWM3
VCC33
VCM
AGNDRV
HPOUTL
AVDDRV
MICPR
AGND
MICBIAS
AVDD
MICPL
U2
3
2
1
CON3
CI1103
VDD12
VDD_3V3
VDD_5V
42
41
40
39
38
37
36
35
34
33
32
31
30
29
100K 1%
BOOT_SEL1
100K 1%
R12
VDD_3V3
VDD_3V3
VDD12
R15
10K
VDD_3V3
C22
10nF
1
2
3
J3
U3
1
2
3
4
3.3V
RX
TX
GND
WIFI模组
CON3
VDD_3V3
R16 100K 1%
模拟地和数字地采用单点接地
R17
FLASH_PG_EN R11
15
16
17
18
19
20
21
22
23
24
25
26
27
28
CON6
6
5
4
3
2
1
2.2K
56
55
54
53
52
51
50
49
48
47
46
45
44
43
R10
0R
J5
VDD_3V3
:Digital ground
:Analog ground
1
2
6
5
U4
CS
VCC
SO HOLD
SCK
WP
SI
GND
8
7
3
4
C23
100nF
W25Q64JVSSIG
图 5-3 双麦本地+云端语音识别应用系统图
上图为双麦克风输入，单喇叭输出的应用原理图，可以实现双麦降噪下的远
场离在线语音识别应用方案。
5.2
应用注意事项
1. 芯片供电有上电时序要求：需要先上 VDD33 电源，再上 VDD12 电源。
如图 5-4 所示，VDD33 电源上电与 VDD12 电源上电间隔时间需要大于 0.1ms，
VDD12 上电后在小于 40ms 时间内，芯片 POR 复位完成，同时系统时钟有效输
出。
图 5-4 上电时序图
http://www.chipintelli.com
第 16 页
V2.1
CI1103 Datasheet
2. RSTN 为复位引脚，该引脚输入一个低电平时芯片进入复位。
3. TEST 引脚为测试模式选择，正常使用该引脚应保持低电平。
4. 芯片上电时管脚 I2S1_SDO 的电平会作为芯片启动模式判断信号，当上
电判断为高时，则会进入调试模式，上电判断为低时进入正常启动模式。正常使
用时应该保持该引脚为低电平信号。
5. 芯片上电时管脚 I2S1_MCLK 的电平会作为升级模式判断信号，当上电
判断为高时，启动串口升级服务,这次可使用配套的升级工具对板上的 Nor Flash
进行编程。上电判断为低时直接从板上的 Nor Flash 启动。
6. 芯片采用无铅环保工艺制造，SMT 焊接时请按照无铅标准设置炉温和时
间等参数。
7. 芯片取用、包装时需注意静电影响，建议采用抗静电材料隔离。
http://www.chipintelli.com
第 17 页
V2.1
CI1103 Datasheet
6 电气特性
符号
参数
最小值
典型值
最大值
单位
VCC
芯片IO供电电压
2.97
3.3
3.63
V
VDD
芯片内核供电电压
1.08
1.2
1.32
V
VIH
输入高电压
2.0
-
3.6
V
VIL
输入低电压
-0.3
-
0.8
V
VOL
输出低电压 @IOL = 2,4,8mA
-
-
0.4
V
VOH
输出高电压 @IOH = 2,4,8mA
2.4
-
-
V
SAR ADC参考电压
2.97
3.3
3.63
V
PLL模拟供电电压
1.08
1.2
1.32
V
I3.3V
芯片3.3V供电工作电流
9.83
13
14.5
mA
I1.2V
芯片1.2V供电工作电流
49
51
53
mA
I S 3.3V
芯片3.3V供电睡眠模式工作电流
9.5
9.51
9.53
mA
I S 1.2V
芯片1.2V供电睡眠模式工作电流
4.5
4.75
5
mA
ADC_VREF
33
PLL_AVDD
12
TA
芯片工作环境温度
0
-
+70
℃
TST
芯片储存环境温度
-55
-
+150
℃
http://www.chipintelli.com
第 18 页
V2.1
CI1103 Datasheet
7 封装信息
SYMBOL
A
A1
A2
A3
b
D
E
D2
E2
e
H
K
L
R
http://www.chipintelli.com
MILLIMETER
NOM
0.85
0.02
0.65
0.20REF
0.20
7.00
7.00
5.20
5.20
0.40
0.35REF
0.50REF
0.40
-
MIN
0.80
0
0.60
0.15
6.90
6.90
5.10
5.10
0.30
0.35
0.09
第 19 页
MAX
0.90
0.05
0.70
0.25
7.10
7.10
5.30
5.30
0.50
0.45
-
V2.1
CI1103 Datasheet
8 器件信息
ChipIntelli:Logo
CI1103:product part number
XXXXXX:internal control code
:pin 1
IC Model
CI1103
Batch
Number
XXXXXX
Packaging Dimensions
Packing
QFN56L(7mm*7mm*0.85mm)
TBD
启英泰伦保留说明书的更改权，恕不另行通知！客户在下单前应获取最新版本资料，并验证相关
信息是否完整和最新。
任何半导体产品特定条件下都有一定的失效或发生故障的可能，买方有责任在使用本产品进行系
统设计和整机制造时遵守安全标准并采取安全措施，以避免潜在失败风险可能造成人身伤害或财
产损失情况的发生！
产品提升永无止境，我司将竭诚为客户提供更优秀的产品！
http://www.chipintelli.com
第 20 页
V2.1
很抱歉，暂时无法提供与“CI1103”相匹配的价格&库存，您可以联系我们找货
免费人工找货
工商网监
湘ICP备2023018690号
