CA-IS3980 , CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
CA-IS398x 隔离型 8 通道数字输入接收器
1.
产品特性
•
支持工业标准数字输入
兼容 IEC 61131-2 Type 1、Type2、Type3 输入
•
高度集成
8 路输入通道，串行输出(CA-IS3980S)
8 路输入通道，并行输出 (CA-IS398xP)
•
速率可达 2Mbps
•
集成数字滤波器，0 -100ms 滤波器延时可选
较高的瞬态抑制：
低速通道：±300kV/µs CMTI
高速通道：±50kV/µs CMTI
•
•
集成 2500VRMS 内部隔离器，缩减 BOM 和尺寸
•
SPI 兼容串行接口(CA-IS3980S)
•
2.25V 至 5.5V 单电源供电，无需现场侧供电
•
-40°C 至 125°C 工作温度范围
•
8.66mm x 3.91mm 20 引脚 SSOP 封装
•
安全认证(申请中)
DIN VVDE V 0884-10 基础隔离
UL1577 认证：2500 VRMS 隔离
基于 GB4943.1-2011 的 CSA 认证
基于 EN61010-1:2010 (3rd Ed)和 EN 609501:2006/A2:2013 的 TUV 认证
2.
典型应用
•
•
•
•
•
•
PLC 数字输入模块
工业自动化
楼宇自动化
电机控制
CNC 控制
工业现场数据采集
3.
概述
CA-IS398x 系列隔离型 8 通道数字输入器件优化用于工
业现场的 24V 数字输入，只需少数几个外围元件即可配
置用作 Type 1、Type 2 或 Type 3 工业传感器或现场开关
的输入单元，每个通道即可配置为拉电流(source)输入，
也可配置为灌电流(sink)输入。隔离通道采用川土微电
子先进的电容隔离技术，提供高达 2.5kVRMS 的电气隔离
以及±300kV/μs 的典型 CMTI (低速通道)，具有较高的电
磁辐射抑制和低传输延时、低抖动等优势。
CA-IS398x 只需在逻辑侧提供 2.25V 至 5.5V 的单电源供
电，无需现场侧供电电源。逻辑输出电平取决于电源电
压，可方便连接 2.5V、3.3V 或 5V 供电的控制器接口。
CA-IS3980S 作为串行输出的工业接口器件能够将 8 路
24V 数字输入转化成 CMOS 兼容的逻辑信号，通过 SPI
接口连接到微处理器；CA-IS398xP 系列产品则将 8 路
24V 数字输入转换成 CMOS 兼容的并行输出，详见下方
的 CA-IS398x 简化框图。该系列的所有器件提供数字隔
离输出，所有输入通道支持灌电流、拉电流配置，可方
便连接工业、楼宇、过程控制等工业应用现场的传感器
或开关。为确保工业环境下系统的可靠性，并行输出的
CA-IS398x 器件在每个通道集成了固定延时的去抖滤波
器；串行输出的 CA-IS3980S 则允许用户调节其内部去抖
滤波器的延迟时间，以满足不同应用场景的要求。对于
需要连接 8 个以上传感器的应用，可以使用多片 CAIS3980S 构成菊链架构，CA-IS3980S 菊链电路在同一 SPI
接口上最多可支持 128 路输入。
CA-IS398x 系列产品工作在-40°C 至+125°C 温度范围，采
用 20 引脚 SSOP 封装。不同的器件尾缀对应于不同的输
出接口和滤波器延时配置，请参考订购信息。
器件信息
器件型号
CA-IS3980
CA-IS3988
Copyright © 2020, Chipanalog Incorporated
Shanghai Chipanalog Microelectronics Co., Ltd.
封装
封装尺寸(标称值)
SSOP20(Y)
8.66mm x 3.91mm
1
CA-IS3980, CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
简化框图
CA-IS3980P
e
20
B1
A1
1
e
20
MISO
A2
2
e
19
B2
A2
2
e
19
MOSI
A3
3
e
18
B3
A3
3
e
18
NSS
A4
4
e
17
B4
A4
4
e
17
SCLK
COM
5
16
VDD
COM
5
16
VDD
COM
6
GND
COM
6
15
GND
B5
A5
7
e
14
MOSI_THRU
B6
A6
8
e
13
NC
B7
A7
9
e
12
NC
B8
A8
10
e
11
NC
A6
A7
A8
2
7
8
9
10
15
14
e
13
e
12
e
11
e
Isolation Barrier
1
Isolation Barrier
A1
A5
4.
CA-IS3980S
SPI
订购信息
型号
输出接口
高速通道#
低通滤波器去抖时间
封装
隔离电压
(kVRMS)
CA-IS3980S
串行
0
0ms/10ms/30ms/100ms
SSOP20
2.5kVRMS
CA-IS3980P
并行
0
0ms
SSOP20
2.5kVRMS
CA-IS3988P
并行
8
0ms
SSOP20
2.5kVRMS
Copyright © 2020, Chipanalog Incorpora
Shanghai Chipanalog Microelectronics C
CA-IS3980 , CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
内容
1.
2.
3.
4.
5.
6.
7.
产品特性 ............................................................1
典型应用 ............................................................1
概述 ...................................................................1
订购信息 ............................................................2
修订历史 ............................................................3
引脚功能描述 ....................................................4
产品规格 ............................................................5
7.1.
7.2.
7.3.
7.4.
7.5.
7.6.
7.7.
7.8.
7.9.
7.10.
5.
绝对最大额定值 1 ..............................................5
ESD 额定值 .........................................................5
建议工作条件.....................................................5
热信息 ................................................................5
额定功率.............................................................5
隔离特性.............................................................6
相关安全认证.....................................................7
安全工作条件限制 1 ..........................................7
电气特性.............................................................8
时间特性.............................................................9
7.11.
8.
9.
典型工作特性曲线 .......................................... 10
参数测量信息 ...........................................11
详细说明 ..........................................................12
9.1.
9.2.
9.3.
工作原理 .......................................................... 12
工作模式 .......................................................... 12
输入滤波器 ...................................................... 13
9.3.1.
9.3.2.
9.4.
SPI 接口 (CA-IS3980S) ....................................... 14
9.4.1.
9.4.2.
9.4.3.
10.
11.
12.
13.
14.
滤波器选择与延时配置 .................................. 13
滤波器工作模式.............................................. 13
寄存器定义 ..................................................... 15
SPI 通信协议 ................................................... 15
SPI 菊链 ........................................................... 17
应用信息 ...................................................18
封装信息 ...................................................21
焊接信息 ...................................................22
卷带信息 ...................................................23
重要声明 ...................................................24
修订历史
修订版本号
Version 1.00
Version 1.01
Version 1.02
Version 1.03
Version 1.04
修订内容
NA
更新 ESD-HBM ±5000V，CDM ±2000V
表 9- 1 下电(VDD1011
>109
2
Ω
UL 15772
VISO
注:
1.
2.
3.
4.
5.
6
最大隔离电压
VTEST = VISO ， t = 60 s (认证)，
VTEST = 1.2 × VISO ， t = 1 s (100%生产测试)
2500
VRMS
爬电距离和间隙要求应根据具体应用中特定设备的隔离标准。电路板设计应注意保持爬电和间隙距离，确保隔离器在印刷电路板
上的焊盘不会缩短此距离。印刷电路板上的爬电距离与间隙在某些情况下是相同的。通过在电路板上插入凹槽可以增大这些距离
指标。
该标准仅适用于最大工作额定值范围内的安全电气隔离，应通过适当的保护电路确保遵守安全等级要求。
测试在空气或油中进行，以确定隔离层固有的浪涌抑制。
表征电荷是由局部放电引起的放电电荷(pd)。
绝缘栅两侧的所有引脚连接在一起，构成双端器件。
Copyright © 2020, Chipanalog Incorpora
Shanghai Chipanalog Microelectronics C
CA-IS3980 , CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
7.7.
相关安全认证
VDE (申请中)
DIN VDE V 0884-11:201701 认证。
CSA (申请中)
IEC60950-1, IEC 62368-1
和 IEC 60601-1 认证。
UL
基于 UL 1577 器件认证
流程。
CQC (申请中)
GB 4943.1-2011 认证
TUV (申请中)
EN61010-1:2010 (3rd Ed)
和 EN 60950-1:2006
/A2:2013 认证。
认证号:UL-US-2231195-0
7.8.
安全工作条件限制 1
参数
IS
逻辑侧安全输入/输出电流
IS
PS
现场侧安全输入电流
总功耗
最高温度
TS
注:
1.
测试条件
RθJA = 120 °C/W, VI = 2.75V, TJ = 150°C, TA=25°C.
RθJA = 120 °C/W, VI = 3.6V, TJ = 150°C, TA=25°C.
RθJA = 120 °C/W, VI = 5.5V, TJ = 150°C, TA=25°C.
RθJA = 120 °C/W, TJ = 150°C, TA=25°C.
RθJA = 120 °C/W, TJ = 150°C, TA=25°C.
最小值
典型值
最大值
80
100
240
240
1200
150
单位
mA
mA
mW
°C
在没有限流的情况下，IC 损坏可能导致与地或电源之间的低阻路径，由此造成 CA-IS398x 消耗过大功率。而过大的功耗可能损坏
IC 管芯并导致隔离栅损坏，进而引发下游电路的安全性问题。此表为 CA-IS398x 的安全工作限制范围。
Copyright © 2020, Chipanalog Incorporated
Shanghai Chipanalog Microelectronics Co., Ltd.
7
CA-IS3980, CA-IS3988
Version 1.04, 2023/03/14
7.9. 电气特性
TA = -40 to 125°C，除非有额外说明，本表格数据均为推荐工作条件下的测试结果。
参数
测试条件
现场侧输入
IF(TH)
输入电流门限
IHYS
输入电流滞回
VF(TH)
现场侧输入电压门限
VHYS
输入电压滞回
CI
f=125kHz
输入电容
逻辑侧电源
VULVO+
VDD 欠压锁存门限
VDD 上升
VUVLOVDD 欠压锁存门限
VDD 下降
VHYS(UVLO)
UVLO hysteresis
所有输入 = “0”
所有输入= “1”
IDD
工作电流
60kHz, 所有输入以 50%占空比切换
1MHz, 所有输入以 50%占空比切换
逻辑侧输入
VIL
逻辑低电平输入
SCLK，NSS，MOSI
VIH
逻辑高电平输入
SCLK，NSS，MOSI
VOL
IOL = 4 mA
逻辑低电平输出
VOH
IOH = -4 mA
逻辑高电平输出
IIH
输入漏电流@逻辑低电平
SCLK，NSS，MOSI
IIL
输入漏电流@逻辑高电平
SCLK，NSS，MOSI
8
上海川土微电子有限公司
最小值
典型值
最大值
单位
460
30
1.0
30
606
76
1.38
73
105
950
200
1.7
130
μA
μA
V
mV
pF
1.88
1.74
2.08
1.94
0.15
4.7
4.6
4.7
4.7
2.28
2.24
7.7
7.6
7.7
7.7
0.8
2.0
0.4
VDD-0.4
-1
-1
1
1
V
mA
V
V
V
V
μA
μA
Copyright © 2020, Chipanalog Incorpora
Shanghai Chipanalog Microelectronics C
CA-IS3980 , CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
7.10. 时间特性
TA = -40 to 125°C，除非有额外说明，本表格数据均为推荐工作条件下的测试结果。
参数
测试条件
信号通道
输入电流上升/下降时间=10ns, 输入电流
=10mA, 高速通道 AHx
输入电流上升/下降时间=10ns, 输入电流
=10mA, 低速通道 Ax (+0ms tD)
输入电流上升/下降时间=10ns, 输入电流
tP
传输延迟时间
=10mA, 低速通道 Ax (+10ms tD)
输入电流上升/下降时间=10ns, 输入电流
=10mA, 低速通道 Ax (+30ms tD)
输入电流上升/下降时间=10ns, 输入电流
=10mA, 低速通道 Ax (+100ms tD)
AHx 高速通道
PWD
脉冲宽度失真
Ax 通道
AHx 高速通道
Tpsk( P-P)
传输延迟偏差(芯片之间)
Ax 通道
AHx 高速通道
Tpsk
传输延迟偏差(通道之间)
Ax 通道
tr, tf
输出上升/下降时间
CL=15pF
启动时间
tSTART
AHx 高速通道
CMTI
共模抑制比
Ax 通道
SPI 接口
tC
SCLK 时钟周期
tDO1
延迟时间
SCLK 下降沿至 MISO 有效
延迟时间
tDO2
SCLK下降沿至 MISO跳变
NSS 上升沿至 MISO 高阻
tDZ
延迟时间
tSU1
建立时间
NSS 下降沿至 SCLK 下降沿
tH1
保持时间
SCLK 上升沿至 NSS 上升沿
tSU2
建立时间
MOSI 至 SCLK 上升沿
tH2
保持时间
SCLK 上升沿至 MOSI 跳变
tNSS
延迟时间
NSS 延迟时间
tDTHRU
延迟时间
MOSI 至 MOSI_THRU 延迟时间
最小值
典型值
最大值
单位
36
120
ns
5.6
6.7
μs
10
ms
30
ms
100
ms
6
450
-30
-250
-30
-250
25
200
50
+30
+250
+30
+250
3.3
46
50
300
100
20
20
20
25
20
25
20
200
15
ns
ns
ns
ns
ns
ns
ns
μs
kV/μs
kV/μs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
tC
SCLK
NSS
tH1
tSU1
tSU2
MOSI
Rx Bit
tNSS
tH2
Rx Bit
Rx Bit
Rx Bit
tDTHRU
MOSI_THRU
Rx Bit
Rx Bit
MISO
Tx Bit
tDO1
Tx Bit
Rx Bit
Tx Bit
Rx Bit
Tx Bit
tDO2
图 7-1 SPI 时序图
注：该时序图适用于 CA-IS3980S SPI 三字节通信数据包的任一字节。
Copyright © 2020, Chipanalog Incorporated
Shanghai Chipanalog Microelectronics Co., Ltd.
9
CA-IS3980, CA-IS3988
Version 1.04, 2023/03/14
7.11. 典型工作特性曲线
上海川土微电子有限公司
V-I曲线
3.0
输入电压 (V)
2.5
2.0
1.5
TA=125℃
TA=25℃
1.0
TA=-40℃
0.5
0.0
0
5
10
15
20
输入电流 (mA)
图 7-2 输入电压 vs. 输入电流
注：
1. 输入电流和输入电压为绝对值，该曲线适用于灌电流输入通道和拉电流输入通道的设计。
10
Copyright © 2020, Chipanalog Incorpo
Shanghai Chipanalog Microelectronics C
CA-IS3980 , CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
8. 参数测量信息
CA-IS398x
IIN
Ax /AHx
VDD
50%电流方波
IHYS
tP
VOUT
Bx /BHx
tP
90%
CL=15pF
COM
IF(TH)
IIN
VOUT
50%
GND
10%
tr
tf
图 7-3 开关特性测试电路与测试波形
CA-IS398x
VDD
输入信号
开关
Ax /AHx
高
Bx /BHx
低
2.2nF
COM
GND
高压共模信号发生器
图 7-4 共模瞬态抑制比测试电路
Copyright © 2020, Chipanalog Incorporated
Shanghai Chipanalog Microelectronics Co., Ltd.
11
CA-IS3980, CA-IS3988
Version 1.04, 2023/03/14
9. 详细说明
9.1.
上海川土微电子有限公司
工作原理
CA-IS398x 系列产品为隔离型 8 通道数字输入 IC，优化用于工业现场 24V 数字输入模块，非常适合可编程逻辑控制
器(PLC)、电机控制模块中的高密度数字输入单元设计。CA-IS398x 器件只需少数几个外部元件，即可构成支持 IEC
61131-2 Type 1、Type 2 或 Type 3 工业传感器/开关的双向(灌电流或拉电流)数字输入模块，图 9-1 给出了 CA-IS398x 内部
单个通道的简化框图。每个输入通道的前端包含一个二极管电桥和一个 LED 模拟器，参见图 7-2 输入电压与输入电流
曲线了解有关输入级 V-I 特性的更多细节。内部 LED 模拟器输出驱动一个开关键控(OOK)调制器，OOK 调制信号跨过基
于 SiO2 的绝缘栅，在不同电源域的电路之间传输数字信号。在许多应用中，这种电容隔离技术正在取代光耦隔离方案，
因为电容隔离技术在提供同等隔离度的同时，大幅降低了功耗，并占用更少的电路板空间。
Ax/AHx
OOK
调制器
OOK
调制器
去抖动
B
BH
Bx/BHx
COM
图 9-1 CA-IS398x 内部单通道简化框图
在输出侧，对于高速通道(BHx)，信号将直接传递到输出级；而对于低速通道(Bx)，信号则通过去抖动滤波器传送
到输出级，以确保系统在工业应用环境下的可靠性。CA-IS3980S 串行输出 IC 可提供三种滤波模式选择：消扰动滤波器、
低通滤波器和消隐滤波器。对于并行输出器件 CA-IS398xP，每个通道具有四个附加的去抖动滤波延迟时间选项：无延
时、10ms 延时、30ms 或 100ms 延时，不同的器件后缀对应于不同的滤波器延时配置，详情请参考订购信息。此外，
无论选择哪款器件，低速通道都包含一个 4μs 固定延时的低通滤波器。
在工业自动化、过程控制和楼宇自动化应用中，CA-IS398xP/PF/PM/PS 将来自现场侧的 8 路传感器或 8 路开关的工
业 24V 数字输入信号转换成 8 路 CMOS 兼容的低压并行输出，送入逻辑侧的控制器；CA-IS3980S 工业接口串行器则将
8 路 24V 数字输入串行转换为微控制器所要求的 CMOS 兼容信号，并通过 SPI 接口与控制器通信。对于具有八个以上传
感器输入的系统，CA-IS3980S 能够支持菊链配置，在同一隔离 SPI 接口最多可连接 128 路输入(16 片 CA-IS3980S)。
除了并行输出接口选项外，CA-IS398x 还提供了一种串行输出接口选项，CA-IS8380S。串行输出接口提供 4 线 SPI
接口，并提供额外的 MOSI_THRU 输出以方便实现高达 16 个 CA-IS398x 的级联。关于 SPI 接口的详细描述请参考
9.4.3。
9.2.
工作模式
CA-IS398x 数字输入对每路输入(Ax/AHx)的状态(通/断或高电平/低电平)进行监测，并将 Ax/AHx 输入引脚处的电压
与内部参考电压进行比较，以确定传感器是开启(逻辑 1)还是关闭(逻辑 0)，然后将八个数字输入转换为串行输出或并
行输出，参见表 9-1 CA-IS398x 真值表。
CA-IS398x 系列产品包括欠压锁定(UVLO)功能，以防止器件启动或关断期间，或当 VDD 低于其指定工作范围时出现
错误操作。在 UVLO 期间，器件输出不跟随对应输入的变化，将处于不确定状态。
12
Copyright © 2020, Chipanalog Incorpo
Shanghai Chipanalog Microelectronics C
CA-IS3980 , CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
表 9- 1 CA-IS398x 真值表 1
VDD
上电
断电
注:
1.
2.
9.3.
9.3.1.
输入 (Ax/AHx)
输出 (Bx/BHx)
H
L
开路
X
H
L
L
不确定 2
注释
正常工作，输出跟随数字输入状态。
如果输入开路，则输出逻辑低电平。
如果 VDD 2.25V;断电： VDD < VUVLO-。
如果VDD < VUVLO_， 输出状态不确定，输出为绝对额定最大值范围内的任何数值。
输入滤波器
滤波器选择与延时配置
CA-IS398x 系列隔离型数字输入器件提供串行输出和并行输出选项。在每个低速数字输入通道，数字滤波器为传感
器信号提供噪声的去抖和滤波。为了降低传播延迟，高速通道没有设置去抖滤波器。对于并行输出器件，通过选择不
同尾缀的型号选择去抖滤波器的延时；对于串行输出器件 CA-IS3980S，则可通过 SPI 接口配置去抖滤波器的模式和延
时，请参阅订购信息了解具有不同滤波器延时选项的并行输出器件型号。CA-IS3980S 去抖动滤波器延时配置详见表 92。可以为每个通道独立设置四种滤波器延时(0ms、10ms、30ms、100ms)中的一个。
表 9- 2 滤波器延时配置
FLT_DLY[1:0]
延时 tD(ms)
00
01
10
11
0
10
30
100
注:
1.
9.3.2.
说明
去抖滤波器没有额外延时。
快速去抖延时
中速去抖延时
低速去抖延时
所有低速通道内部包含一个4 μs固定延时的低通滤波器，附加延时通过FLT_DLY0、FLT_DLY1寄存器配置。
滤波器工作模式
除了可配置滤波器延迟时间，CA-IS3980S 还为每个数字输入通道提供滤波器模式选项：消扰动滤波器、低通滤波
器和消隐滤波器，用户可根据不同的应用场景以及传感器信号特性灵活配置滤波器模式，参见表 9- 3 滤波器模式配置。
所有并行输出器件的每个通道仅提供传统低通滤波器模式。
表 9- 3 滤波器模式配置
FLT_MODEx[1:0]
00
01
1x
滤波器模式
消扰动滤波器
低通滤波器
消隐滤波器
说明
后沿延时滤波器
传统低通滤波器
前沿延时滤波器
消扰动滤波器
消扰动滤波器对应于 FLT_MODEx[1:0] = 00，该滤波模式仅采用数字去抖滤波器中常见的后沿延迟。在此模式下，
器件检测每个通道的数字输入，确保信号至少在相应通道的去抖延时设置 tD 时间内保持稳定。一旦通道输入信号在 tD
内保持稳定，相应通道将提供与输入状态一致的输出；反之，如果输入在 tD 时间内不稳定，输入信号的变化不会传递
到内部移位寄存器。
Copyright © 2020, Chipanalog Incorporated
Shanghai Chipanalog Microelectronics Co., Ltd.
13
CA-IS3980, CA-IS3988
Version 1.04, 2023/03/14
低通滤波器
上海川土微电子有限公司
低通滤波器对应于 FLT_MODEx[1:0]=01，该滤波模式在每个低速输入通道上提供低通滤波功能。这也是所有低速通
道内部 4μs 默认滤波器的模式。这种滤波模式下，噪声抑制通过不翻转的增减计数器完成，其中现场数字输入的状态
控制计数的增减方向(向上或向下)。当通道输入状态出现更新时，计数器开始递增(向上)计数，直至计数时间达到去抖
延时设置 tD。如果在计数值达到 tD 之前，通道的输入返回到更新前的状态，计数器将开始倒计时，递减(向下)计数；
如果通道输入在计数器递减到 0 之前再次返回到所更新的状态(相当于在通道输入端出现了一个脉冲宽度小于有效数字
输入信号的干扰或噪声)，则计数器从非零值开始递增计数；当计数值达到上限 tD 时，滤波器输出更新，输出与数字输
入对应的更新状态。采用低通滤波器模式，有助于抑制数字输入通道上持续时间小于去抖滤波器延迟设置 tD 的任何脉
冲干扰。
消隐滤波器
消隐滤波器对应于 FLT_MODEx[1:0]=1X，该滤波模式在每个低速输入通道上提供前沿滤波功能。内部计数器初始化
为零。当通道输入状态发生改变时，通道输出立即更新到新的状态值，计数器数值被置为当前通道的延迟设置 tD。无
论通道输入为高电平，还是低电平，计数器都在输入状态更新时开始倒计时(递减计数)，并且屏蔽输入状态的变化，
即不受通道输入状态是否再次发生变化的影响。直到计数器递减到零时，器件对当前的输入状态与当前的输出状态进
行比较；如果二者不同，通道输出则立即更新到变化后的状态值；如果二者相同，通道输出将保持当前状态，并在通
道输入监测到下一个新值时立即更新输出状态。任何情况下，通道输入的变化都会将计数器从零复位到对应通道的延
迟设置 tD。图 9-2 所示为不同去抖滤波器模式下的时序图。
t2
tD – t1
DIN
A
B
A
tD
DOUT|DBNC_MODE=00
(old)
A
t1 + t2
DOUT|DBNC_MODE=01
DOUT|DBNC_MODE=1x
A
(old)
tD
tD
A
B
A
图 9-2 去抖滤波器模式与时序图
9.4.
SPI 接口 (CA-IS3980S)
CA-IS3980S 采用 SPI 兼容串口，用于读取现场侧数字输入的数据和滤波器延迟配置、滤波器模式寄存器的内容。可
通过 SPI 接口读取每个配置寄存器的内容，以确保器件的正确操作。对于具有八个以上传感器输入的系统，可选择 CAIS3980S 构成菊链架构，以连接多个器件。可在同一隔离 SPI 串口总线上连接最多 128 个输入。
14
Copyright © 2020, Chipanalog Incorpo
Shanghai Chipanalog Microelectronics C
CA-IS3980 , CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
9.4.1. 寄存器定义
CA-IS3980S 包含以下可寻址寄存器：
1. CHAN_STATUS：输入数据状态寄存器。内部数据串行器包括一个 8 位移位寄存器，其中包含与八个现场侧输入相对
应的 8 位数据。移位寄存器内容通过 SPI 兼容接口读取，该寄存器为只读寄存器(不支持写功能)。
2. FLT_MODE0, FLT_MODE1: 可编程滤波模式控制位，对应于 A1 至 A8 通道的滤波器模式设置。该寄存器支持读操作
和写操作，参见表 9-4 所示滤波器模式配置。
3. FLT_DLY0, FLT_DLY1：A1—A8 通道滤波器延时选择位，该寄存器支持读操作和写操作，将滤波器延迟时间设置为四
种延时(0ms, 10ms, 30ms, 100ms)之一，参见表 9-4 所示延时配置。
表 9-4 寄存器定义
寄存器
地址
类型
CHAN_STATUS
0x0
只读
FLT_MODE0
0x1
读/写
FLT_MODE1
0x2
读/写
FLT_DLY0
0x3
读/写
FLT_DLY1
0x4
读/写
9.4.2.
说明
{STATUS[7:0]}, 数字输入状态, D[x]为对应输入引脚的状态值。
0: D[x] = 0, 通道 x 为低电平。
1: D[x] = 1, 通道 x 为高电平。
A1--A4 通道滤波器模式控制位，通道控制位排列如下：
{md_ch3[1:0],md_ch2[1:0],md_ch1[1:0],md_ch0[1:0]}
md_chx[1:0] = 00 = 消扰动滤波器; md_chx = 01 = 低通滤波器;
md_chx = 1X = 消隐滤波器。
A5—A8 通道滤波器模式控制位，通道控制位排列如下：
{md_ch7[1:0],md_ch6[1:0],md_ch5[1:0],md_ch4[1:0]}
md_chx[1:0] = 00 = 消扰动滤波器; md_chx = 01 = 低通滤波器;
md_chx = 1X = 消隐滤波器。
A1—A4 通道滤波器延时控制位，通道控制位排列如下：
{dly_ch3[1:0], dly_ch2[1:0], dly_ch1[1:0], dly_ch0[1:0]}
dly_chx[1:0] = 00 = 0ms; dly_chx[1:0] = 01 = 10ms;
dly_chx[1:0] = 10 = 30ms, dly_chx[1:0] = 11 = 100ms.
A5—A8 通道滤波器延时控制位，通道控制位排列如下：
{dly_ch7[1:0], dly_ch6[1:0], dly_ch5[1:0], dly_ch4[1:0]}
dly_chx[1:0] = 00 = 0ms; dly_chx[1:0] = 01 = 10ms;
dly_chx[1:0] = 10 = 30ms, dly_chx[1:0] = 11 = 100ms.
SPI 通信协议
CA-IS3980S 通过 4 线 SPI 兼容串行接口与微控制器通信。该接口包含三个输入引脚：时钟(SCLK)、片选(NSS)和数据
输入(MOSI)，以及一路输出：数据输出(MISO)。另外一个额外的输出引脚 MOSI_THRU 用于多芯片菊链，可级联多达 16
片 CA-IS3980S。CA-IS3980S 作为 SPI 通信总线的从机，微控制器则作为 SPI 通信主机。NSS 输入用于启动和终止一次数
据传输。SCLK 用于同步主机(微控制器)与从机之间的数据传输。当片选信号 NSS 为低电平时，可以将数据移入或移出
器件，每个时钟移动一位。在 SCLK 的上升沿采样数据时，输入数据 MOSI 必须保持稳定。同样，输出数据 MISO 和
MOSI_THRU 在 SCLK 的上升沿保持稳定。除非 NSS 为低电平，否则 CA-IS3980 将忽略 SCLK 和 DIN 引脚的任何操作，请
参见图 7-1 所示 SPI 时序图和对应的表 7.10 时序参数，了解有关 SPI 时序和时序参数的更多详细信息。
CA-IS3980S 的每次 SPI 通信由三个串行字节组成：Byte 0、Byte 1 和 Byte 2，如图 9-3 所示。其中，
“Byte 0”是控制
字节，指定所要执行的操作以及在菊链中所要选择的器件。如表 9-6 所示，CID[3:0]表示菊链中每片 CA-IS3980S 的器件
ID。如果 SPI 总线上只有一片 CA-IS3980S，SPI 主机应将字段 CID[3:0]设置为全零。随后的“Byte 1”指定所要访问(读或
写操作)的 CA-IS3980S 的内部寄存器地址。如果提供的写地址与物理可用的内部寄存器地址不相符，则 SPI 写操作不会
更新 CA-IS3980S 内部寄存器；如果提供的读地址与物理可用的内部寄存器地址不相符，则 CA-IS3980S 在 SPI 读操作中
返回全零作为读取值。数据包中的最后一个字节(Byte 2)为要写入器件 CA-IS3980S 内部寄存器的数据(通过 MOSI 引脚)或
从器件 CA-IS3980S 寄存器中读取的数据(通过 MISO 引脚)。对于 SPI 通信，可以从状态/配置寄存器读取数据，也可以将
Copyright © 2020, Chipanalog Incorporated
Shanghai Chipanalog Microelectronics Co., Ltd.
15
CA-IS3980, CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
数据写入配置寄存器，数据顺序为 MSB 在前。串行时钟(SCLK)由主机微控制器产生，仅在 NSS 为低电平，并且通过 SPI
总线向器件传送控制字节、地址和数据时发送时钟信号。控制字节、地址字节和数据字节以 8 位为一组传输，MSB 在
前，这意味着 CA-IS3980S 每次在 8 个连续的 SCLK 上升沿逐位采集三字节通信数据包中的一个字节，即 8 个数据位。如
果 NSS 在数据传送的过程中间(即在完成第 8 位传送之前的任何时间)拉高，则中止该通信过程(即，数据不被写入器件
的内部寄存器)。每次 NSS 拉低时，都会出现一个新的 8 位码流。
NSS
SCLK
MOSI
Control[7:0]
字节0
Address[7:0]
Data[7:0]
字节1
字节2
图 9-3 SPI 通信协议
表 9-5 SPI 通信数据包
控制字节(Byte 0)
7
BRCT
6
R/Wb
5
0
4
3
0
CID[0]
地址字节(Byte 1)
2
CID[1]
1
CID[2]
0
CID[3]
7
A[7]
6
A[6]
5
A[5]
4
3
A[4]
A[3]
数据字节(Byte 2)
2
A[2]
1
A[1]
0
A[0]
7
D[7]
6
D[6]
5
D[5]
2
D[2]
1
D[1]
0
D[0]
4
D[4]
3
D[3]
表 9-6 控制字节位定义
控制字节 (Byte 0)
BIT_7
BRCT
1 – 广播模式(写操作)
0 – 仅对寻址器件操作(写操作)
注: 如果是读操作，则忽略该位。
BIT_6
R/Wb
1–读
0–写
BIT_5
0
BIT_4
0
保留位
置为(0,0)
BIT_3
CID[0]
BIT_2
CID[1]
BIT_1
CID[2]
BIT_0
CID[3]
CID[3:0]菊链器件 ID
CID[3:0] = 0000 (CID[0:3] = 0000)，非菊链操作。
通过 SPI 进行读操作时，如果 SPI 总线仅连接单个 CA-S3980S 器件(无菊链)，控制字节(Byte 0)只需将 BIT_6 置 1，读
操作将忽略第 7 位(BIT_7 广播位)的状态，因为无论是单器件操作，还是菊链操作，每次只能读取一个器件。所要读取
的数据出现在 3 字节 SPI 通信数据包的最后一个字节(Byte 2)，CA-IS3980S 通过 MISO 输出引脚提供给 SPI 主机(微控制
器)，如图 9-3 所示。读操作中，MISO 输出在最后一个字节(Byte 2)以外的任何时间保持三态。
通过 SPI 进行写操作时，如果将控制字节(Byte 0)第 7 位(BIT_7 广播位)置 1，广播位将强制所有菊链上的从机器件
CA-IS3980S 将提供的写数据(Byte 2)更新到其指定的内部 SPI 寄存器，无论控制字的 CID[3:0]是否对链路中的 CA-IS3980S
器件进行寻址。如果将控制字节(Byte 0)第 7 位(BIT_7)置 0，则仅对所寻址的器件进行写操作。写数据由 SPI 主机在数据
包的第 3 个字节(Byte 2)发送到总线。CA-IS3980S 的 MISO 输出引脚在整个 SPI 写操作期间保持三态。
16
Copyright © 2020, Chipanalog Incorpo
Shanghai Chipanalog Microelectronics C
CA-IS3980 , CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
9.4.3. SPI 菊链
对于具有八个以上传感器输入的工业现场，可以将多片 CA-IS3980S 级联在一起以支持更多的输入通道，并可通过
单个 SPI 串口访问所有通道的数据输入。使用菊链配置时，将 SPI 主机的 MOSI 连接到链路第一个器件 CA-IS3980S[0]的
MOSI 引脚，如图 9-4。将 SPI 主机的 MISO 连接到链路中所有 CA-IS3980S 器件的 MISO 引脚。对于处于链路中间的所有
器件，CA-IS3980S[1]，……CA-IS3980S[15]，将 MOSI 引脚连接到上一个器件的 MOSI_THRU 引脚，并将其 MOSI_THRU 连
接到下一个器件的 MOSI 引脚，见图 9-4。链路中所有器件的片选 NSS 引脚连接在一起，所有时钟 SCLK 引脚连接在一
起，图 9-4 所示为 128 路输入菊链的示意图。
菊链中的每片 CA-IS3980 都分配了一个器件 ID 作为菊链中的地址，该 ID 对应于控制字节的 BIT_0 到 BIT_3：CID[3:0]，
表 9-7 给出了每片 CA-IS3980S 的器件 ID。菊链数据传输中，除了控制字节的 CID[3:0]字段，CA-IS3980S 将 SPI 主机发送
的 SPI 通信数据包的所有位依次从 MOSI 输入直接传递到 MOSI_THRU 输出，且保持数值不变。而当 CID[3:0]字段通过
CA-IS3980S 链路时，每通过一片 CA-IS3980S，CID[3:0]数值减 1。随着控制字节在链路中的移动，CID[3:0]依次递减，当
到达链路中所要寻址的器件 CA-IS3980S 时，该器件的 CID[3:0]码递减至 0000，由此激活或选中这一器件。锁定寻址器
件后，SPI 主机与寻址 CA-IS3980S 之间的剩余操作将按照上述 SPI 接口通信协议，针对单个 CA-IS3980S 从机进行读写操
作。SPI 主机应按相反顺序将 4 位器件 ID(CID[3:0])置于控制字中，如表 9-6 所示，CID[0]置于 Byte 0 的 BIT_3，CID[3]则
置于 Byte 0 的 BIT_0，发送寻址指令时，需注意器件 ID 的顺序。
MOSI_THRU
MISO
NSS
MOSI
MISO
NSS
SCLK
MOSI
SCLK
CA-IS3980S[15]
MOSI_THRU
MISO
NSS
SCLK
MOSI
CA-IS3980S[2]
MOSI_THRU
MISO
NSS
SCLK
MOSI
CA-IS3980S[1]
MOSI_THRU
MISO
NSS
SCLK
MOSI
CA-IS3980S[0]
SPI Master
图 9-4 SPI 菊链连接
CA-IS3980S 支持三种控制指令：广播模式写操作、寻址器件写操作、寻址器件读操作，如表 9-8 所示。在菊链中
进行写操作时，如果广播位 BRCT 置为 0，则仅对所要寻址的器件 CA-IS3980S 进行写操作，寻址器件的地址由 CID[3:0]
确定。如果广播位 BRCT 置为 1，则对链路中所有连接的 CA-IS3980S 进行写操作，此时将忽略 CID[3:0]字段的内容。例
如，如果写 CA-IS3980S[12]的内部寄存器，则 CID[3:0]=1100，控制指令 Byte 0 为：Control[7:0] = 00000011。考虑到 CAIS3980S 的 MOSI 输入引脚与 MOSI_THRU 输出引脚之间的延时，随着菊链中器件数量的增多，SCLK 的最高时钟频率会
降低。
表 9-7 菊链中每片 CA-IS3980S 的器件 ID
CACACAIS3980S[2]
IS3980S[3]
IS3980S[4]
CAIS3980S[1]
CID[3:0]
CAIS3980S[0]
0000
0001
0010
0011
CID[0:3]1
0000
1000
0100
器件 ID
CID[3:0]
CAIS3980S[8]
1000
CAIS3980S[9]
1001
CAIS3980S[10]
1010
CID[0:3]1
0001
1001
0101
器件 ID
CAIS3980S[5]
CAIS3980S[6]
CAIS3980S[7]
0100
0101
0110
0111
1100
0010
1010
0110
1110
CAIS3980S[11]
1011
CAIS3980S[12]
1100
CAIS3980S[13]
1101
CAIS3980S[14]
1110
CAIS3980S[15]
1111
1101
0011
1011
0111
1111
注:
Copyright © 2020, Chipanalog Incorporated
Shanghai Chipanalog Microelectronics Co., Ltd.
17
CA-IS3980, CA-IS3988
Version 1.04, 2023/03/14
1.
上海川土微电子有限公司
CID[3:0]为菊链中(最多 16 片 CA-IS3980S)所要操控器件的地址，对应于链路中的位置。在控制字节 Byte 0 中，SPI 主机将这 4 位地
址依照相反顺序放置，即 CID[0:3]，CID[0]置于第 3 位(bit 3)，CID[3]置于第 0 位(bit 0)。
表 9-8 菊链操作指令
控制字节(Control[7:0])
BIT_7
BIT_6
BIT_5
BIT_4
BIT_3
BIT_2
BIT_1
BIT_0
BRCT
R/Wb
0
0
CID[0]
CID[1]
CID[2]
CID[3]
广播模式写操作
1
0
0
0
0
0
0
0
写 CA-IS3980S[n]
0
0
0
0
读 CA-IS3980S[n]
0
1
0
0
指令
CID[0:3]
CID[3:0]为器件 ID。
10. 应用信息
CA-IS398x系列数字输入器件提供完整的隔离型数字输入接收器方案，支持IEC 61131-2 Type 1、Type 2和 Type 3数字
输入信号，图10-1提供了输入通道的开关特性。这些器件通过输入端的电阻分压网络将24V双极性数字输入连接到相应
的输入端，参见图10-2和图10-3用于连接灌电流输入和拉电流输入传感器的典型应用电路。在器件输入引脚，数字输
入开/关阈值电压固定为VF(TH)和(VF(TH)–VHYS)，典型阈值参见表7.9 电气特性。而在现场侧，输入信号的开/关阈值电压
由现场输入与器件输入之间的电阻分压器R1和R2，以及输入电流IIN确定。表10-1提供了针对IEC 61131-2定义的24V DC
PLC数字输入Type 1、Type 2和 Type 3传感器或开关信号的推荐外部电阻。
Type 1
Type 2
30
25
Type 3
30
30
25
25
ON
ON
ON
20
20
15
15
15
VIN (V)
VIN (V)
VIN (V)
20
10
10
10
5
5
5
OFF
0
OFF
0
-3
OFF
-3
0
5
IIN (mA)
10
15
OFF
0
-3
0
5
10
15
IIN (mA)
20
25
30
0
5
10
IIN (mA)
15
图 10- 1 IEC 61131-2 Type 1, 2, 3 24VDC 数字输入开关特性
其它类型的数字输入信号对应于不同的阈值电压，可以通过更改典型应用电路中的电阻分压网络实现现场侧不同
数字输入类型的连接。注意，图 10-2 和图 10-3 中，2.2nF 电容器仅用于高速通道的噪声滤波。对于低速通道，我们不
建议在输入端增加外部 RC 滤波器，因为在浪涌条件下电容会导致非常高的瞬态电压。可利用内部去抖滤波器滤除低速
通道的噪声。
18
Copyright © 2020, Chipanalog Incorpo
Shanghai Chipanalog Microelectronics C
CA-IS3980 , CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
表 10- 1 推荐外部元件(典型应用电路)
分压电阻
Type 1
Type 2
Type 3
R1
2.4kΩ
390Ω
750Ω
R2
6.2kΩ
1.5kΩ
2.7kΩ
注: 建议采用阻值容限为5%的MELF电阻。
μController
VDD
传感器或
开关
现场侧电源
2.2nF
Isolation Barrier
R2
VD
24V DC
PLC
PLC数字输入转换
现场
Ax /AHx
R1
Bx /BHx
Input
R3
D2
COM
GND
GND
CA-IS398x
图 10- 2 典型应用电路__灌电流输入
PLC
PLC数字输入转换
现场
µController
2.2nF
现场侧电源
24V DC
R1
Ax /AHx
VD
R2
Isolation Barrier
VDD
Bx /BHx
Input
R3
D2
COM
传感器或
开关
GND
GND
CA-IS398x
图 10- 3 典型应用电路__拉电流输入
设计多通道数字输入模块时，需要级联多片 CA-IS3980S。只需将前一片 CA-IS3980S 的串行输出(MOSI_THRU)与下一
片 CA-IS3980S 的串行输入(MOSI)连接，无需更改微控制器主机的接口连接，参见图 10-4 典型应用电路，也可参考 9.4.3.
SPI 菊链部分的详细介绍。
Copyright © 2020, Chipanalog Incorporated
Shanghai Chipanalog Microelectronics Co., Ltd.
19
CA-IS3980, CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
COM
Ax /AHx
COM
NSS
MISO
MOSI_THRU
NSS
SCLK
GND
MOSI
MISO
SCLK
VDD
MOSI_THRU
MISO
……
CA-IS3980S[15]
MOSI
NSS
GND
VDD
MISO
24V DC
CA-IS3980S[2]
MOSI_THRU
NSS
SCLK
GND
VDD
MISO
MOSI_THRU
NSS
SCLK
GND
MOSI
传感器或 现场侧电源
24V DC
开关
现场侧电源
……
SCLK
Ax /AHx
CA-IS3980S[1]
CA-IS3980S[0]
VDD
……
MOSI
……
24V DC
Ax /AHx
24V DC
传感器或
开关
现场侧电源
MOSI
传感器或
开关
COM
现场侧电源
COM
Ax /AHx
传感器或
开关
μController
图 10- 4 多片 CA-IS3980S 菊链典型电路
为了减小电源纹波，避免在数字通道引入干扰，建议在 VDD 与 GND 之间连接至少 0.1μF 的低 ESR 陶瓷电容进行旁
路。此外，PCB 布板时，建议在 CA-IS398x 绝缘层下方保留一个远离地线和信号线的隔离通道，所有输入、输出连线尽
可能短，避免在高速信号线上使用过孔，引入寄生电感。
20
Copyright © 2020, Chipanalog Incorpo
Shanghai Chipanalog Microelectronics C
CA-IS3980 , CA-IS3988
上海川土微电子有限公司
11. 封装信息
Version 1.04, 2023/03/14
SSOP20 封装图：
Copyright © 2020, Chipanalog Incorporated
Shanghai Chipanalog Microelectronics Co., Ltd.
21
CA-IS3980, CA-IS3988
Version 1.04, 2023/03/14
12. 焊接信息
上海川土微电子有限公司
TP
Temperature
TL
Max. Ramp Up Rate=3℃/s
Tsmax
tP
TC-5℃
tL
Preheat Area
Tsmin
ts
25℃
Time 25℃ to Peak
Time
图 12- 1 焊接温度曲线
表 12-1 焊接温度参数
简要说明
温升速率（TL=217°C 至峰值 TP）
Tsmin=150°C 到 Tsmax=200°C 预热时间 ts
温度保持 217°C 以上时间 tL
峰值温度 TP
小于峰值温度 5°C 以内时间 tP
降温速率（峰值 TP 至 TL=217°C）
常温 25°C 到峰值温度 TP 时间
22
无铅焊接
最大 3°C/s
60~120 秒
60~150 秒
260°C
最长 30 秒
最大 6°C/s
最长 8 分钟
Copyright © 2020, Chipanalog Incorpo
Shanghai Chipanalog Microelectronics C
CA-IS3980 , CA-IS3988
Version 1.04, 2023/03/14
上海川土微电子有限公司
13. 卷带信息
REEL DIMENSIONS
TAPE DIMENSIONS
Y0
B0
K0
W
P1
Dimension designed to accommodate the component width
Dimension designed to accommodate the component
length
Dimension designed to accommodate the component
thickness
Overall width of the carrier tape
Pitch between successive cavity centers
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
*所有尺寸均为标称值。
Device
Package
Type
Package
Drawing
Pins
SPQ
CA-IS3980S
CA-IS3980P
CA-IS3988P
SSOP
SSOP
SSOP
Y
Y
Y
20
20
20
2500
2500
2500
Copyright © 2020, Chipanalog Incorporated
Shanghai Chipanalog Microelectronics Co., Ltd.
Reel
Diameter
(mm)
330
330
330
Reel Width
W1 (mm)
A0
(mm)
B0
(mm)
K0
(mm)
P1
(mm)
W
(mm)
16.4
16.4
16.4
6.50
6.50
6.50
9.40
9.40
9.40
2.00
2.00
2.00
8.00
8.00
8.00
16.00
16.00
16.00
Pin1
Quadran
t
Q1
Q1
Q1
23
CA-IS3980, CA-IS3988
Version 1.04, 2023/03/14
14. 重要声明
上海川土微电子有限公司
上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保
留因技术革新而改变上述资料的权利。
Chipanalog 产品全部经过出厂测试。 针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog
对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。 除此之外不得复制或展示所述资源， 如
因使用所述资源而产生任何索赔、 赔偿、 成本、 损失及债务等， Chipanalog 对此概不负责。
商标信息
Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。
http://www.chipanalog.com
24
Copyright © 2020, Chipanalog Incorpo
Shanghai Chipanalog Microelectronics C
工商网监
湘ICP备2023018690号
