CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
CA-IS373x 高速三通道数字隔离器
1
产品特性
•
•
•
•
•
•
•
•
信号传输速率：DC to 150Mbps
宽电源电压范围：2.5V to 5.5V
宽温度范围：-40°C to 125°C
无需启动初始化
默认输出高电平和低电平选项
优异的电磁抗扰度
高 CMTI：±150kV/µs (典型值)
低功耗，(典型值):
▪
电流为 1.5mA/通道（@5V， 1Mbps ）
▪
电流为 6.6mA/通道（@5V， 100Mbps ）
精确时序 (典型值)
▪
8ns 传播延迟
▪
1ns 脉冲宽度失真
▪
2ns 传播延迟偏差
▪
5ns 最小脉冲宽度
高达 5KVRMS 的隔离电压
隔离栅寿命：>40 年
具有使能端的三态输出
施密特触发器输入
窄体 SOIC16-NB(N)、SSOP16-NB(B)和宽体 SOIC16WB(W) 封装，符合 RoHS 标准
•
•
•
•
•
•
2
应用
•
•
•
•
•
•
工业自动化
电机控制
医疗电子
隔离开关电源
太阳能逆变器
隔离 ADC, DAC
3
概述
CA-IS373x 是一款高性能三通道数字隔离器，具有精确
的时序特性和低电源损耗。 在隔离 CMOS 数字 I/O 时，
CA-IS373x 器件可提供高电磁抗扰度和低辐射。所有器
件版本均具有施密特触发器输入，可实现高抗噪性能。
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
每条隔离通道的逻辑输入和输出缓冲器均由二氧化硅
(SiO2) 绝缘栅隔离。CA-IS3730 三个通道都在同一个方向
上，输出侧（B 侧）具有输出使能，CA-IS3731 具有两个
前向和一个反向通道，两侧均具有输出使能。所有设备
都具有故障安全模式选项。 如果输入侧电源掉电或信
号丢失，对于后缀为 L 的设备，默认输出为低，对于带
有后缀 H 的设备，默认输出为高。
CA-IS373x 器件具有高绝缘能力，有助于防止数据总线
或其他电路上的噪声和浪涌进入本地接地端，从而干扰
或损坏敏感电路。 高 CMTI 能力有望保证数字信号的正
确传输。 CA-IS373x 器件采用 16 引脚窄体 SOIC 封装、
16 引脚窄体 SSOP 封装和 16 引脚宽体 SOIC 封装。 所有
产品均具有 3.75kVrms 的隔离额定值，宽体封装的产品
支持绝缘耐压高达 5kVrms。
器件信息
零件号
封装
封装尺寸(标称值)
CA-IS3730,
CA-IS3731
SOIC16-NB (N)
9.90 mm × 3.90 mm
SOIC16-WB(W)
10.30 mm × 7.50 mm
CA-IS3731
SSOP16-NB(B)
4.90 mm × 3.90 mm
简化通道结构图
Channel A side
Schmitt Trigger
Isolation
Barrrier
Channel B side
Mixer
VIN
Driver
VOUT
Driver
RX
GNDA
GNDB
通道 A 和 B 被隔离电容隔开。
GNDA 和 GNDB 分别连接 A 侧信号和 B 侧电源隔离接地
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
订购指南
4
表 4-1 有效订购零件编号
2
型号
输入通道数
A侧
输入通道数
B侧
故障安全输
出状态
额定耐压
(kV)
输出使能
封装
CA-IS3730LN
3
0
低
3.75
有
SOIC16-NB
CA-IS3730LW
3
0
低
5.0
有
SOIC16-WB
CA-IS3730HN
3
0
高
3.75
有
SOIC16-NB
CA-IS3730HW
3
0
高
5.0
有
SOIC16-WB
CA-IS3731LN
2
1
低
3.75
有
SOIC16-NB
CA-IS3731LW
2
1
低
5.0
有
SOIC16-WB
CA-IS3731HN
2
1
高
3.75
有
SOIC16-NB
CA-IS3731HW
2
1
高
5.0
有
SOIC16-WB
CA-IS3731HB
2
1
高
3.75
有
SSOP16-NB
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
目录
1
2
3
4
5
6
7
产品特性 .............................................................................. 1
应用 ..................................................................................... 1
概述 ..................................................................................... 1
订购指南 .............................................................................. 2
修订历史 .............................................................................. 4
引脚功能描述 ...................................................................... 5
产品规格 .............................................................................. 6
绝对最大额定值 1 ..............................................6
ESD 额定值 .........................................................6
建议工作条件.....................................................6
热量信息.............................................................7
额定功率.............................................................7
隔离特性.............................................................8
安全相关认证.....................................................9
电气特性...........................................................10
7.8.1
7.8.2
7.8.3
VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C........10
VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C ....10
VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C ......10
电源电流特性...................................................11
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
7.9.1
7.9.2
7.9.3
VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C ....... 11
VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C .... 12
VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C ...... 13
时序特性 .......................................................... 14
8
9
7.10.1
VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C... 14
7.10.2
VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C 14
7.10.3
VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C.. 15
参数测量信息 .....................................................................16
详细说明 .............................................................................18
工作原理 .......................................................... 18
功能框图 .......................................................... 18
真值表 .............................................................. 19
10
11
应用电路 ....................................................................20
封装信息 ....................................................................21
SOIC16 宽体外形尺寸 ...................................... 21
SOIC16 窄体外形尺寸 ...................................... 22
SSOP16 窄体外形尺寸 ..................................... 23
12
13
焊接信息 ....................................................................24
TAPE AND REEL INFORMATION ............................................25
3
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
修订历史
5
修订版 0: 初始版本
修订版 0 到 修订版 A
• 更新 3 概述
• 更新表 4-1
▪
修改额定耐压
• 更新图 6-1
▪
修改引脚名称
• 更新表 6-1
▪
修改引脚名称
▪
加使能管脚描述
• 更新 7.6 绝缘规格
• 更新 11.1 SOIC 16 宽体封装尺寸
修订版 A 到 修订版 B
• 更新产品特性
修订版 B 到 修订版 C
• 更新编带数量
• 更新图 6-1
• 加入管脚序号
修订版 C 到 修订版 D
• 更新封装信息
▪
更新了封装公差信息
修订版 D 到修订版 E
4
更新 1 产品特性
▪
更新 CMTI 典型值
• 更新 7.2 ESD 额定值
• 更新表 7.8.1，7.8.2，7.8.3
▪
更新了 CMTI 最小值和典型值
修订版 E 到修订版 F
• 更新 7.7 安全相关认证
• 更新 7.8 漏电流最值
修订版 F 到修订版 G
• 更新 7.7 安全相关认证
• 变更编带数据
• 加入焊接信息
修订版 G 到修订版 H
• 更新表 7.9.1， 7.9.2，7.9.3
• 更新表 7.10.1，7.10.2，7.10.3
• 更新 VCC AMR，从 6V 改成 7V
修订版 H 到修订版 I
• 新增 CA-IS3731HB
• 更新器件信息
• 更新表 4.1
• 更新编带信息
•
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
6
引脚功能描述
CA-IS3730 16-Pin SOIC NB/WB Top View
GNDA
2
VI1
3
TX
VI2
4
TX
VI3
5
TX
NC
6
NC
7
GNDA
8
16
VDDB
VDDA
1
15
GNDB
GNDA
2
RX
14
VO1
VI1
3
TX
RX
13
VO2
VI2
4
TX
RX
12
VO3
VO3
5
RX
11
NC
NC
6
10
ENB
ENA
7
9
GNDB
GNDA
8
ISOLATION BARRIER
1
ISOLATION BARRIER
VDDA
CA-IS3731 16-Pin SOIC NB/WB/HB Top View
16
VDDB
15
GNDB
RX
14
VO1
RX
13
VO2
TX
12
VI3
11
NC
10
ENB
9
GNDB
图 6-1 CA-IS373x 顶部视图
表 6-1 CA-IS373x 引脚功能描述
SOIC16 引脚编号
引脚名称
类型
描述
VDDA
1
电源
A 侧电源电压
GNDA
2
地
A 侧接地基准点
VI1
3
逻辑输入
A 侧逻辑输入
VI2
4
逻辑输入
A 侧逻辑输入
VI3/VO3
5
逻辑输入/输出
CA-IS3730 A 侧逻辑输入/ CA-IS3731 A 侧逻辑输出
NC
6
NC
无内部连接
NC1/ENA2
7
逻辑输入
A 侧使能高电平有效或浮空。 CA-IS3730 内部无连接
GNDA
8
地
A 侧接地基准点
GNDB
9
地
B 侧接地基准点
ENB2
10
逻辑输入
B 侧使能高电平有效或浮空
NC
11
NC
无内部连接
VI3/VO3
12
逻辑输入/输出
CA-IS3731 B 侧逻辑输入/ CA-IS3730 B 侧逻辑输出
逻辑输出
B 侧逻辑输出
VO2
13
VO1
14
逻辑输出
B 侧逻辑输出
GNDB
15
地
B 侧接地基准点
VDDB
16
电源
B 侧电源电压
备注:
1. 无连接。 这些引脚没有内部连接。 它们可以悬空，连接到 VDD 或连接到 GND。
2. 使能输入 ENA 和 ENB 可用于多路复用，时钟同步或其他输出控制。表 9-1 中列出了每种隔离器产品的 ENA，ENB 逻辑运算。 这些输
入在内部上拉至本地 VDD，允许它们连接到外部逻辑电平（高或低）或悬空。 为了最大限度地降低噪声耦合，如果它们悬空，请不
要将电路走线连接到 ENA 或 ENB。 如果未使用 ENA，ENB，建议将它们连接到外部逻辑电平，特别是如果 CA-IS373x 在嘈杂的环境中
运行。
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
5
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
产品规格
7
绝对最大额定值 1
最小值
-0.5
-0.5
-20
最大值
7.0
VDD+0.53
20
150
150
单位
V
V
mA
°C
°C
VDDA, VDDB
电源电压
Vin
输入电压 Ax, Bx, ENx
IO
输出电流
TJ
结温
TSTG
存储温度范围
-65
备注:
1．等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范
操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。
2．除差分 I / O 总线电压以外的所有电压值，均相对于本地接地端子（GNDA 或 GNDB）
，并且是峰值电压值。
3．最大电压不得超过 7 V。
2
ESD 额定值
数值
人体模型 (HBM), 根据 ANSI/ESDA/JEDEC JS-001,所有引脚
VESD 静电放电
±6000
1
组件充电模式(CDM), 根据 JEDEC specification JESD22-C101, 所有引脚 2
±2000
单位
V
备注:
1．JEDEC 文件 JEP155 规定 500V HBM 可通过标准 ESD 控制过程实现安全制造。
2．JEDEC 文件 JEP157 规定 250V CDM 允许使用标准 ESD 控制过程进行安全制造。
建议工作条件
VDDA, VDDB
VDD（UVLO+）
VDD（UVLO-）
VHYS（UVLO）
参数
电源电压
VDD 电源电压上升时的欠压阈值
VDD 电源电压下降时的欠压阈值
VDD 迟滞欠压阈值
IOH
高电平输出电流
IOL
低电平输出电流
VIH
输入阈值逻辑高电平
VIL
输入阈值逻辑低电平
DR
信号传输速率
TA
环境温度
备注:
1.
VDDO = 输出侧 VDD
6
VDDO1 = 5V
VDDO = 3.3V
VDDO = 2.5V
VDDO = 5V
VDDO = 3.3V
VDDO = 2.5V
最小值
2.375
1.95
1.88
70
-4
-2
-1
典型值
3.30
2.24
2.10
140
最大值
5.50
2.375
2.325
250
mA
4
2
1
2.0
0
-40
单位
V
V
V
mV
27
0.8
150
125
mA
V
V
Mbps
°C
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
热量信息
热量表
RθJA
N (SOIC)
IC 结至环境的热阻
96.2
CA-IS373x
W (SOIC)
16 Pins
83.4
B (SSOP)
单位
110
°C/W
最大值
单位
额定功率
参数
CA-IS3730
PD
PDA
PDB
CA-IS3731
PD
PDA
PDB
测试条件
最小值
典型值
最大功耗
A 侧的最大功耗
B 侧的最大功耗
VDDA = VDDB = 5.5 V, CL = 15 pF,
TJ = 150°C, 输入 75MHz 50% 占空比方波
252
27
225
mW
mW
mW
最大功耗
A 侧的最大功耗
B 侧的最大功耗
VDDA = VDDB = 5.5 V, CL = 15 pF,
TJ = 150°C, 输入 75MHz 50% 占空比方波
252
92
160
mW
mW
mW
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
7
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
隔离特性
参数
CLR
CPG
DTI
CTI
外部气隙（间隙）1
外部爬电距离 1
隔离距离
相对漏电指数
材料组
IEC 60664-1 过压类别
DIN V VDE V 0884-11:2017-012
VIORM
最大重复峰值隔离电压
VIOWM
最大工作隔离电压
VIOTM
最大瞬态隔离电压
VIOSM
最大浪涌隔离电压 3
qpd
表征电荷 4
CIO
栅电容, 输入到输出 5
RIO
绝缘电阻 5
数值
N、B
W
8
4
8
4
19
19
>600
>600
I
I
I-IV
I-III
I-IV
I-III
I-III
n/a
测试条件
测量输入端至输出端，隔空最短距离
测量输入端至输出端，沿壳体最短距离
最小内部间隙 （内部距离)
DIN EN 60112 (VDE 0303-11); IEC 60112
依据 IEC 60664-1
额定市电电压≤ 300 VRMS
额定市电电压≤ 400 VRMS
额定市电电压 ≤ 600 VRMS
交流电压(双极)
交流电压; 时间相关的介质击穿 (TDDB) 测试
直流电压
VTEST = VIOTM,
t = 60 s (认证);
VTEST = 1.2 × VIOTM,
t= 1 s (100% 产品测试)
测试方法 依据 IEC 60065, 1.2/50 μs 波形,
VTEST = 1.6 × VIOSM (生产测试)
方法 a，输入/输出安全测试子类 2/3 后，
Vini = VIOTM, tini = 60 s;
Vpd(m) = 1.2 × VIORM, tm = 10 s
方法 a，环境测试子类 1 后，
Vini = VIOTM, tini = 60 s;
Vpd(m) = 1.6 × VIORM, tm = 10 s
方法 b1, 常规测试 (100% 生产测试) 和前期 预处理(抽
样测试)
Vini = 1.2 × VIOTM, tini = 1 s;
Vpd(m) = 1.875 × VIORM, tm = 1 s
VIO = 0.4 × sin (2πft), f = 1 MHz
VIO = 500 V, TA = 25°C
VIO = 500 V, 100°C ≤ TA ≤ 125°C
VIO = 500 V at TS = 150°C
污染度
单位
mm
mm
μm
V
849
600
849
566
400
566
VPK
VRMS
VDC
7070
5300
VPK
6250
5000
VPK
≤5
≤5
≤5
≤5
≤5
≤5
~0.5
>1012
>1011
>109
2
~0.5
>1012
>1011
>109
2
pF
5000
3750
VRMS
pC
Ω
UL 1577
VISO
最大隔离电压
VTEST = VISO , t = 60 s (认证),
VTEST = 1.2 × VISO , t = 1 s (100%生产测试)
备注:
1.
根据应用的特定设备隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离
器的安装焊盘不会缩短该距离。 在某些情况下印刷电路板上的爬电距离和间隙相等。 在印刷电路板上插入凹槽的技术有助于提
高这些指标。
2.
该标准仅适用于安全等级内的安全电气绝缘。 应通过适当的保护电路确保符合安全等级。
3.
测试在空气或油中进行，以确定隔离屏障的固有浪涌抗扰度。
4.
表征电荷是由局部放电引起的放电电荷(pd)。
5.
栅两侧的所有引脚连接在一起，形成双端子器件。
8
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
安全相关认证
VDE
根据 DIN V VDE V 088411:2017-01 认证
Maximum transient
isolation voltage,
7070Vpk(SOIC16-W),
5300Vpk(SOIC16-N)
UL
CQC
TUV
UL1577 器件程序认证
根据 GB4943.1-2011 和 GB 8898-2011
认证
SOP16-N: 基本绝缘，最大工作电压
400 VRMS；
SOP16-W: 加强绝缘，最大工作电压
600 VRMS
根据 EN/IEC 61010-1:2010 (3rd Ed)和
EN/IEC 62368-1:2014+A11:2017 认证
5000 VRMS( SOP16-W)和 3750 VRMS(SOP16-N)
根据加强绝缘 EN/IEC 61010-1:2010 (3rd Ed)
和 EN/IEC 62368-1:2014+A11:2017，
最大工作电压 600 VRMS( SOP16-W)和 400
VRMS(SOP16-N)
CB 证书编号：
JPTUV-111116；
DE 2-027880
AK 证书编号：
AK 50474784 0001；
AK 50474786 0001
SOP16-N: 3750 VRMS；
SOP16-W: 5000 VRMS
（仅适用于海拔 5000 米及以下）
证书编号：40052786
证书编号：E511334
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
证书编号
SOP16-N: CQC20001251750
SOP16-W: CQC20001251466
9
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
电气特性
7.8.1 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
VOH
参数
输出电压逻辑高电平
IOH = -4mA; 图 8-2
VOL
输出电压逻辑低电平
IOL = 4mA; 图 8-2
VIT+(IN)
VIT-(IN)
VI(HYS)
IIH
IIL
ZO
CMTI
正输入阈值
负输入阈值
输入阈值迟滞
输入高电平漏电流
输入低电平漏电流
输出阻抗 2
共模瞬变抗扰度
CI
输入电容
备注:
1.
VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2.
正常隔离器通道的输出阻抗约为 50Ω±40％。
3.
从引脚到地测量。
3
7.8.2
测试条件
VIH = VDDA at Ax or Bx or ENx
VIL = 0 V at Ax or Bx
-20
VI = VDDI1 or 0 V, VCM = 1200 V; 图 8-4
100
VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 5 V
最大值
单位
V
0.2
0.4
V
1.7
1.3
0.44
1.9
1.5
0.50
20
V
V
V
µA
µA
Ω
50
150
kV/µs
2
pF
VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C
参数
输出电压逻辑高电平
IOH = -4mA; 图 8-2
VOL
输出电压逻辑低电平
IOL = 4mA; 图 8-2
VIT+(IN)
VIT-(IN)
VI(HYS)
IIH
IIL
ZO
CMTI
正输入阈值
负输入阈值
输入阈值迟滞
输入高电平漏电流
输入低电平漏电流
输出阻抗 2
共模瞬变抗扰度
CI
输入电容 3
备注:
1.
VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2.
正常隔离器通道的输出阻抗约为 50Ω±40％。
3.
从引脚到地测量。
测试条件
最小值
典型值
最大值
VDDO1-0.4 3.1
1.4
1.0
0.30
VIH = VDDA at Ax or Bx or ENx
VIL = 0 V at Ax or Bx
VI = VDDI or 0 V, VCM = 1200 V; 图 8-4
VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 3.3 V
1
单位
V
0.2
0.4
V
1.7
1.3
0.44
1.9
1.5
0.50
20
V
V
V
µA
µA
Ω
kV/µs
pF
最大值
单位
-20
100
50
150
2
最小值
典型值
VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C
VOH
参数
输出电压逻辑高电平
IOH = -4mA; 图 8-2
VOL
输出电压逻辑低电平
IOL = 4mA; 图 8-2
VIT+(IN)
VIT-(IN)
VI(HYS)
IIH
IIL
ZO
CMTI
正输入阈值
负输入阈值
输入阈值迟滞
输入高电平漏电流
输入低电平漏电流
输出阻抗 2
共模瞬变抗扰度
CI
输入电容 3
备注:
1.
VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2.
正常隔离器通道的输出阻抗约为 50Ω±40％。
3.
从引脚到地测量。
10
典型值
VDDO1-0.4 4.8
1.4
1.0
0.30
VOH
7.8.3
最小值
测试条件
VDDO1-0.4 2.3
1.4
1.0
0.30
VIH = VDDA at Ax or Bx or ENx
VIL = 0 V at Ax or Bx
-20
VI = VDDI or 0 V, VCM = 1200 V; 图 8-4
100
1
VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz, VDD = 2.5 V
V
0.2
0.4
V
1.7
1.3
0.44
1.9
1.5
0.50
20
V
V
V
µA
µA
Ω
50
150
2
kV/µs
pF
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
电源电流特性
7.9.1 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
参数
测试条件
电源电流
最小值
典型值
最大值
单位
CA-IS3730
电源电流 – 使能关断
电源电流 –直流信号
电源电流 – 交流信号
ENB = 0 V; VIN = 0V (CA-IS3730L);
VIN = VDDA (CA-IS3730H)
ENB = 0 V; VIN = VDDA (CA-IS3730L);
VIN = 0V(CA-IS3730H)
ENB = VDDB; VIN = 0V (CA-IS3730L);
VIN = VDDA (CA-IS3730H)
ENB = VDDB; VIN = VDDA (CA-IS3730L);
VIN = 0V(CA-IS3730H)
ENB = VDDB; 所有通道输入 50%占空
比，幅值为 5V 的方波;每个通道 CL
= 15 pF
1.2
1.9
5.0
1.9
1.2
2.1
5.0
1.9
2.2
2.4
2.2
3.9
2.2
18.1
3.0
4.2
9.0
4.2
3.0
4.4
9.0
4.2
4.5
5.4
4.5
8.8
4.5
41
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.6
2.0
4.1
3.2
1.6
2.1
4.2
3.4
2.4
2.5
2.9
3.4
7.6
12.9
3.6
4.2
7.5
6.0
3.6
4.5
7.5
6.3
5.1
5.6
6.0
7.5
16.8
29.2
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
CA-IS3731
电源电流 – 使能关断
电源电流 –直流信号
电源电流 – 交流信号
ENA = ENB = 0 V; VIN = 0V (CA-IS3731L);
VIN = VDDI1 (CA-IS3731H)
ENA = ENB = 0 V; VIN = VDDI (CA-IS3731L);
VIN = 0V(CA-IS3731H)
ENA = ENB = VDDI; VIN = 0V (CA-IS3731L);
VIN = VDDI (CA-IS3731H)
ENA = ENB = VDDI; VIN = VDDI (CA-IS3731L);
VIN = 0V(CA-IS3731H)
ENA = ENB = VDDI; 所有通道输入 50%
占空比，幅值为 5V 的方波;每个通
道 CL = 15 pF
备注:
1.
VDDI = 输入侧 VDD
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
11
CA-IS3730, CA-IS3731
修订版 I
7.9.2
上海川土微电子有限公司
VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C
参数
测试条件
电源电流
最小值
典型值
最大值
单位
CA-IS3730
电源电流 – 使能关断
电源电流 –直流信号
电源电流 – 交流信号
ENB = 0 V; VIN = 0V (CA-IS3730L);
VIN = VDDA (CA-IS3730H)
ENB = 0 V; VIN = VDDA (CA-IS3730L);
VIN = 0V(CA-IS3730H)
ENB = VDDB; VIN = 0V (CA-IS3730L);
VIN = VDDA (CA-IS3730H)
ENB = VDDB; VIN = VDDA (CA-IS3730L);
VIN = 0V(CA-IS3730H)
ENB = VDDB; 所有通道输入 50%占空
比，幅值为 5V 的方波;
每个通道 CL = 15 pF
1.1
1.9
5.0
1.9
1.1
2.0
5.0
2.0
2.2
2.4
2.2
3.5
2.2
13.6
3.0
4.2
9.0
4.2
3.0
4.5
9.0
4.5
4.5
5.4
4.5
7.5
4.5
30.1
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.5
1.9
4.1
3.2
1.6
2.0
4.1
3.4
2.4
2.5
2.7
3.2
6.1
9.9
3.6
4.2
7.5
6.0
3.7
4.5
7.5
6.3
5.1
5.6
6.0
7.2
14.5
21.5
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
CA-IS3731
电源电流 – 使能关断
电源电流 –直流信号
电源电流 – 交流信号
ENA = ENB = 0 V; VIN = 0V (CA-IS3731L);
VIN = VDDI1 (CA-IS3731H)
ENA = ENB = 0 V; VIN = VDDI (CA-IS3731L);
VIN = 0V(CA-IS3731H)
ENA = ENB = VDDI; VIN = 0V (CA-IS3731L);
VIN = VDDI (CA-IS3731H)
ENA = ENB = VDDI; VIN = VDDI (CA-IS3731L);
VIN = 0V(CA-IS3731H)
ENA = ENB = VDDI; 所有通道输入 50%
占空比，幅值为 5V 的方波;每个通
道 CL = 15 pF
备注:
1.
VDDI = 输入侧 VDD
12
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
7.9.3 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C
参数
测试条件
电源电流
最小值
典型值
最大值
单位
CA-IS3730
电源电流 – 使能关断
电源电流 –直流信号
电源电流 – 交流信号
ENB = 0 V; VIN = 0V (CA-IS3730L);
VIN = VDDA (CA-IS3730H)
ENB = 0 V; VIN = VDDA (CA-IS3730L);
VIN = 0V(CA-IS3730H)
ENB = VDDB; VIN = 0V (CA-IS3730L);
VIN = VDDA (CA-IS3730H)
ENB = VDDB; VIN = VDDA (CA-IS3730L);
VIN = 0V(CA-IS3730H)
ENB = VDDB; 所有通道输入 50%占空
比，幅值为 5V 的方波;
每个通道 CL = 15 pF
1.1
1.9
4.9
1.9
1.1
2.0
4.9
2.0
2.2
2.4
2.2
3.2
2.2
10.6
3
4.2
9.0
4.2
3.0
4.5
9.0
4.5
4.5
5.4
4.5
7.2
4.5
24.0
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.5
1.9
4.1
3.2
1.6
2.0
4.1
3.3
2.2
2.4
2.2
3.2
2.2
10.6
3.6
4.2
7.5
6.0
3.6
4.5
7.5
6.3
4.5
5.4
4.5
7.2
4.5
24.0
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
CA-IS3731
电源电流 – 使能关断
电源电流 –直流信号
电源电流 – 交流信号
ENA = ENB = 0 V; VIN = 0V (CA-IS3731L);
VIN = VDDI1 (CA-IS3731H)
ENA = ENB = 0 V; VIN = VDDI (CA-IS3731L);
VIN = 0V(CA-IS3731H)
ENA = ENB = VDDI; VIN = 0V (CA-IS3731L);
VIN = VDDI (CA-IS3731H)
ENA = ENB = VDDI; VIN = VDDI (CA-IS3731L);
VIN = 0V(CA-IS3731H)
ENA = ENB = VDDI; 所有通道输入 50%
占空比，幅值为 5V 的方波;每个通
道 CL = 15 pF
备注:
1.
VDDI = 输入侧 VDD
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
13
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
时序特性
7.10.1 VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
参数
DR
PWmin
tPLH, tPHL
PWD
tsk(o)
tsk(pp)
tr
tf
tPHZ
tPLZ
数据速率
最小脉宽
传播延迟
脉冲宽度失真 |tPLH - tPHL|
通道到通道输出偏移时间 1
片与片之间通道输出偏移时间 2
输出上升时间
输出下降时间
关闭使能传输延迟，输出高电平至高阻抗时间
关闭使能传播延迟，输出低电平至高阻抗时间
tPZH
使能传播延迟时间，输出高阻抗至高电平时间
tPZL
使能传播延迟时间，输出高阻抗至低电平时间
测试说明
最小值
典型值
0
5.0
图 8-1
同方向通道
图 8-1
图 8-1
CA-IS373xL
CA-IS373xH
CA-IS373xL
CA-IS373xH
图 8-2
8.0
0.2
0.4
2.0
2.5
2.5
8
8
10
15
10
15
0.1
15
最大值
150
5.0
13.0
4.5
2.5
4.5
4.0
4.0
13
17
20
30
25
30
0.3
40
tDO
默认输出延迟时间从输入电源 UVLO 开始
图 8-3
tSU
启动时间
备注:
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值
单位
Mbps
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
µs
µs
7.10.2 VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C
参数
DR
PWmin
tPLH, tPHL
PWD
tsk(o)
tsk(pp)
tr
tf
tPHZ
tPLZ
数据速率
最小脉宽
传播延迟
脉冲宽度失真 |tPLH - tPHL|
通道到通道输出偏移时间 1
片与片之间通道输出偏移时间 2
输出上升时间
输出下降时间
关闭使能传输延迟，输出高电平至高阻抗时间
关闭使能传播延迟，输出低电平至高阻抗时间
tPZH
使能传播延迟时间，输出高阻抗至高电平时间
tPZL
使能传播延迟时间，输出高阻抗至低电平时间
测试说明
最小值
典型值
0
图 8-1
同方向通道
图 8-1
图 8-1
CA-IS373xL
CA-IS373xH
CA-IS373xL
CA-IS373xH
图 8-2
5.0
8.0
0.2
0.4
2.0
2.5
2.5
12
14
10
8
8
10
0.1
15
最大值
150
5.0
13.0
4.5
2.5
4.5
4.0
4.0
19
26
20
15
20
20
0.3
40
tDO
默认输出延迟时间从输入电源 UVLO 开始
图 8-3
tSU
启动时间
备注:
3. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
4. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值
14
单位
Mbps
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
µs
µs
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
7.10.3 VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C
参数
DR
PWmin
tPLH, tPHL
PWD
tsk(o)
tsk(pp)
tr
tf
tPHZ
tPLZ
数据速率
最小脉宽
传播延迟
脉冲宽度失真 |tPLH - tPHL|
通道到通道输出偏移时间 1
片与片之间通道输出偏移时间 2
输出上升时间
输出下降时间
关闭使能传输延迟，输出高电平至高阻抗时间
关闭使能传播延迟，输出低电平至高阻抗时间
tPZH
使能传播延迟时间，输出高阻抗至高电平时间
tPZL
使能传播延迟时间，输出高阻抗至低电平时间
测试说明
最小值
典型值
0
图 8-1
同方向通道
图 8-1
图 8-1
CA-IS373xL
CA-IS373xH
CA-IS373xL
CA-IS373xH
图 8-2
5.0
8.0
0.2
0.4
2.0
2.5
2.5
16
16
10
10
10
10
0.1
15
最大值
150
5.0
13.0
4.5
2.5
5.0
4.0
4.0
26
26
20
20
18
20
0.3
40
tDO
默认输出延迟时间从输入电源 UVLO 开始
图 8-3
tSU
启动时间
备注:
5. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
6. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
单位
Mbps
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
µs
µs
15
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
Isolation Barrier
参数测量信息
8
IN
VIN1
OUT
VOUT
50%
VIN
tPHL
tPLH
CL2
50Ω
50%
90%
VOUT
50%
50%
10%
tf
tr
备注:
1. 信号发生器产生输入信号 VIN 具有以下约束条件:波形频率≤100kHz，占空比 50%，tr≤3ns，tf≤3ns。由于波形发生
器的输出阻抗 Zout = 50Ω，图中的 50Ω 电阻是用来匹配。在实际应用中不需要。
2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间，因此它是时序特性测量的关键因
素。
图 8-1 时序特性测试电路和电压波形
GNDI
Isolation Barrier
VDDO
IN
VDDO
1kΩ
OUT
VEN
VOUT
2V
tPZL
tPLZ
EN
CL2
VEN1
2V
50Ω
VOUT
50%
VDDI
Isolation Barrier
VOL=0.4V
IN
VEN1
VDDO
OUT
VOUT
VEN
2V
2V
tPZH
tPHZ
EN
CL2
1kΩ
VOH = V DDO - 0.4V
50Ω
VOUT
50%
备注:
1. 信号发生器产生输入信号 VIN 具有以下约束条件:波形频率≤100kHz，占空比 50%，tr≤3ns，tf≤3ns。由于波形发生
器的输出阻抗 Zout = 50Ω，图中的 50Ω 电阻是用来匹配。在实际应用中不需要。
2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间，因此它是时序特性测量的关键因
素。
图 8-2 启用/禁用传播延迟时间测试电路和波形
16
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
VDDI1
VDDO
VDDI
VDDO
IN = 0 V for CA-IS373xH
IN = VDDI for CA-IS373xL
IN
Isolation Barrier
2.15V
OUT
0V
VOUT
tDO
Default High for CA-IS373xH
CL2
VOH
VOUT
50%
Default Low for CA-IS373xL
VOL
备注:
1. 电源爬坡速率= 10 mV / ns。 VDDI 应该超过 2.375V 但不高于 5.5V。
2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间，因此它是时序特性测量的关键因
素。
图 8-3 默认输出延迟时间测试电路和电压波形
IN
CBP4
VDDO
Isolation Barrier
VDDI
OUT
VOUT3
CBP4
CL2
GNDA
High
Voltage
Surge
Generator1
GNDB
备注:
0 高压浪涌脉冲发生器产生振幅> 1kV，上升/下降时间 150kV /μs 的重复高压脉
冲。
1 CL 是大约 15pF 的负载电容以及仪表电容。
2 通过 - 失败标准：每当高压浪涌到来时，输出必须保持稳定。
3 CBP 是 0.1~1uF 的旁路电容。
图 8-4 共模瞬变抗扰度测试电路
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
17
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
详细说明
9
工作原理
CA-IS37XX 系列产品采用全差分隔离电容技术。由 SiO2 构成的高压隔离电容为不同的电压域之间提供可靠的绝缘屏
障，并提供可靠的高频信号传输路径；为了保证稳定的数据传输质量，引入开关键控(OOK)调制解调技术。发射机(TX)
将输入信号调制到载波频率上，即 TX 在一个输入状态下通过隔离电容传递高频信号，而在另一个输入状态下无信号通
过隔离电容，然后接收机根据检测到的带内数据重建输入信号。这个架构为隔离的不同电压域之间提供了可靠的数据
传输路径，在启动时不需要考虑初始化。全差分的隔离电容架构可以最大限度地提高信号共模瞬态抗干扰能力。
CA-IS37XX 系列产品采用先进的电路技术可以有效的抑制载波信号和 IO 开关引入的 EMI。相比于电感耦合隔离架
构，电容耦合架构具有更高的电磁抗干扰能力。OOK 调制方案消除了脉冲调制方案中可能出现的脉冲丢失引起的误码
现象。 图 9-1 和图 9-2 分别为单通道功能框图和 OOK 开关键控调制方案波形示意图。
功能框图
Isolation
Barrier
Transmitter (TX)
Receiver (RX)
Schmitt
Trigger
Driver
VIN
Demodulator
Modulator
RF Carrier
Generator
VOUT
EN
图 9-1 单通道功能框图
VIN
Signal through
isolation barrier
VOUT
图 9-2 OOK 开关键控调制方案波形示意图
18
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
真值表
表 9-1 CA-IS373x 器件真值表。
表 9-1 真值表 1
VDDI
PU
VDDO
输入(Ax/Bx)2
H
L
输出使能 (ENx)3,4
H or Open
H or Open
输出 (Ax/Bx)
H
L
Open
H or Open
Default
PU
X
PU
X
L
Z
PD
PU
X
H or Open
Default
模式
正常运行模式：
通道的输出跟随通道输入状态
默认输出故障安全模式：
如果通道的输入保持断开状态，则其输出将变为默认值
（CA-IS373xL 为低，CA-IS373xH 为高）
。
阻抗模式：
如果 Enable 引脚连接为低电平，则输出将处于高阻态。
默认输出故障安全模式：
如果输入侧 VDD 未通电，则输出进入默认输出故障安全
模式（CA-IS373xL 为低电平，CA-IS373xH 为高电平）
如果输出侧 VDD 未供电，则输出的状态不确定。5
X
PD
X
X
Undetermined
备注:
1.
VDDI =输入侧 VDD; VDDO =输出侧 VDD; PU = 上电 (VCC ≥ 2.375 V); PD = 断电(VCC ≤ 2.25 V); X = 无关; H =高电平; L =低电平; Z =高阻抗。
2.
强驱动的输入信号可以通过内部保护二极管微弱地驱动浮动的 VDD，从而导致输出不确定。
3.
当 CA-IS373x 在噪声环境中工作时，建议将使能引脚输入连接到外部逻辑的高电平或低电平。
4.
NC 引脚是没有内部连接，可以悬空，连接到 VDD 或连接到 GND。
5.
当 2.25V < VDDI， VDDO < 2.375 V 时，输出处于不确定状态。
表 9-2 CA-IS373x 器件使能输入真值表。
表 9-2 使能输入真值表
型号
CA-IS3730
CA-IS3731
状态
ENA1,2
ENB1,2
—
H
输出 B1, B2, B3 通道开启，输出状态和输入状态相同。
—
L
输出 B1, B2, B3 通道关闭 ，输出为高阻态。
H
L
X
X
X
X
H
L
输出 A3 通道开启，输出状态和输入状态相同。
输出 A3 通道关闭，输出为高阻态。
输出 B1, B2 通道开启 ，输出状态和输入状态相同。
输出 B1, B2 通道关闭，输出为高阻态。
备注:
1. 使能输入 ENA 和 ENB 可用于多路复用，时钟同步或其他输出控制。 表 9-2 中列出了每种隔离器产品的 ENA，ENB 逻辑运算。 这些
输入在内部上拉至本地 VDD，允许它们连接到外部逻辑电平（高或低）或悬空。 为了最大限度地降低噪声耦合，如果它们悬空，
请不要将电路走线连接到 ENA 或 ENB。 如果未使用 ENA，ENB，建议将它们连接到外部逻辑电平，特别是如果 CA-IS373x 在嘈杂的
环境中运行。
2. X =无关; H =高电平; L =低电平。
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
19
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
10 应用电路
相比于光耦器件，CA-IS37XX 系列数字隔离器不需要外部元件来提供偏置或限制电流能力，只需要两个外部 VDD 旁
路电容（0.1μF 至 1μF）即可工作。 CA-IS37xx 产品输入同时兼容 CMOS 和 TTL 电平，仅吸收微安级的输入漏电流，无
需外部缓冲电路即可驱动。 输出电阻为 50Ω（轨到轨输出）
，可提供正向和反向通道配置。 图 10-1 显示了 CA-IS3731
产品的典型应用电路。图 10-2 显示了 CA-IS37xx 系列产品的典型应用电路。
1uF
VDD1
VDD22mm maximum from VDDB
2mm maximum from VDDA
VDDA
1uF
VDDB
IN1
A1
TX
IN2
A2
TX
OUT3
A3
RX
NC
ENA
ISOLATION BARRIER
GNDA
GNDB
RX
B1
OUT1
RX
B2
OUT2
TX
B3
IN3
NC
ENB
GNDA
GNDB
图 10-1 CA-IS3731 典型应用电路
CA-IS37xx Series Products
VDD1
VDDA
VDD2
VDDB
1uF
1uF
IN1
A1
TX
INm-1
Am-1
TX
OUTm
Am
RX
OUTn
An
RX
ISOLATION BARRIER
GNDA
GNDB
OUT1
RX
B1
RX
Bm-1
TX
Bm
INm
TX
Bn
INn
OUTm-1
图 10-2 CA-IS37XX 系列数字隔离器应用原理图
20
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
11 封装信息
SOIC16 宽体外形尺寸
下图说明了 CA-IS373x 系列数字隔离器采用 SOIC16 宽体封装大小尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。
10.40
10.20
0.60
1.27
9
16
2.00
7.60
7.40
10.50
10.10
9.30
PIN I ID
1
8
TOP VIEW
RECOMMENDED LAND PATTERN
1.10
0.97
2.35
2.25
2.65
2.35
0.43
0.35
1.27BSC
FRONT VIEW
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
0.30
0.10
0.85
0.55
8°
0°
1.40REF
LEFT-SIDE VIEW
21
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
SOIC16 窄体外形尺寸
下图说明了 CA-IS373x 系列数字隔离器采用 SOIC16 窄体封装大小尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。
10.00
9.80
16
0.60
1.27
9
2.00
4.00
3.80
5.40
6.20
5.80
PIN I ID
1
8
TOP VIEW
RECOMMENDED LAND PATTERN
0.75
0.55
1.65
1.25
0.50
0.25
1.80
1.35
0.51
0.356
1.27BSC
0.25
0.10
0.90
0.45
8°
0°
1.04REF
FRONT VIEW
22
LEFT-SIDE VIEW
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
SSOP16 窄体外形尺寸
下图说明了 CA-IS373x 系列数字隔离器采用 SSOP16 窄体封装大小尺寸图和建议焊盘尺寸图。尺寸以毫米为
单位。
5.00
4.80
0.41
0.64
9
16
1.6
4.01
3.81
6.20
5.79
5.4
PIN I ID
1
8
TOP VIEW
RECOMMENDED LAND PATTERN
1.65
1.25
1.75
1.35
0.30
0.20
0.64BSC
FRONT VIEW
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
0.25
0.10
1.27
0.41
8°
0°
1.04REF
LEFT-SIDE VIEW
23
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
12 焊接信息
TP
tP
Max. Ramp Up Rate=3 /s
TC-5
Temperature
TL
Tsmax
tL
Preheat Area
Tsmin
ts
25
Time
Time 25
to Peak
图 12- 1 焊接温度曲线
表 12- 1 焊接温度参数
Profile Feature
Pb-Free Assembly
Average ramp-up rate(217 ℃ to Peak)
3℃/second max
Time of Preheat temp(from 150 ℃ to 200 ℃
60-120 second
Time to be maintained above 217 ℃
60-150 second
Peak temperature
260 +5/-0 ℃
Time within 5 ℃of actual peak temp
30 second
Ramp-down rate
6 ℃/second max.
Time from 25℃ to peak temp
8 minutes max
24
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
13 TAPE AND REEL INFORMATION
TAPE DIMENSIONS
REEL DIMENSIONS
A0
B0
K0
W
P1
Dimension designed to accommodate the component width
Dimension designed to accommodate the component length
Dimension designed to accommodate the component thickness
Overall width of the carrier tape
Pitch between successive cavity centers
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
*All dimensions are nominal
Device
Package
Type
Package
Drawing
Pins
SPQ
CA-IS3730LN
CA-IS3730LW
CA-IS3730HN
CA-IS3730HW
CA-IS3731LN
CA-IS3731LW
CA-IS3731HN
CA-IS3731HW
CA-IS3731HB
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SSOP
N
W
N
W
N
W
N
W
B
16
16
16
16
16
16
16
16
16
2500
1000
2500
1000
2500
1000
2500
1000
2500
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
Reel
Diameter
(mm)
330
330
330
330
330
330
330
330
330
Reel Width
W1 (mm)
A0
(mm)
B0
(mm)
K0
(mm)
P1
(mm)
W
(mm)
Pin1
Quadrant
12.4
16.4
12.4
16.4
12.4
16.4
12.4
16.4
12.4
6.5
10.9
6.5
10.9
6.5
10.9
6.5
10.9
6.5
10.3
10.7
10.3
10.7
10.3
10.7
10.3
10.7
5.4
2.1
3.2
2.1
3.2
2.1
3.2
2.1
3.2
2.1
8.0
12.0
8.0
12.0
8.0
12.0
8.0
12.0
8.0
16.0
16.0
16.0
16.0
16.0
16.0
16.0
16.0
12.0
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
25
CA-IS3730, CA-IS3731
修订版 I
上海川土微电子有限公司
重要声明
上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保
留因技术革新而改变上述资料的权利。
Chipanalog 产品全部经过出厂测试。 针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog
对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。 除此之外不得复制或展示所述资源， 如因
使用所述资源而产生任何索赔、 赔偿、 成本、 损失及债务等， Chipanalog 对此概不负责。
商标信息
Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。
http://www.chipanalog.com
26
Copyright © 2020, Chipanalog Incorporated
上海川土微电子有限公司
工商网监
湘ICP备2023018690号
