CI523

Ci523 Ci523 13.56MHz 非接触式读写器芯片 1.介绍 本文档描述了非接触式读写器 Ci523 的功能特性和电气特性。 2.概述 Ci523 是一个高度集成的，工作在 13.56MHz 的非接触式读写器芯片，阅读 器支持 ISO/IEC 14443 A/B。 无需外围其他电路，Ci523 的内部发送器可驱动读写器天线与 ISO/IEC 14443 A/B 卡和应答机通信。接收器模块提供一个强大而高效的电路，用以解调译码 ISO/IEC 14443 A/B 兼容卡及应答机信号。数字模块处理完整的 ISO/IEC 14443 A/B 帧和错误检测功能(奇偶和 CRC)。 Ci523 支持非接触式通信，并提供 SPI(串行外设接口)主机接口。 提供三种封装，QFN16、QFN20 和 ESOP16。 1 / 46 Rev2.1 2023/11/13 Ci523 目录 1.介绍 ................................................................................................................................ 1 2.概述 ................................................................................................................................ 1 目录 ................................................................................................................................... 2 3.参数和特性 .................................................................................................................... 4 4.主要参数指标 ................................................................................................................ 5 5.框图 ................................................................................................................................ 7 6.引脚信息 ........................................................................................................................ 8 6.1 QFN16 封装 ........................................................................................................ 8 6.2 ESOP16 封装 ...................................................................................................... 9 6.3 QFN20 封装 ...................................................................................................... 11 7.功能描述 ...................................................................................................................... 13 7.1 数字接口 .............................................................................................................. 14 7.1.1 串行外设接口 ............................................................................................... 14 7.1.2 SPI 读数据 ..................................................................................................... 15 7.1.3 SPI 写数据 ..................................................................................................... 15 7.1.4 SPI 典型时序 ................................................................................................. 16 7.1.5 SPI 地址字节 ..................................................................................................... 17 7.2 FIFO 缓冲区 ......................................................................................................... 17 7.3 中断请求系统 ...................................................................................................... 17 7.4 省电模式 .............................................................................................................. 18 7.4.1 硬掉电 ........................................................................................................... 18 7.4.2 软掉电 ........................................................................................................... 18 7.4.3 发送器掉电 ................................................................................................... 18 8.命令集 .......................................................................................................................... 19 8.1 概述 ...................................................................................................................... 19 8.2 通用特性 .............................................................................................................. 19 8.3 命令概览 .............................................................................................................. 20 2 / 46 Rev2.1 2023/11/13 Ci523 9.寄存器映射表 .............................................................................................................. 21 10 典型应用图 ............................................................................................................... 38 11.封装尺寸 .................................................................................................................... 41 11.1 QFN16 封装 ........................................................................................................ 41 11.2 ESOP16 封装 ...................................................................................................... 43 11.3 QFN20 封装 ........................................................................................................ 44 12.版本信息 .................................................................................................................... 45 13.订单信息 .................................................................................................................... 46 3 / 46 Rev2.1 2023/11/13 Ci523 3.参数和特性 •高度集成的模拟电路，解调和译码响应 •带缓冲的输出驱动器，使用最少的外围元件与天线连接 •支持 ISO/IEC 14443 A/B •读写器模式的操作距离取决于天线的尺寸和圈数, 典型操作距离为 50mm， •支持 ISO/IEC 14443 A/B 更高速率通信，最高达 848kBd •支持 SPI 接口，通信速率高达 10Mbit/s •64 字节发送和接收 FIFO 缓冲区 •灵活的中断模式 •低功耗硬复位功能 •软件掉电模式 •可编程定时器 •内部振荡器，连接 27.12MHz 石英晶体 •2.3V 至 4V 供电电压 •CRC 协处理器 4 / 46 Rev2.1 2023/11/13 Ci523 4.主要参数指标 表 4-1 极限参数 工作条件 最小值 最大值 单位 2.3 4.0 V -40 +85 ℃ 电源电压 VDD 温度 工作温度 表 4-2 主要参数指标 标志 AVDD 参数 条件 模拟供 AVDD = VDD (PVDD) = VDD (TVDD); 电电压 VSS = 0 V VDD PVDD (PVDD) 供电电 (1) 最 典 最 单 小 型 大 位 值 值 值 2.3 3.3 4.0 V 2.3 3.3 4.0 V 2.3 3.3 4.0 V 压 VDD TVDD (TVDD) 供电电 压 Ipd IPVDD 掉电电 AVDD=VDD（PVDD）=VDD(TVDD)= 3.3V 流 硬掉电；NRSTPD 引脚置低 (2) - 0.9 2.5 uA 软掉电； (2) - 1.5 1.5 uA VDD1 引脚；PVDD = 3.3 V - 0.9 1.5 mA 模拟供 VDD4 引脚；VDDA = 3.3 V，CommandReg - 2.9 4 mA 电电流 寄存器的 RcvOff 位 = 0 - 0.8 1 mA PVDD 供电电 流 IDDA VDD4 引脚；接收器关闭；VDDA = 3.3 V， CommandReg 寄存器的 RcvOff 位 = 1 5 / 46 Rev2.1 2023/11/13 Ci523 IDD TVDD (TVDD) 供电电 VDD3 引脚；TVDD = 3.3 V (3) - 25 30 mA 流 (1) VDDA，VDD（PVDD）和 VDD(TVDD)必须始终保持电压相同。 (2) Ipd 是所有供电电源的总电流。 (3)典型电路操作期间，总电流小于 30mA。 表 4-3 推荐值 标志 参数 AVDD 模拟供电电压 VDD(PVD PVDD 供电电 D) 压 VDD(TVD TVDD 供电电 D) 压 条件 AVDD=VDD（PVDD）=VDD(TVDD); VSS=0V 最小 典型 最大 单位 值 值 值 2.3 3.3 4.0 V 2.3 3.3 4.0 V 2.3 3.3 4.0 V 存储温度 QFN16 -55 - +125 ℃ 工作温度 QFN16 -40 - +85 ℃ 注：如果外加条件超过“极限额定参数”的额定值，将会对芯片造成永久性的破坏。 6 / 46 Rev2.1 2023/11/13 Ci523 5.框图 模拟接口处理模拟信号的调制解调。非接触 UART 处理与主机合作通信的 协议要求。FIFO 缓冲区保证主机和非接触式 UART 之间快速方便的通信。 配备 SPI 主机接口满足用户需求。 寄存器区 天线 模拟接口 非接触式 UART FIFO缓冲区 图 5.1 Ci523 简化框图 7 / 46 Rev2.1 2023/11/13 SPI 主机 Ci523 6.引脚信息 IRQ NSS SCK MOSI 6.1 QFN16 封装 16 15 14 13 12 MISO VDD1 1 NRSTPD 2 VDD2 3 11 OSCOUT 17 VSS 10 OSCIN 9 RX TX1 4 6 7 8 TX2 VDD4 VMID VDD3 5 图 6-1 引脚配置图（QFN16） 表 6-1 引脚描述 引脚 标志 类型[1] 描述 1 VDD1 P PVDD 电源，引脚电源供电 2 NRSTPD I 复位和掉电输入 掉电：低电平使能；关闭内部电流，关闭振荡器，断开输入引脚与外部连接 复位：上升沿使能 3 VDD2 P 悬空 4 TX1 O 发送器 1 调制的载波信号输出 5 VDD3 P 发送器电源 TVDD：给发送器 1 和 2 的输出级供电 6 TX2 O 发送器 2 调制的载波信号输出 7 VDD4 P 模拟电源 AVDD 8 VMID P 内部参考电压 9 RX I 射频信号输入 10 OSCIN I 晶体振荡器的反相放大器的输入；同时也是外部产生的时钟输入 8 / 46 Rev2.1 2023/11/13 Ci523 （fclk = 27.12 MHz） 11 OSCOUT O 晶体振荡器的反相放大器的输出 12 MISO O SPI 主机输入，从机输出 13 MOSI I SPI 主机输出，从机输入 14 SCK I SPI 串行时钟输入 15 NSS I SPI 信号输入 16 IRQ O 中断请求输出：指示一个中断事件 17 VSS G 芯片地，其为封装底部的金属片 引脚类型：I=输入，O=输出，I/O=输入/输出，P=电源，G=地 6.2 ESOP16 封装 MOSI 1 16 SCK MISO 2 15 NSS DVDD 3 14 OSCOUT DVSS 4 13 OSCIN NRSTPD 5 12 RX TVSS 6 11 VMID TX1 7 10 AVDD TVDD 8 9 TX2 17 VSS 图 6-2 引脚配置图（ESOP16） 注：17 脚为 VSS，其为封装底部的金属片 表 6-2 引脚描述 9 / 46 Rev2.1 2023/11/13 Ci523 引脚 标志 类型[1] 描述 1 MOSI I SPI 主机输出，从机输入 2 MISO O SPI 主机输入，从机输出 3 DVDD P 数字电源 DVDD 4 DVSS G 接地 5 NRSTPD I 复位和掉电输入 掉电：低电平使能；关闭内部电流，关闭振荡器，断开输入引脚与外部连接 复位：上升沿使能 6 TVSS G 接地 7 TX1 O 发送器 1 调制的载波信号输出 8 TVDD P 发送器电源 TVDD：给发送器 1 和 2 的输出级供电 9 TX2 O 发送器 2 调制的载波信号输出 10 AVDD P 模拟电源 AVDD 11 VMID P 内部参考电压 12 RX I 射频信号输入 13 OSCIN I 晶体振荡器的反相放大器的输入；同时也是外部产生的时钟输入 （fclk = 27.12 MHz） 14 OSCOUT O 晶体振荡器的反相放大器的输出 15 NSS I SPI 信号输入 16 SCK I SPI 串行时钟输入 17 VSS G 芯片地，其为封装底部的金属片 引脚类型：I=输入，O=输出，I/O=输入/输出，P=电源，G=地 10 / 46 Rev2.1 2023/11/13 Ci523 MISO MOSI SCK NSS IRQ 6.3 QFN20 封装 20 19 18 17 16 PVDD 1 15 OSCOUT DVDD 2 14 OSCIN NPRSTPD 3 21 VSS 13 RXP RXN NC 4 12 NC 5 11 VMID AVDD 9 TX2 TX1 10 8 TVDD 7 NC 6 图 6-3 引脚配置图（QFN20） 表 6-3 引脚描述 引脚 标志 类型[1] 描述 1 PVDD P PVDD 电源，引脚电源供电 2 DVDD P 数字电源 3 NRSTPD I 复位和掉电输入 掉电：低电平使能；关闭内部电流，关闭振荡器，断开输入引脚与外部连接 复位：上升沿使能 4 NC — — 5 NC — — 6 NC — — 11 / 46 Rev2.1 2023/11/13 Ci523 7 TX1 O 发送器 1 调制的载波信号输出 8 TVDD P 发送器电源 TVDD：给发送器 1 和 2 的输出级供电 9 TX2 O 发送器 2 调制的载波信号输出 10 AVDD P 模拟电源 AVDD 11 VMID P 内部参考电压 12 RXN I 射频信号输入 13 RXP I 射频信号输入 14 OSCIN I 晶体振荡器的反相放大器的输入；同时也是外部产生的时钟输入 （fclk = 27.12 MHz） 15 OSCOUT O 晶体振荡器的反相放大器的输出 16 IRQ O 中断请求输出：指示一个中断事件 17 NSS I SPI 信号输入 18 SCK I SPI 串行时钟输入 19 MOSI I SPI 主机输出，从机输入 20 MISO O SPI 主机输入，从机输出 21 VSS G 芯片地，其为封装底部的金属片 引脚类型：I=输入，O=输出，I/O=输入/输出，P=电源，G=地 12 / 46 Rev2.1 2023/11/13 Ci523 7.功能描述 Ci523 发送模块支持在不同的传输速率和调制协议下的 ISO/IEC 14443 A/B 读/写模式。 表 7-1 ISO/IEC 14443 A 读/写模式下通信概述 通信检测 信号类型 传输速率 106kBd 阅读器至卡 阅读器方 212kBd 424kBd 100% ASK 100% ASK 100% ASK 848kBd 100% ASK (Ci523 发送数据 调制 给卡) 位编码 改进米勒编码 改进米勒编码 改进米勒编码 改进米勒编码 位长度 128(13.56us) 64(13.56us) 32(13.56us) 16(13.56us) 卡 至 阅 读 器 (Ci 卡方面的 副载波装载调 副载波装载调 副载波装载调 副载波装载调 523 接收卡发送的 调制 制 制 制 制 数据) 副载波频 13.56MHz/16 13.56MHz/16 13.56MHz/16 13.56MHz/16 率 位编码 表7 通信方向 BPSK 曼彻斯特编码 信号类型 BPSK BPSK ISO/IEC 14443B 读卡器通信相关参数列表 传输速率 106kBd 212kBd 424kBd 读卡器→卡 读卡器的调制 10%ASK 10%ASK 10%ASK （Ci523 发送数 位编码 NRZ -L NRZ -L NRZ -L 据到卡） 位长度 （128/13.56）μs （64/13.56）μs （32/13.56）μs 卡 → 读 卡 器 卡的调制 副载波负载调制 副载波负载调制 副载波负载调制 （Ci523 接收来 副载波频率 13.56MHz/16 13.56MHz/16 13.56MHz/16 自卡的数据） 位编码 BPSK BPSK BPSK 13 / 46 Rev2.1 2023/11/13 Ci523 Ci523 的非接触式 UART 和专用外围主机必须处理完整的 ISO/IEC 14443 A/B 协议。图 7.1 展示了 ISO/IEC 14443 A 协议的数据编码和帧格式。 ISO/IEC 14443 A 帧格式 ,106 kBd 开始 8-bit data 8-bit data 8-bit data odd parity start bit is 1 odd parity odd parity ISO/IEC 14443 A 帧格式, 212 kBd,424 kBd ,848 kBd start even parity 8-bit data 8-bit data 8-bit data odd parity start bit is 0 odd parity even parity at the end of the frame burst or 32 subcarrier clocks 图 7.1 ISO/IEC 14443 A 协议的数据编码和帧格式 内部 CRC 协处理器根据 ISO/IEC 14443 A part3 计算 CRC 值并且根据传输速 率产生奇偶校验位。自动奇偶校验位产生功能通过配置 MfRxReg 寄存器的 ParityDisable 位关闭。 7.1 数字接口 7.1.1 串行外设接口 串行外设接口(兼容 SPI)支持与主机高速通信，最高可达 10Mbit/s。当与主 机通信时，Ci523 作为从机，接收主机的寄存器配置以及发送或接收 RF 接口相 关的通信数据。兼容 SPI 的接口实现 Ci523 和微控制器间的高速串行通信。该接 口协议与 SPI 标准一致。 CSM523 SCK MOSI MISO NSS SCK MOSI MISO NSS 14 / 46 Rev2.1 2023/11/13 Ci523 图 7.2 SPI 连接主机 SPI 通信时 Ci523 作为从机，SPI 时钟必须由主机产生。MOSI 和 MISO 上的 数据均为 MSB 在前，数据必须在时钟的上升沿时保持稳定，在下降沿时可修改。 Ci523 在时钟下降沿时提供数据，上升沿时保持稳定。 7.1.2 SPI 读数据 SPI 读数据的字节顺序如下表所示，读最多 n 字节数据，发送的首字节定义 了模式和地址。SPI 读时序见图 7.3。 表 7-3 MOSI 和 MISO 上的字节顺序 数据线 字节 0 字节 1 字节 2 至 字节 n 字节 n+1 MOSI 地址 0 地址 1 地址 2 … 地址 n 00 MISO X 数据 0 数据 1 … 数据 n-1 数据 n 注：先发送最高位(MSB) CSN SCK MOSI MISO C7 C6 C5 C4 C3 C2 C1 C0 S7 S6 S5 S4 S3 S2 S1 S0 D7 D6 D5 D4 D3 D2 D1 D0 D15 D14 D13 D12 D11 D10 D9 D8 图 7.3 SPI 读 7.1.3 SPI 写数据 SPI 写数据的字节顺序如下表所示，发送一次地址，可写 n 字节数据，发送 的首字节定义了模式和地址。SPI 写时序见图 7.4。 表 7-4 MOSI 和 MISO 上的字节顺序 数据线 字节 0 字节 1 字节 2 至 字节 n 字 节 n+1 MOSI 地址 0 数据 0 数据 1 … 数据 n-1 数据 n MISO X X X … X X 注：先发送最高位(MSB) 15 / 46 Rev2.1 2023/11/13 Ci523 CSN SCK MOSI C7 C6 C5 C4 C3 C2 C1 C0 MISO S7 S6 S5 S4 S3 S2 S1 S0 D7 D6 D5 D4 D3 D2 D1 D0 D15 D14 D13 D12 D11 D10 D9 D8 图 7.4 SPI 写 7.1.4 SPI 典型时序 图 7.5 为 SPI 典型时序图，表 7-5 为 SPI 典型时序参数 Tcwh CSN SCK Tdc MOSI Tcl Tch Tcc Tdh C7 C6 Tcsd MISO Tcch C0 Tcd S7 Tcdz S0 图 7.4 SPI 典型时序 表 7-5 SPI 典型时序参数 Symbol Parameters Min Max Units Tdc Data to SCK Setup 2 ns Tdh SCK to Data Hold 2 ns Tcsd CSN to Data Valid 42 ns Tcd SCK to Data Valid 58 ns Tcl SCK Low Time 40 ns Tch SCK High Time 40 ns Fsck SCK Frequency 0 Tr,Tf SCK Rise and Fall Tcc CSN to SCK Setup 2 ns Tcch SCK to CSN Hold 2 ns 16 / 46 Rev2.1 2023/11/13 10 MHz 100 ns Ci523 Tcwh CSN Inactive time 50 Tcdz CSN to Output High Z ns 42 ns 7.1.5 SPI 地址字节 SPI 地址字节必须符合以下格式。第一个字节的最高位(MSB)定义使用的模 式，从 Ci523 读回的数据的最高位(MSB)为逻辑 1，写给 Ci523 的数据的最高位 (MSB)必设为逻辑 0，第 1 至 6 位定义地址且最低位(LSB)设为逻辑 0。 表 7-6 地址字节格式 7(MSB) 6：1 0(LSB) 1：读/0：写 地址 0 7.2 FIFO 缓冲区 Ci523 包含一个 64x8 位的 FIFO 缓冲区，用来缓冲 Ci523 和主机之间的输入 输出数据流。输入输出接口为 FIFODataReg 寄存器，地址为 0x09，通过读写该 寄存器读写 FIFO 缓冲区。FIFOLevelReg 寄存器指示 FIFO 缓冲区存储的字节数， 读/写 FIFODataReg 寄存器分别减/增 FIFOLevel 值。 为主机及时了解 FIFO 缓冲区的状况，FIFO 缓冲区会产生两个中断： HiAlertIRq 和 LoAlertIRq： FIFO 缓冲区中的字节数满足以下等式时，HiAlert 置位，若使能中断则产生 HiAlertIRq HiAlert = (64 − FIFOLength ) ≤ WaterLevel FIFO 缓冲区中的字节数满足以下等式，LoAlert 置位，若使能中断则产生 LoAlertIRq LoAlert = FIFOLength ≤ WaterLevel 7.3 中断请求系统 Ci523 通过置位 Status1Reg 寄存器的 IRq 位或者激活 IRQ 引脚来指示中断。 17 / 46 Rev2.1 2023/11/13 Ci523 表 7-7 中断源概览 中断标志 中断源 触发操作 TimerIRq 定时器单元 定时器计数到 0 TxIRq 发送器 一次数据流发送结束 CRCIRq CRC 协处理器 处理完 FIFO 缓冲区的所有数据 RxIRq 接收器 一次数据流接收数据 IdleIRq ComIrqReg 寄存器 执行完一个命令 HiAlertIRq FIFO 缓冲区 FIFO 缓冲区将满 LoAlertIRq FIFO 缓冲区 FIFO 缓冲区将空 ErrIRq 非接触式 UART 检测到一个错误 7.4 省电模式 7.4.1 硬掉电 当 NRSTPD 引脚为低电平时芯片进入硬掉电。从硬掉电退出后所有寄存器 变为复位值。 7.4.2 软掉电 当 CommandReg 寄存器的 PowerDown 为置位时芯片立即进入软掉电，退出 软掉电所有寄存器值不变。 7.4.3 发送器掉电 发送器掉电模式关闭内部天线驱动器，即关闭射频场。将 TxControlReg 寄 存器的 Tx1RFEn 位或 Tx2RFEn 位设为 0 即进入发送器掉电模式。 18 / 46 Rev2.1 2023/11/13 Ci523 8.命令集 8.1 概述 Ci523 的操作由可执行一 系列命令的状态机决定，通过向命令寄存器 CommandReg 中写命令代码来执行命令。 8.2 通用特性 • 除 Transceive 命令外，需要数据位流(或数据字节流)作为输入的命令立即 处 理 FIFO 缓 冲 区 的 任 意 数 据 ， 执 行 Transceive 命 令 时 ， 数 据 的 发 送 由 BitFramingReg 寄存器的 StartSend 位启动。 • 需要一定数量的参数的命令只有当从 FIFO 缓冲区接收到正确数量的参数 时才开始处理。 • 命令开始时 FIFO 缓冲区不会自动清除，支持往 FIFO 缓冲区中写命令参 数、数据字节，然后启动命令 • 主机往 CommandReg 寄存器中写一个新的命令代码中断当前执行的命令， 比如，Idle 命令 19 / 46 Rev2.1 2023/11/13 Ci523 8.3 命令概览 表 8-1 命令概览 命令 命令代码 操作 Idle 0000 无操作，取消当前命令的执行 Mem 0001 存储 25 个字节到 FIFO 缓冲区 Generate RandomID 0010 产生 10 字节随机 ID CalcCRC 0011 激活 CRC 协处理器 Transmit 0100 发送缓冲区的数据 NoCmdChange 0111 无命令改变，用来修改 CommandReg 寄存器位而不影响命令的执 行，比如，掉电位 Receive 1000 激活接收器电路 Transceive 1100 发送 FIFO 缓冲区的数据至天线并在发送完成后自动激活接收器 SoftReset 1111 复位 Ci523 20 / 46 Rev2.1 2023/11/13 Ci523 9.寄存器映射表 表 9-1 寄存器映射表 Address Reset Mnemonic Bit Type (Hex) 00h 01h Description Value reserved CommandReg 00h 保留 20h 命令寄存器 reserved 7:6 R/W 默认写 0 RcvOff 5 R/W 1：接收器的模拟部分关闭 1：进入软掉电 0：Ci523 启动唤醒过程中该位始终为 1，0 表示 PowerDown 4 D Ci523 已准备好 注：如果 SoftReset 命令激活，该位不能再置位 根据命令值激活命令，读该寄存器可知道正在执 Command[3:0] 3:0 D 行的命令 02h ComIEnReg 80h 中断控制和使能寄存器 1：IRQ 引脚上的信号与 StatusReg 寄存器的 IRq 位的值相反 IRqInv 7 R/W 0：IRQ 引脚上的信号与 IRq 位的值相同，与 DivIEnReg 寄存器的 IRqPushPull 位配合，该位默 认为 1 以确保 IRQ 引脚输出电平为三态 1：允许发送器中断请求(TxIRq 位)传递到 IRQ 引 TxIEn 6 R/W 脚 1：允许接收器中断请求(RxIRq 位)传递到 IRQ 引 RxIEn 5 R/W 脚 1：允许空闲中断请求(IdleIRq 位)传递到 IRQ 引 IdleEn 4 R/W 脚 21 / 46 Rev2.1 2023/11/13 Ci523 1：允许高于阈值预警中断请求(HiAlertIRq 位)传 HiAlertIEn 3 R/W 递到 IRQ 引脚 1：允许低于阈值预警中断请求(LoAlertIRq 位)传 LoAlertIEn 2 R/W 递到 IRQ 引脚 ErrIEn 1 R/W TimerIEn 0 R/W 1：允许错误中断请求(ErrIRq 位)传递到 IRQ 引脚 1：允许定时器中断请求(TimerIRq 位)传递到 IRQ 引脚 03h DivIEnReg 00h 中断控制和使能寄存器 1：IRQ 作标准 CMOS 引脚 IRQPushPull 7 R/W 0：IRQ 作开漏输出引脚 reserved 6:3 R/W CRCIEn 2 R/W 默认写 0 1：允许 CRC 中断请求(由 DivIrqReg 寄存器的 CRCiRq 位指示)传递到 IRQ 引脚 reserved 04h 1:0 - ComIrqReg 保留 14h 中断请求标志寄存器 1：指示 ComIrqReg 寄存器的标志位置位 Set1 7 W 0：指示 ComIrqReg 寄存器的标志位清零 TxIRq 6 D 1：发送数据最后一位发出后立即置位 1：接收器检测到一个有效数据流的结束后置位 RxIRq 5 D 如果 RxModeReg 寄存器的 RxNoErr 位置位，则 RxIRq 仅在 FIFO 中存在有效数据时置位 1：如果一个命令终止(比如，CommandReg 寄存 器从其他命令改变为 Idle 命令时)； IdleIRq 4 D 如果一个未知命令启动，CommandReg 寄存器的 Command[3:0]值则变为 idle 且该位置位； 微控制器开始执行 Idle 命令，该位不置位 HiAlertIRq 3 D 1：当 StatusReg 寄存器的 HiAlertIrq 位置位 22 / 46 Rev2.1 2023/11/13 Ci523 与 HiAlert 位相反，HiAlertIRq 位保存中断事件， 只能在本寄存器 Set1 位指示后复位 1：当 StatusReg 寄存器的 HiAlertIrq 位置位 LoAlertIRq 2 D 与 LoAlert 位相反，LoAlertIRq 位保存中断事件， 只能在本寄存器 Set1 位指示后复位 05h ErrIRq 1 D 1：ErrorReg 的任何错误位置位 TimerIRq 0 D 1：TCounterValReg 中的计数值计到 0 DivIrqReg x0h 中断请求标志寄存器 1：DivIrqReg 寄存器的标志位置位 Set2 7 W 0：DivIrqReg 寄存器的标志位清零 06h reserved 6:3 D 保留 CRCIRq 2 D 1：CalcCRC 命令激活且所有数据被处理 reserved 1:0 - 保留 ErrorReg 00h 错误标志寄存器 1：当在 RF 接口发送最后一个字节和接收最后一 WrErr 7 R 个字节之间，主机往 FIFO 缓冲区中写数据 1：内部温度传感器检测到过温，天线驱动器关 TempErr 6 R 断 reserved 5 - BufferOvfl 4 R 保留 1：主机或 Ci523 内部状态机(如接收器)在 FIFO 缓冲区已满情况下仍向其中写数据 1：检测到位冲突 接收器启动阶段自动清零，只在 106kBd 速率下 CollErr 3 R 位防冲突中有效，其他速率下无效，即 212/424/848kBd 1: RxModeReg 寄存器的 RxCRCEn 位置位且 CRC CRCErr 2 R 计算失败 23 / 46 Rev2.1 2023/11/13 Ci523 接收器启动阶段自动清零 1：奇偶校验失败 ParityErr 1 R 在接受器启动阶段自动清零，仅在 106kBd 的 ISO/IEC 14443 A 通信中有效 1：SOF 错误 ProtocolErr 0 R 接收器启动阶段自动清零，仅在 106kBd 速率下 有效 07h Status1Reg reserved 21h 7 - 状态寄存器 保留 1：CRC 结果为 0 在数据发送和接收期间 CRCOk 未定义而使用 CRCOk 6 R ErrorReg 寄存器的 CRCErr 位 该位指示 CRC 协处理器，计算期间该位为 0，当 计算结束且正确该位置位 1：CRC 计算结束 CRCReady 5 R 仅在使用 CalcCRC 命令，CRC 协处理器计算期 间有效 根 据 中 断 使 能 配 置 ( 见 ComIEnReg 和 IRq 4 R DivIEnReg)，指示中断请求的中断源 1：定时器单元正在运行，当下一个时钟到来时 定时器将递减 TCounterValReg 的值 TRunning 3 R 注：在门控模式中，定时器通过 TModeReg 的寄 存器的 TGate[1:0]使能后 TRunning 位置位，该位 不受门控信号影响 reserved 2 - 保留 1：FIFO 缓冲区中的字节数满足以下等式 HiAlert 1 R HiAlert = (64-FIFOLength)≤WaterLevel 24 / 46 Rev2.1 2023/11/13 Ci523 例： FIFO 长度 =60，WaterLevel = 4 -> HiAlert = 1 FIFO 长度 =59，WaterLevel = 4 -> HiAlert = 0 1：FIFO 缓冲区中的字节数满足以下等式 LoAlert = FIFOLength≤WaterLevel LoAlert 0 R 例： FIFO 长度 = 4，WaterLevel = 4 -> LoAlert = 1 FIFO 长度 = 5，WaterLevel = 4 -> LoAlert = 0 08h Status2Reg 00h TempSensCl 状态寄存器 1：当温度低于报警阈值 125℃时，温度错误被清 7 R/W ear 除 reserved 6:3 - 保留 指示发送器和接收器的状态机 000：空闲(idle) 001：等待 BitFramingReg 寄存器的 StartSend 位 010：发送等待(TxWait)，如果 TModeReg 寄存器 的 TxWaitRF 位置位，则处于 TxWait 状态直到射 频场存在，最小的 TxWait 时间由 TxWaitReg 寄 存器定义 ModemState[2:0] 2:0 R 011：发送(transmitting) 100：接收等待(RxWait)，如果 TModeReg 寄存器 的 TxWaitRF 位置位，则处于 RxWait 状态直到射 频场存在，最小的 RxWait 时间由 RxWaitReg 寄 存器定义 101：等待数据 110：接收(receiving) 09h FIFODataReg xxh FIFO 缓冲区输入输出寄存器 25 / 46 Rev2.1 2023/11/13 Ci523 内部 64 字节 FIFO 缓冲区的数据输入输出口 FIFOData[7:0] 7:0 D FIFO 缓冲区作为所有数据流输入输出的并行输 入/输出转换器 0Ah FIFOLevelReg 00h FIFO 缓冲区字节数指示寄存器 1：立即清零内部 FIFO 的读写指针和 ErrorReg FlushBuffer 7 W 寄存器的 BufferOvfl 位 读该位一直返回 0 指示 FIFO 缓冲区存储的字节数 FIFOLevel[6:0] 6:0 R 读/写 FIFODataReg 寄存器分别减/增 FIFOLevel 值 0Bh WaterLevelReg reserved 08h 7:6 - FIFO 上/下溢出警告阈值寄存器 保留 定义指示 FIFO 缓冲区上溢或下溢的警告值 如果 FIFO 缓冲区的剩余字节数小于或等于定义 的 WaterLevel 值，Status1Reg 寄存器的 HiAlert WaterLevel[5:0] 6:0 R/W 位置位 如 果 FIFO 缓 冲 区 长 度 小 于 或 等 于 定 义 的 WaterLevel 值，Status1Reg 寄存器的 LoAlert 位置 位 0Ch ControlReg 10h 控制寄存器 1：定时器立即停止 TStopNow 7 W 读该位一直返回 0 1：定时器立即启动 TStartNow 6 W 读该位一直返回 0 reserved 5:3 - 2:0 R 保留 指示最后接收的字节的有效位数 RxLastBits[2:0] 如果值为 000b，整个字节均有效 26 / 46 Rev2.1 2023/11/13 Ci523 0Dh BitFramingReg 00h 面向位的帧调节寄存器 1：开始传输数据 StartSend 7 W 只有与 Transceive 命令一起使用时有效 用于面向位的帧的接收：定义了接收到的第一个 位在 FIFO 缓冲区中的存放位置，例如： 0：收到的 LSB 存放在位 0，第 2 位存放在位 1 1：收到的 LSB 存放在位 1，第 2 位存放在位 2 RxAlign[2:0] 6:4 R/W 7：收到的 LSB 存放在位 7，第 2 位存放紧接着 的下一字节的位 0 这些位仅用于 106kBd 下的位防冲突功能，其他 模式下均为 0 reserved 3 - 保留 用于面向帧的发送：定义了发送的最后一个字节 TxLastBits[2:0] 2:0 R/W 的位数 000b 表示最后一个字节的所有位都应发送 0Eh CollReg xxh 射频接口第一个位冲突检测相关定义寄存器 0：所有接收的位在冲突后被清除 ValuesAfterColl 7 R/W 只在 106kBd 下的为防冲突中使用，其他情况下 应设为 1 reserved 6 - 5 R 保留 1：未检测到冲突或冲突位在 CollPos[4:0]表示的 CollPosNotValid 范围外 显示了接收帧中第一次检测到冲突的位的位置， 只显示数据位位置，例如： CollPos[4:0] 4:0 R 00h：表明冲突位在起始位 01h：表明冲突位在第 1 位 08h：表明冲突位在第 8 位 27 / 46 Rev2.1 2023/11/13 Ci523 只有在 CollPosNotValid 位为 0 时，这些位才有效 0Fh reserved 10h reserved 00h 保留 11h ModeReg 3Fh 收发相关的模式配置寄存器 保留 1：CRC 协处理器计算 CRC 时先从 MSB 开始 CRCResultReg 寄存器的 CRCResultMSB[7:0]位 MSBFirst 7 R/W 和 CRCResultLSB[7:0]位按照二进制位的顺序相 反的 注：在射频通信期间该位被忽略 reserved 6 - TXWaitRF 5 R/W 1：只有射频场产生后发送器才启动 reserved 4:2 R/W 保留 保留 定义 CRC 协处理器执行 CalcCRC 命令的预设值 注：任何通信期间，预设值根据 RxModeReg 和 TxModeReg 寄存器的定义位自动选择 CRCPreset 1:0 00：0000h R/W 01：6363h 10：A671h 11：FFFFh 12h TxModeReg 00h 定义发送时的数据速率 1：使能数据发送期间的 CRC 产生 TxCRCEn 7 R/W 注：只能在 106kBd 速率下设为 0 定义发送数据的位速率，最高可达 848kBd 000:106kBd TxSpeed[2:0] 6:4 D 001:212kBd 010:424kBd 011:848kBd 28 / 46 Rev2.1 2023/11/13 Ci523 100-111：保留 InvMod 3 R/W 1：发送数据的调制反相 00: ISO/IEC 14443 A 01：保留 TxFraming 1:0 R/W 10：保留 11：ISO/IEC 14443 B 13h RxModeReg 00h 定义接收时的数据速率 1：使能数据接收期间的 CRC 产生 RxCRCEn 7 R/W 注：只能在 106kBd 速率下设为 0 定义接收数据的位速率，最高可达 848kBd 000:106kBd 001:212kBd RxSpeed[2:0] 6:4 D 010:424kBd 011:848kBd 100-111：保留 1：忽略一个无效的数据流(接收少于 4 位)，接收 RxNoErr 3 R/W 器仍工作 0：接收器在收到一个数据流后关闭 RxMultiple 2 R/W 1：能够接收多个数据流 00: ISO/IEC 14443 A 01：保留 RxFraming 1:0 R/W 10：保留 11：ISO/IEC 14443 B 14h TxControlReg 80h 控制天线驱动引脚 TX1 和 TX2 InvTx2RFOn 7 R/W 1：当 TX2 使能，TX2 引脚输出信号反相 InvTx1RFOn 6 R/W 1：当 TX1 使能，TX1 引脚输出信号反相 5 R/W 1：当 TX2 失能，TX2 引脚输出信号反相 InvTx2RFOff 29 / 46 Rev2.1 2023/11/13 Ci523 InvTx1RFOff 4 R/W 1：当 TX1 失能，TX1 引脚输出信号反相 1：TX2 引脚输出为连续的未调制的 13.56MHz Tx2CW 3 R/W 载波 0：Tx2CW 位使能调制 13.56MHz 载波 reserved 2 Tx2RFEn 1 - 保留 1：TX2 引脚传输调制了发送数据的 13.56MHz R/W 载波 1：TX1 引脚传输调制了发送数据的 13.56MHz Tx1RFEn 0 R/W 载波 0 15h TxASKReg 控制发送的调制配置 0h reserved 7 - 保留 1 ： 独 立 于 ModGsPReg 寄 存 器 配 置 ， 强 制 Force100ASK 6 R/W 100%ASK 调制 reserved 16h 5:0 - TxSelReg reserved 保留 10h 7:6 - 为模拟模块选择内部信号 保留 选择驱动器 TX1 和 TX2 的输入 00：三态，如果 DriverSel[1:0]值设为三态模式， 软掉电模式下驱动器只有三态模式 01：来自内部编码器的调制信号(包络)，米勒脉 DriverSel[1:0] 5:4 R/W 冲编码 10：保留 11：高电平，高电平取决于 InvTx1RFOn/InvTx1RFOff 和 InvTx2RFOn/InvTx2RFOff 位的设置 reserved 3:0 R/W 保留 30 / 46 Rev2.1 2023/11/13 Ci523 17h RxSelReg 84h 选择内部接收器配置 选择非接触式 UART 的输入 00：恒定的低电平 UARTSel[1:0] 7:6 R/W 01：保留 10：默认，内部模拟模块的调制信号 11：保留 数据发送后，接收器会延时 RxWait 个时钟后开 启，这段“帧保护时间”内，RX 引脚上的任何信 号都被忽略 RxWait[5:0] 5:0 R/W Receive 命令忽略该参数 其他所有命令，比如 Transceive 都使用这一参数 外部射频场开启后计数器立即开始计数 18h RxThresholdReg 选择位译码器的阈值 定义译码器能接受的最小输入信号强度 MinLevel[3:0] 7:4 R/W 信号强度低于该值的信号无效 reserved 7:4 - 保留 定义译码器输入的最小信号强度，曼彻斯特编码 CollLevel[2:0] 3:0 R/W 信号的弱半位必须达到该强度来产生于较强半 位幅度相关的一个位冲突 19h DemodReg 解调器设置寄存器 定义了在接收过程中 I 和 Q 通道的使用 注：FixIQ 位必须设为 0 才能使能以下配置： 00：选择较强的通道 AddIQ[1:0] 7:6 R/W 01：通信中选择较强的通道并冻结选择的通道 10：保留 11：保留 FixIQ 5 R/W 1：如果 AddIQ[1:0]设为 X0b，接收固定为 I 通道； 31 / 46 Rev2.1 2023/11/13 Ci523 如果 AddIQ[1:0]设为 X1b，接收固定为 Q 通道 TPrescalEven 4 R/W 设置分频模式 TauRcv[1:0] 3:2 R/W 改变数据接收过程中内部 PLL 的时间常数 TauSync[1:0] 1:0 R/W 改变突发过程中内部 PLL 的时间常数 1Ah reserved 00h 保留 1Bh reserved 00h 保留 1Ch MfTxReg 62h 控制一些通信的发送参数 1Dh reserved 7:2 - 保留 TxWait 1:0 R/W 定义额外响应时间 MfRxReg reserved 00h 7:5 - 控制一些通信的接收参数 保留 1：产生发送所需的奇偶校验位，同时关闭接收 ParityDisable 4 R/W 的奇偶校验检查收到的奇偶校验位当作数据位 来处理 reserved 1Eh 3:0 TypeBReg - 保留 00h 配置 ISO/IEC 14443 B 协议 设置为 1 时，不接收无 SOF 的数据流；清 0 后， RxSOFReq 7 接收有 SOF 和无 SOF 的数据流。SOF 不会被写 入 FIFO 无 SOF 的数据流。SOF 不会被写入 FIFO 设置为 1 时，不接收无 EOF 的数据流，末尾无 EOF 的数据流会导致 ProtocolErr；清 0 后，接收 RxEOFReq 6 有 EOF 和无 EOF 的数据流。EOF 不会被写入 FIFO reserved 5 如果设置为 1 且 EOFSOFAdjust 为 0，SOF 和 EOF EOFSOFWidth 4 取 ISO 14443B 协议中定义的最大长度； 如果清零且 EOFSOFAdjust 为 0，SOF 和 EOF 取 32 / 46 Rev2.1 2023/11/13 Ci523 ISO 14443B 协议中定义的最小长度； 如果设置为 1 且 EOFSOFAdjust 为 1，则有： SOF 低电平时间：SOFlow =（11etu - 8cycles）/fc SOF 高电平时间：SOFhigh =（2etu + 8cycles）/fc EOF 低 电 平 时 间 ： EOFlow = （ 11etu 8cycles）/fc， 其中 etu 为 1 比特持续时间，cycle 为 1 个时 钟周期，fc 为载波频率。 如果设置为 0 且 EOFSOFAdjust 为 1，系统 行为不符合 ISO 标准 NoTxSOF 3 设置为 1 时，发射数据不产生 SOF NoTxEOF 2 设置为 1 时，发射数据不产生 EOF 定义字符间保护时间（EGT）的长度 00 ：0bit TxEGT 1:0 01 ：1bit 10： 2bit 11 ：3bit 1Fh reserved EBh 保留 20h reserved 00h 保留 CRCResultReg 21h FFh CRC 计算结果的 MSB (higher bits) CRCResultMSB 表示了 CRCResultReg 寄存器的高字节的值仅在 7:0 R [7:0] Status1Reg 寄存器的 CRCReady 位为 1 时有效 CRCResultReg 22h FFh CRC 计算结果的 LSB (lower bits) CRCResultLSB 表示了 CRCResultReg 寄存器的低字节的值仅在 7:0 [7:0] R/W Status1Reg 寄存器的 CRCReady 位为 1 时有效 33 / 46 Rev2.1 2023/11/13 Ci523 23h 24h reserved ModeWidthReg 88h 保留 26h 配置调制宽度 定义了米勒调制的宽度为载波频率发的倍数组 ModWidth[7:0] 7:0 R/W 成（ModWidth+1/Fclk）最大值为位周期的一半 25h reserved 87h 保留 26h RFCfgReg 48h 配置接收器的增益 reserved 7 - 保留 定义接收器的信号电压增益参数 000：18dB 001：23dB 010：18dB RxGain[2:0] 6:4 011：23dB R/W 100：33dB 101：38dB 110：43dB 111：48dB reserved 27h 3:0 - GsNReg 保留 88h 定义 TX1 和 TX2 引脚的 n 驱动器的电导 在不调制时，定义输出的 N 驱动的电导值；可以 用于调整输出功率，从而调整电流和工作距离。 CWGsN[3:0] 7:4 R/W 仅在天线驱动打开时有效；软掉电模式下最高位 必须为 1。 注意：电导值是二进制加权的。 在不调制时，定义输出的 N 驱动的电导值，用以 调整调制系数；仅在天线驱动打开时有效；软掉 ModGsN[3:0] 3:0 R/W 电模式下最高位必须为 1。 注意：电导值是二进制加权的。 34 / 46 Rev2.1 2023/11/13 Ci523 28h CWGsPReg reserved 20h 7:6 - 定义无调制期间 p 驱动器的电导 保留 定义输出的 P 驱动的电导值，可以用于调整输出 功率，从而调整电流和工作距离；软掉电模式下 CWGsP[5:0] 5:0 R/W 最高位必须为 1。 注意：电导值是二进制加权的。 29h ModGsPReg reserved 20h 7:6 - 定义调制期间 p 驱动器的电导 保留 在有调制时，定义输出的 P 驱动的电导值，可以 用于调整调制系数；如果 Force100ASK 为 1， ModGsP[5:0] 5:0 R/W ModGsP 的值无效；软掉电模式下 CWGsP 的最 高位必须为 1。 注意：电导值是二进制加权的。 2Ah TModeReg 00h 定义定时器的设置 1：在所有的速率，所有通信模式下，定时器在 TAuto 7 R/W 发送结束后自动启动 0：定时器不受协议的影响 reserved 6:5 保留 1：定时器不计数到 0，从 16 位的定时器重装载 R TAutoRestart 值开始重新计数 4 /W 0：定时器计数到 0 且 ComIrqReg 寄存器的 TimerIRq 为置位 TPrescaler_Hi 2Bh 3:0 R/W TPrescalerReg 定义了分频器的高 4 位值 00h 定义了分频器的低 8 位值 TPrescaler_Lo 7：0 R/W 定义了分频器的低 8 位值 35 / 46 Rev2.1 2023/11/13 Ci523 TReloadReg 2Ch 00h 定义了 16 位计数器的自动重装载值的高八位 00h 定义了 16 位计数器的自动重装载值的低八位 (higher bits) TReloadReg 2Dh (lower bits) TCounterValReg 2Eh xxh 定时器值的高八位 xxh 定时器值的低 8 位 (higher bits) TCounterValReg 2Fh (lower bits) 30h RFT 00h AutoTestReg 40h ~35h 36h reserved 7:5 - 保留 如果 EOFSOFWidth 设置为 1 且 EOFSOFAdjust 为 0，SOF 和 EOF 取 ISO 14443B 协议中定义的 最大长度； 如果 EOFSOFWidth 清零且 EOFSOFAdjust 为 0， SOF 和 EOF 取 ISO 14443B 协议中定义的最小长 度； 如果 EOFSOFWidth 设置为 1 且 EOFSOFAdjust EOFSOFAdjust 4 R/W 为 1，则有： SOF 低电平时间：SOFlow =（11etu - 8cycles）/fc SOF 高电平时间：SOFhigh =（2etu + 8cycles）/fc EOF 低电平时间：EOFlow = （11etu - 8cycles） /fc， 其中 etu 为 1 比特持续时间，cycle 为 1 个时钟周 期，fc 为载波频率。如果 EOFSOFWidth 设置为 36 / 46 Rev2.1 2023/11/13 Ci523 0 且 EOFSOFAdjust 为 1，系统行为不符合 ISO 标准 reserved 37h Version 3:0 - R 保留 B2h 版本号 注：R/W：读/写；D：动态；R：只读；W：只写； 37 / 46 Rev2.1 2023/11/13 Ci523 10 典型应用图 VCC 2 1 PVDD 7 AVDD 5 TVDD NRSTPD C1 RX 9 MCU R1 SPI VMID C2 8 GND R2 L1 C3 TX1 4 Ci523 C4 C5 Antema GND L2 TX2 6 Y1 27.12MHZ GND C10 OSCOUT 11 VSS C7 C8 C9 OSCIN 10 17 C6 GND 图 10.1. 典型应用图-1 VCC 2 1 PVDD 7 AVDD 5 TVDD NRSTPD C1 RX 9 MCU R1 SPI VMID C2 8 GND R2 L1 Ci523 C3 TX1 4 C4 C5 Antema GND L2 TX2 6 C9 OSCIN 10 Y1 17 VSS C6 OSCOUT 11 27.12MHZ GND C10 GND 图 10.2 典型应用图-2 注：使用纽扣电池工作时，电源部分推荐加 100uF 大电容； 38 / 46 Rev2.1 2023/11/13 C8 C7 Ci523 图 10.3 典型应用原理图(QFN-16 封装) 图 10.4 典型应用原理图(ESOP-16 封装) 39 / 46 Rev2.1 2023/11/13 Ci523 图 10.5 典型应用原理图(QFN-20 封装) 40 / 46 Rev2.1 2023/11/13 Ci523 11.封装尺寸 11.1 QFN16 封装 C A C1 B C2 E D2 D1 41 / 46 Rev2.1 2023/11/13 E1 N1 N16 0.250*45° 图 11.1 芯片封装（QFN16） F Ci523 表 11-1 封装尺寸 尺寸 标注 最小 最大 尺寸 标注 最小 A 3.0+0.1 D1 1.70TYP B 3.0+0.1 D2 1.70TYP E 0.250TYP C 0.70 0.80 C1 0~0.050 E1 0.500TYP C2 0.203TYP F 0.400TYP 单位：mm 42 / 46 Rev2.1 2023/11/13 最大 Ci523 11.2 ESOP16 封装 图 11.2 芯片封装（ESOP16） 43 / 46 Rev2.1 2023/11/13 Ci523 11.3 QFN20 封装 图 11.3 芯片封装（QFN20） 44 / 46 Rev2.1 2023/11/13 Ci523 12.版本信息 版本 修改日期 修改内容 V1.3 2021/12/02 修改联系方式 V1.4 2022/10/24 修改订单信息 V1.5 2022/11/08 增加 QFN16 原理图，ESOP16 原理图和封装尺寸 V1.6 2022/12/23 更新 ESOP16 封装引脚图 V1.7 2023/02/06 更新最大工作电压和温度参数 V1.8 2023/03/22 增加 QFN20 引脚与封装图 V1.9 2023/04/14 增加 QFN20 典型应用原理图 V2.0 2023/07/21 修改部分参数单位 V2.1 2023/11/13 部分格式优化 45 / 46 Rev2.1 2023/11/13 Ci523 13.订单信息 封装标志 Ci523 ABBCDEE Ci523:芯片代码 A: 封装日期年代码，5 代表 2020 年 BB:加工发出周记，例如 42 代表是 A 年的第 42 周发出加工 C:封装工厂代码，为 A、HT、NJ 或 WA，也简写为 A、H、N 或 W D:测试工厂代码，为 A、Z、或 H EE:生产批次代码 表 13-1 订单信息表 订单代码 封装 包装 Ci523-Sample 最小单位 Box/Tube 5 Ci523 3×3mm 16-pin QFN Tape and reel 5K Ci523 9.9×6.0mm 16-pin ESOP Tape and reel 4K Ci523 3×3mm 20-pin QFN Tape and reel 5K 46 / 46 Rev2.1 2023/11/13