SN65HVD72/75/78
具有热插拔、失效保护、±16kV ESD保护的3.3V RS485收发器
特性
概述
SN65HVD72/75/78 是+3.3V供电、具有±16kV ESD保护的
RS-485/RS-422收发器。具有失效保护电路，当接收器输入开
真正的失效保护接收器 低功耗
关断模式
路或短路、或者挂接在终端匹配总线上的所有发送器都禁用时，
DE与RE采用热插拔输入结构
接收器将输出逻辑高电平。全系列都具有热插拔功能，在上电
或热插入时可以消除总线上的故障瞬变信号。
+3.3V工作电压 总线上允许挂接多达256个收
发器 具有摆率限制功能有助于实现无差错数
据传输
SN65HVS72/75 具有低摆率驱动器
，
能够减小EMI和由于
不恰当的终端匹配电缆所引起的反射，实现高达500kbps 的无
I/O口采用增强型ESD保护
差错数据传输； SN65HVD78 驱动器的摆率不受限制，可实
(±16kV IEC 61000-4-2模型)
现高达 16Mbps的传输速率。
SN65HVD72/75/78 用于半双工通信。
所有器件的接收器具有1/8单位负载输入阻抗，总线上可以挂
应用
接多达256个收发器。
RS-422/RS-485 通讯
数字电表水表 工业控制，工业
采用8脚PDIP和8脚SOP 封装，这些器件可以提供商用级或工业
级温度范围。
嵌入电脑和外设 安防监控系统
路由器和交换机
仪器仪表
电平转换
对EMI敏感收发器应用
产品订购信息
产品名称
封装
SN65HVD72ECN
DIP8
SN65HVD75ECN
包装
包装数量
HVD72EC
管装
2000 只/盒
DIP8
HVD75EC
管装
2000 只/盒
SN65HVD78ECN
DIP8
HVD78EC
管装
2000 只/盒
SN65HVD72EIN
DIP8
HVD72EI
管装
2000 只/盒
SN65HVD75EIN
DIP8
HVD75EI
管装
2000 只/盒
SN65HVD78EIN
DIP8
HVD78EI
管装
2000 只/盒
SN65HVD72ECM/TR
SOP8
HVD72EC
编带
2500 只/盘
SN65HVD75ECM/TR
SOP8
HVD75EC
编带
2500 只/盘
SN65HVD78ECM/TR
SOP8
HVD78EC
编带
2500 只/盘
SN65HVD72EIM/TR
SOP8
HVD72EI
编带
2500 只/盘
SN65HVD75EIM/TR
SOP8
HVD75EI
编带
2500 只/盘
SN65HVD78EIM/TR
SOP8
HVD78EI
编带
2500 只/盘
http://www.hgsemi.com.cn
打印名称
1
2019 AUG
SN65HVD72/75/78
绝对最大额定值
参数
大小范围
单位
供应电压
符号
VCC
6
V
控制输入电压
RE, DE
-0.3 到 6
V
驱动器输入电压
DI
-0.3 到 6
V
驱动器输出电压
A,B,Y,Z
-7V 到 +12
V
接收器输入电压
A,B
-7V 到 +12
V
接收器输出电压
RO
-0.3 到（VCC+0.3）
V
连续功耗（TA= +70℃）
8Plastic DIP
725
mW
500
mW
工作温度范围
SN65HVDxxC
0 到 +70
℃
SN65HVDxxI
-40 到 +85
℃
-65 到 +150
℃
8SO
储存温度
注：任何高于绝对最大额定值的应用尝试都有可能对产品造成永久的损害，绝对最大额定值并不意味着产品会在标定的电气特性以外条件下正
常工作。
直流电气特性
(如无另外说明，VCC=+3.3V±5%，TA=TMIN~TMAX，典型值在 VCC=+3.3V，TA=25℃) (注释 1)
参数
符号
条件
最小
典型
最大
单位
3.45
V
VCC
V
驱动器
电源电压
VCC
差分驱动器输出
VOD
3.15
无负载
图 1，RL=100Ω（RS-422）
2
VCC
V
图 1，RL=54Ω（RS-485）
1.5
VCC
V
0.2
V
3
V
0.2
V
ΔVOD
图 1，RL=100Ω 或 RL=54Ω
驱动器共模输出电压
VOC
图 1，RL=100Ω 或 RL=54Ω
共模电压的幅度变化(注释 2)
ΔVOC
图 1，RL=100Ω 或 RL=54Ω
差分驱动器输出电压的幅度
变化（注释 2）
http://www.hgsemi.com.cn
2
VCC /2
2019 AUG
SN65HVD72/75/78
直流电气特性（续）
(如无另外说明，VCC=+3.3V±5%，TA=TMIN~TMAX，典型值在 VCC=+3.3V，TA=25℃) (注释 1)
参数
符号
条件
最小
典型
最大
单位
驱动器（续）
输入高电压
VIH
DE, DI, RE
输入低电压
VIL
DE, DI,
输入迟滞
VHYS
DE, DI, RE
输入电流
IIN
DE, DI, RE
输入电流（A,B）全双工
IA,,IB
输出漏电流（Y,Z）全双工
IO
驱动器短路输出电流（注释 3
）
IOSD
驱动器短路回馈限制
IOSDF
输出电流（注释 3）
2
V
0.8
100
DE=GND,
VCC=GND 或 VCC
VIN=12V
DE=GND
VCC=GND 或 VCC
VIN=12V
VIN=-7V
VIN=-7V
V
mV
±1
μA
125
μA
125
μA
250
mA
-75
-100
0≦ VOUT ≦12V
-7≦ VOUT ≦ Vcc
-250
Vcc-1V ≦VOUT ≦ Vcc+0.5V
20
mA
-0.5V ≦VOUT ≦ +1V
-20
mA
热关断温度
TTS
165
℃
热关断迟滞
TTSH
15
℃
接收器
接收器差分阈值电压
VTH
-7V≦VCM≦12V
接收器输入迟滞
ΔVTH
VA+VB=0
接收器输出高压
VOH
IO= -4mA，VID=200mV
接收器输出低压
VOL
IO= 4mA，VID=-200mV
0.4
V
接收器端三态输出电流
IOZR
0≦VO≦VCC
±1
μA
接收器输入阻抗
RIN
-7V≦VCM≦12V
96
接收器输出短路电流
IOSR
0V≦VRO≦VCC
±7
http://www.hgsemi.com.cn
3
-200
-125
-50
15
mV
mV
VCC - 0.6
V
kΩ
±95
mA
2019 AUG
SN65HVD72/75/78
直流电气特性（续）
(如无另外说明，VCC=+3.3V±5%，TA=TMIN~TMAX，典型值在 VCC=+3.3V，TA=25℃) (注释 1)
参数
符号
条件
最小
典型
最大
单位
DE= VCC
400
900
μA
DE=GND
330
600
DE= VCC
400
1000
μA
DE=GND
330
800
μA
0.05
10
μA
供应电流
供应电流
无负载， RE = VCC
DI = GND 或 VCC
Icc
无负载， RE = GND
DI = GND 或 VCC
待机模式中的供应电流
ISHDN
DE = GND， RE = VCC
静电保护
RS-485 管脚
（A、B、Y、Z、A/Y、B/Z）
间隙放电
IEC61000-4-2
接触
半双工
管脚到地
HBM
±16
kV
±16
kV
±16
kV
注释 1：进入器件的所有电流都是正的，从器件输出的所有电流都是负的；所有的电压，如果无例外说明都是对地的。
注释 2：当 DI 输入改变状态时，Δ VOD 和Δ VOC 分别为 VOD 和 VOC 变化。
注释 3：最大电流是在回馈电流限制前的峰值电流，短路回馈限制电流是总线竞争恢复期间的限制电流。
驱动器开关特性
SN65HVD72 (115kbps)
(如无另外说明，VCC=+3.3V±5%，TA=TMIN~TMAX，典型值在 VCC=+3.3V，TA=25℃)
参数
符号
条件
最小
驱动器传输延迟
tDPLH
图 2 和 5，RL=54Ω
CL=50pF
tDPHL
驱动器输出的上升和下降时
间不对称度 | tDPLH- tDPHL |
tDSKEW
图 2 和 5，RL=54Ω
CL=50pF
驱动器上升或下降时间
tDR tDF
图 2 和 5，RL =54Ω
CL=50pF
最大数据速率
fMAX
驱动器使能到输出高
tDZH
http://www.hgsemi.com.cn
最大
单位
500
2600
ns
500
2600
650
典型
±200
ns
2500
ns
115
图 3 和 6，CL =100pF,S3 闭合
4
kbps
3500
ns
2019 AUG
SN65HVD72/75/78
驱动器开关特性
SN65HVD72（续）
(如无另外说明，VCC=+3.3V±5%，TA=TMIN~TMAX，典型值在 VCC=+3.3V，TA=25℃)
参数
符号
条件
驱动器使能到输出低
tDZL
从低到驱动器无效时间
最大
单位
图 3 和 6，CL =100pF, S2 闭合
3500
ns
tDLZ
图 3 和 6，CL =15pF S2 闭合
100
ns
从高到驱动器无效时间
tDHZ
图 3 和 6，CL =15pF S3 闭合
100
ns
从待机到输出高的驱动器使能
tDZH（SHDN）
图 3 和 6，CL =15pF S3 闭合
5500
ns
从待机到输出低的驱动器使能
tDZL（SHDN）
图 3 和 6，CL =15pF S2 闭合
5500
ns
待机时间
tSHDN
注释 4
350
700
ns
典型
最大
单位
接收器开关特性
最小
50
典型
SN65HVD72 (115kbps)
(如无另外说明，VCC=+3.3V±5%，TA=TMIN~TMAX，典型值在 VCC=+3.3V，TA=25℃)
参数
符号
条件
最小
接收器传输延迟
tRPLH
tRPHL
图 7 和 8，CL=15pF︱VID︱≥
2.0V，VID≤15ns
200
ns
差分接收器输出的上升和下降
时间不对称度︱tDPLH- tDPHL︱
tRSKEW
图 7 和 8，CL=15pF︱VID︱≥
2.0V，VID≤15ns
±30
ns
最大数据速率
fMAX
接收器使能到输出低
tRZL
图 4 和 9，S1=-1.5V,S2 接 VCC
50
ns
接收器使能到输出高
tRZH
图 4 和 9，
S1=+1.5V,S2 接 GND
50
ns
接收器从低到无效时间
tRLZ
图 4 和 9，
9 S1=-1.5V,S2 接 VCC
50
ns
接收器从高到无效时间
tRHZ
图 4 和 9，
S1=+1.5V,S2 接 GND
50
ns
115
kbps
从待机到输出高的接收器使能
tRZH（SHDN） 图 4 和 9，S1=-1.5V,S2 接 VCC
5500
ns
从待机到输出低的接收器使能
tRZL（SHDN） 图 4 和 9，
S1=+1.5V,S2 接 GND
5500
ns
700
ns
待机时间
tSHDN
注释 4
50
注释 4：参考详细说明中的低功耗关断模式
http://www.hgsemi.com.cn
5
2019 AUG
SN65HVD72/75/78
驱动器开关特性
SN65HVD75 (500kbps)
(如无另外说明，VCC=+3.3V±5%，TA=TMIN~TMAX，典型值在 VCC=+3.3V，TA=25℃)
参数
符号
条件
最小
驱动器传输延迟
tDPLH
图 2 和 5，RL=54Ω
CL=50pF
tDPHL
典型
最大
单位
200
1000
ns
200
1000
驱动器输出的上升和下降时
间不对称度 | tDPLH- tDPHL |
tDSKEW
驱动器上升或下降时间
tDR tDF
最大数据速率
fMAX
驱动器使能到输出高
tDZH
图 3 和 6，CL =100pF,S3 闭合
2500
ns
驱动器使能到输出低
tDZL
图 3 和 6，CL =100pF, S2 闭合
2500
ns
从低到驱动器无效时间
tDLZ
图 3 和 6，CL =15pF S2 闭合
100
ns
从高到驱动器无效时间
tDHZ
图 3 和 6，CL =15pF S3 闭合
100
ns
tDZH
图 3 和 6，CL =15pF S3 闭合
5500
ns
图 3 和 6，CL =15pF S2 闭合
5500
ns
700
ns
从待机到输出高的驱动器使能
从待机到输出低的驱动器使能
待机时间
接收器开关特性
（SHDN）
tDZL
（SHDN）
图 2 和 5，RL =54Ω
CL=50pF
图 2 和 5，RL =54Ω
CL=50pF
250
±140
ns
900
ns
500
tSHDN
kbps
50
SN65HVD75 (500kbps)
(如无另外说明，VCC=+3.3V±5%，TA=TMIN~TMAX，典型值在 VCC=+3.3V，TA=25℃)
参数
符号
条件
接收器传输延迟
tRPLH
图 7 和 8，CL=15pF︱VID︱≥
tRPHL
2.0V，VID≤15ns
tRSKEW
图 7 和 8，CL=15pF︱VID︱≥
差分接收器输出的上升和下降
时间不对称度︱tDPLH- tDPHL︱
最小
典型
最大
单位
200
ns
±30
ns
2.0V，VID≤15ns
最大数据速率
fMAX
接收器使能到输出低
tRZL
图 4 和 9，S1=-1.5V,S2 接 VCC
50
ns
接收器使能到输出高
tRZH
图 4 和 9，
S1=+1.5V,S2 接 GND
50
ns
接收器从低到无效时间
tRLZ
图 4 和 9，S1=-1.5V,S2 接 VCC
50
ns
接收器从高到无效时间
tRHZ
图 4 和 9，
S1=+1.5V,S2 接 GND
50
ns
500
kbps
从待机到输出高的接收器使能
tRZH（SHDN） 图 4 和 9，S1=-1.5V,S2 接 VCC
5500
ns
从待机到输出低的接收器使能
tRZL（SHDN） 图 4 和 9，
S1=+1.5V,S2 接 GND
5500
ns
700
ns
待机时间
http://www.hgsemi.com.cn
tSHDN
50
6
2019 AUG
SN65HVD72/75/78
驱动器开关特性
SN65HVD78 (16Mbps)
(如无另外说明，VCC=+3.3V±5%，TA=TMIN~TMAX，典型值在 VCC=+3.3V，TA=25℃)
参数
符号
条件
驱动器传输延迟
tDPLH
图 2 和 5，RL=54Ω
CL=50pF
tDPHL
最小
典型
最大
单位
50
ns
50
驱动器输出的上升和下降时
间不对称度 | tDPLH- tDPHL |
tDSKEW
驱动器上升或下降时间
tDR tDF
最大数据速率
fMAX
驱动器使能到输出高
tDZH
图 3 和 6，CL =100pF,S3 闭合
150
ns
驱动器使能到输出低
tDZL
图 3 和 6，CL =100pF, S2 闭合
150
ns
从低到驱动器无效时间
tDLZ
图 3 和 6，CL =15pF S2 闭合
100
ns
从高到驱动器无效时间
tDHZ
图 3 和 6，CL =15pF S3 闭合
100
ns
tDZH
图 3 和 6，CL =15pF S3 闭合
2200
ns
图 3 和 6，CL =15pF S2 闭合
2200
ns
700
ns
从待机到输出高的驱动器使能
从待机到输出低的驱动器使能
待机时间
接收器开关特性
（SHDN）
tDZL
（SHDN）
图 2 和 5，RL =54Ω
CL=50pF
图 2 和 5，RL =54Ω
CL=50pF
10
ns
20
ns
16
tSHDN
Mbps
50
350
SN65HVD78 (16Mbps)
(如无另外说明，VCC=+3.3V±5%，TA=TMIN~TMAX，典型值在 VCC=+3.3V，TA=25℃) (注释 1)
参数
符号
条件
接收器传输延迟
tRPLH
图 7 和 8，CL=15pF︱VID︱≥
tRPHL
2.0V，VID≤15ns
tRSKEW
图 7 和 8，CL=15pF︱VID︱≥
差分接收器输出的上升和下降
时间不对称度︱tDPLH- tDPHL︱
最小
典型
最大
单位
50
ns
20
ns
2.0V，VID≤15ns
最大数据速率
fMAX
接收器使能到输出低
tRZL
图 4 和 9，S1=-1.5V,S2 接 VCC
50
ns
接收器使能到输出高
tRZH
图 4 和 9，
S1=+1.5V,S2 接 GND
50
ns
接收器从低到无效时间
tRLZ
图 4 和 9，S1=-1.5V,S2 接 VCC
50
ns
接收器从高到无效时间
tRHZ
图 4 和 9，
S1=+1.5V,S2 接 GND
50
ns
16
Mbps
从待机到输出高的接收器使能
tRZH（SHDN） 图 4 和 9，S1=-1.5V,S2 接 VCC
2200
ns
从待机到输出低的接收器使能
tRZL（SHDN） 图 4 和 9，
S1=+1.5V,S2 接 GND
2200
ns
700
ns
待机时间
http://www.hgsemi.com.cn
tSHDN
50
7
350
2019 AUG
SN65HVD72/75/78
测试电路和时序图
(如无另外说明，VCC = +3.3V, TA = +25°C)
VCC
Y
DE
RL/2
Y
DI
VOD
VOD
R
L
Z
VOC
RL/2
Z
图 2.驱动器时序测试电路
图 1.驱动器 DC 测试负载
Y
S1
DI
0 or
Vcc
out
Z
CL
DE
GENERATOR
500Ω
S2
Vc
c
S3
50Ω
图 3.驱动器使能和禁用测试电路
S1
+1.5V
A
R0
-1.5V
out
B
RE
15pF
1kΩ S
2
GENERATOR
Vc
c
50Ω
图 4.接收器使能和禁用测试电路
http://www.hgsemi.com.cn
8
2019 AUG
CL
SN65HVD72/75/78
VC
C
0.5VCC
DI
tDPLH
0
tDPHL
Z
V0
0.5V
0.5V
0
0
Y
VDIFF=V(Y) – V(Z)
V0
90%
90%
VDIFF
10%
10%
V0
tDR
tDF
图 5.驱动器传输延时
VCC
0.5VCC
DE
tDZH,tDZH(SHDN)
0
tDHZ
VOH
OUT
0.25V
VOM=(0+ VOH)/2
0
DE
0.5VCC
tDZL,tDZL(SHDN)
0
tDLZ
0
OUT
VOM=(VCC+ VOL)/2
VOH
0.25V
图 6.驱动器使能和禁用时序(tDHZ、tDZH、tDZH(SHDN)、tDZL、tDLZ、tDLZ(SHDN))
http://www.hgsemi.com.cn
9
2019 AUG
SN65HVD72/75/78
+1V
B
VID
ATE
R
A
RECEIVER
OUTPUT
R0
tRPHL
tRPLH
VO H
VCC/2
图 7.接收器传输延时测试电路
1V
VO L
图 8.接收器传输延时
VC
C
0.5VCC
RE
0
tRZL,tRZL(SHDN)
tRLZ
VOH
RO
(VOH+ VOL)/2
0.25V
VOL
VC
C
0.5VCC
RE
0
tRHZ
VOH
tRZH,tRZH(SHDN)
0.25V
RO
(VOH+ VOL)/2
VOL
图 9.接收器使能和禁用时序
http://www.hgsemi.com.cn
10
2019 AUG
SN65HVD72/75/78
引脚说明
引脚
名称
功能
1
RO
接收器输出：当 RE 为低电平时，如 (A - B) 不小于 200mV，则RO输
出高电平；如(A - B) 不大于 -200mV，则RO输出低电平。
接收器输出使能：当 RE
2
RE
高阻态。 RE
为低电平时RO有效； RE
为高电平时RO为
为高电平同时DE为低电平，器件进入低功耗关断模式。
RE 采用热插拔输入结构(请参考热插拔功能部分)
驱动器输出使能：DE为高电平时驱动器输出有效。DE为低电平时输出高
3
DE
阻态。 RE
为高电平同时DE为低电平，器件进入低功耗关断模式。DE
采用热插拔输入结构(请参考热插拔功能部分)。
驱动器输入：DE为高电平时，DI上的低电平使输出A/Y为低电平，输出
4
DI
B/Z为高电平。类似的，DI上的高电平使输出A/Y为高电平，输出B/Z为低
电平。
地
5
GND
6
A
接收器同相输入端和驱动器同相输出端
7
B
接收器反相输入端和驱动器反相输出端
8
VCC
正电源：3.15V≦VCC≦3.45V。连0.1µF电容接地。
功能表
SN65HVD72/75/78
传输
接收
输入
RE
X
输出
输入
输出
DE
DI
B/Z
A/Y
RE
DE
A-B
RO
1
1
0
1
0
X
≥ -50mV
1
≤ -200mV
0
X
1
0
1
0
0
X
Open/Shorted
1
0
0
X
高阻抗
高阻抗
1
1
x
高阻抗
1
0
X
1
0
x
Shutdown
http://www.hgsemi.com.cn
Shutdown
11
2019 AUG
SN65HVD72/75/78
详细说明
SN65HVD72/75/78 系列高速 RS-485/RS-422 收发器
能会有高达 ±10µA的漏电流，这会引起收发器的标准CMOS
包括一路驱动器和一路接收器。这些器件具有失效保护电路
（参考失效保护部分）。 SN65HVD72/75/78
具有热插
使能输入漂移到不正确的逻辑电平。此外，电路板寄生电容
还会将VCC或者GND耦合至使能输入端。如果不具备热插拔
拔 功能，支持热插入而不会产生数据传输错误 (参考热插
拔功 能部分)。 SN65HVD72/75
能力，以上因素会错误地使能收发器的驱动器或接收器。
的低摆率驱动器可
SN65HVD72/75/78 的热插拔功能保证在VCC上升时，内部电
降低 EMI，并减小由不恰当的端接电缆引起的反射，能够
路保 持DE为低电平，RE为高电平。在完成初始上电过程后，
实现最大500kbps
下拉电路将不再起作用，并复位热插拔输入端。
的 无 差 错 数 据 传 输 ；
SN65HVD78 的驱动器摆率不受限制，能够实现最大
16Mbps 的传输速率；所有器件均采用 +3.3V 单电源供电。
驱动器具有输出短路限流功能。热关断
驱动器具有输出短路限流功能。热关断电路保护驱动器不
±16kV ESD保护
会出现功耗过大。进入热关断保护后，驱动器输出被置于高
类似于铭芯的其它相关器件，所有引脚都采用了ESD
阻态。
保护结构，在操作与装配过程中出现静电放电时可对器件
提供保护。 SN65HVD72/75/78
系列产品的驱动器输出
与 接收器输入具有额外的静电保护能力。铭芯的工程师们
接收器输入滤波
已 开发出专用的电路结构，为这些引脚提供保护，使其能
SN65HVD72/75 接收器具有输入滤波功能。此滤波功能
提高了上升和下降缓慢的差分信号的噪声抑制能力。滤波器
够 承受IEC 61000-4-2模型±16kV的ESD冲击。 ESD保护
使接收器传输延时增加 25%。
结 构在各种状态下都可承受高ESD冲击，包括标准工作模
式、 关断和断电模式。ESD保护可以采用不同方法进行测
热插拔功能
试。 SN65HVD72/75/78 的发送器输出与接收器输入在以
把电路板插入带电或正在工作的背板时（热插拔输入），
下 条件下进行了保护测试：
数据总线的差分干扰可能导致数据错误。电路板插入背板时，
数据通信处理器启动一次上电过程。在此过程中，处理器的
±16kV，HBM人体模型。
逻辑输出驱动器为高阻态，不能将这些器件的DE和RE输入
±16kV，IEC 61000-4-2规定的间隙放电方法。
驱动至规定的逻辑电平。处理器的逻辑驱动器在高阻态时可
±16kV，IEC 61000-4-2规定的接触放电方法。
RC
50~100MΩ
HIGHVOLTAGE
DC
SOURCE
CHARGECURRENT-LIMIT
RESISTOR
CS
150pF
RD
330Ω
DISCHARGE
RESISTANCE
RC 1MΩ
DEVICE
UNDER
TEST
CHARGE-CURRENTLIMIT RESISTOR
HIGHVOLTAGE
DC
SOURCE
STORAGE
CAPACITIOR
DEVICE
UNDER
TEST
DISCHARGE
RESISTANCE
STORAGE
CAPACITIOR
图10a. 人体ESD测试模型
图10b. IEC 61000-4-2 ESD测试
http://www.hgsemi.com.cn
CS
100pF
RD 1500Ω
12
2019 AUG
SN65HVD72/75/78
失效保护
低功耗关断模式
接收器输入短路或开路时，或挂接在终端匹配传输线上
RE接高电平且DE接低电平时，启动低功耗关断模式。
的所有驱动器均处于禁用状态时，SN65HVD72/75/78 系列
关断模式下，器件仅吸收典型值为 0.05µA的电源电流。
可确保接收器输出逻辑高电平。 这是通过将接收器输入门限
如果RE 为高电平且DE为低电平的持续时间小于50ns，可
分别设置为 -50mV 和 -200mV 来实现的。 若差分接收
以确保器件不会进入关断模式。如果输入端维持这种状态
器输入电压 (A - B) 大于或等于 -50mV，RO 为逻辑高电
平 ； 若电压 (A - B) 小于或等于 -200mV，RO 为逻辑
700ns 以上， 则可确保这些器件进入关断模式。使能时
低电平 。当挂接在终端匹配总线上的所有发送器都禁用时，
间tZH与tZL(见开关部分)假定器件并未处于低功耗关断状态。
接收器差 分 输 入 电 压将 通 过 终 端 电 阻 拉 至 0V。
使能时间 tZH(SHDN)与tZL(SHDN)假定器件处于关断状态。
从低功耗关断模式到驱动器和接收器转变为有效状态所需
依 据 SN65HVD72/75/78 系列的接收器门限，可实现具有
50 mV 最小噪声 容 限 的 逻 辑 高 电 平 。
要的时间(tZH(SHDN)、tZL(SHDN))，要比从禁用模式下转
-50 mV 至
-200mV门 限 电 压 符 合±200mV的EIA/ TIA-485标准。
变为有效状态所需要的时间(tZH、tZL)长。驱动器输出保护
通过两种机制避免故障或总线冲突引起输出电流过大和功
应用信息
耗过高。第一，输出级折返式限流，在整个共模电压范围(参
考典型工作特性)内提供快速短路保护。第二，热关断电路，
总线上挂接256个收发器
当管芯温度超过 +165°C (典型值)时，强制驱动器输出进
标准 RS-485 接收器的输入阻抗为 12kΩ (1 个 单
入高阻状态。
位负载)，标准驱动器可最多驱动32个单位负载。SN65HVD
72/75/78 系列收发器的接收器具有1/8单位负载输入阻
抗(96kΩ
总
典型应用
)，允许最多256个收发器并行挂接在同一通信
SN65HVD72/75/78 收发器设计用于多点总线传输
线上。这些器件可任意组合，或与其它RS-485收发器
进行
线上的双向数据通信。 图 11 给出了典型网络应用电
组合，只要总负载不超过32个单位负载，都可以挂
路。为减小反射，应当在传输线两端以其特性阻抗进行终
接在同 一总线上。
端匹配，主干线以外的分支连线长度应尽可能短，具有摆
降低EMI和反射
率限制的 SN65HVD72/75 能够允许不良终端匹配。
SN65HVD72 的低摆率驱动器可以减小 EMI ，并降低
RS-485/RS-422 标准适用于最大 4000 英尺的线路
由不恰当的终端匹配电缆引起的反射，可实现最大 115kbps
长度。
的 无 差 错 数 据 传 输 ，SN65HVD75 提供较高的驱动器输出
摆率，可实现 高达500kbps的传输速率。
SN65HVD72/75/78
R0
＿
RE
B
B
A
DE
120Ω
120Ω
A
R0
＿
RE
R
DI
DE
＿
RE
R0
R
A
DI
R0
＿
RE
DE
DI
DE
D
R
D
B
D
A
B
DI
D
R
图11. 典型半双工模式下RS485网络
http://www.hgsemi.com.cn
13
2019 AUG
SN65HVD72/75/78
引脚配置和典型工作电路
R0
＿
RE
DE
1
DI
4
R
6
A
R0 1
＿
2
RE
DE 3
5
GND
DI
8
2
7
3
D
Vcc
B
4
R
0.1μF
8
VCC
VCC 0.1μF
7
B
B
Rt
6
A
GN
D
R
R0
GN
D
典型半双工应用电路
DIP/SOP
选型指南
型号
双工
数据速率
摆率限制
低功耗关断
收发器使能
总线上的传
管脚数
输器数
SN65HVD72
半双工
115K
256
8
SN65HVD75
半双工
500K
256
8
SN65HVD78
半双工
16M
256
8
http://www.hgsemi.com.cn
14
DI
DE
＿
RE
Rt
A
5
D
D
2019 AUG
SN65HVD72/75/78
SOP8
Dimensions In Millimeters
Symbol
Min
Max
Symbol
Min
Max
A
1.225
1.570
D
A1
Q
B
a
C
b
C1
DIP8
http://www.hgsemi.com.cn
15
2019 AUG
SN65HVD72/75/78
重要声明：
华冠半导体保留未经通知更改所提供的产品和服务。客户在订货前应获取最新的
相关信息，并核实这些信息是否最新且完整的。
客户在使用华冠半导体产品进行系统设计和整机制造时有责任遵守安全标准并
采取安全措施，以避免潜在风险可能导致人身伤害或财产损失情况的发生。
华冠半导体产品未获得生命支持、军事、航空航天等领域应用之许可，华冠半导
体将不承担产品在这些领域应用造成的后果。
华冠半导体的文档资料，仅在没有对内容进行任何篡改且带有相关授权的情况下
才允许进行复制。华冠半导体对篡改过的文件不承担任何责任或义务。
http://www.hgsemi.com.cn
16
2019 AUG
工商网监
湘ICP备2023018690号
