传
外
得
，
不
128M bit 串行 Flash 存储器
资
料
- JFM25F128A
- JFM25F128A-E8
- JFM25F128A-E16
- EFM25F128A
供
技术手册
专
2021 年 11 月
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
1
传
外
得
，
不
资
料
专
供
本资料是为了让用户根据用途选择合适的上海复旦微电子集团股份有限公司（以下简称复旦微电子）的产品而提供的参考资料，不
保证本资料中不含任何瑕疵。
本资料不转让属于复旦微电子或者第三者所有的知识产权以及其他权利的许可。
在使用本资料所记载的信息最终做出有关信息和产品是否适用的判断前，请您务必将所有信息作为一个整体系统来进行评价。
采购方对于选择与使用本文描述的复旦微电子的产品和服务全权负责，复旦微电子不承担采购方选择与使用本文描述的产品和服务
的责任。除非以书面形式明确地认可，复旦微电子的产品不推荐、不授权、不担保用于包括军事、航空、航天、救生及生命维持系
统在内的，由于失效或故障可能导致人身伤亡、严重的财产或环境损失的产品或系统中。
未经复旦微电子的许可，不得翻印或者复制全部或部分本资料的内容。
今后日常的产品更新会在适当的时候发布，恕不另行通知。 在购买本资料所记载的产品时，请预先向复旦微电子在当地的销售办
事处确认最新信息，并请您通过各种方式关注复旦微电子公布的信息，包括复旦微电子的网站(http://www.fmsh.com/)。
如果您需要了解有关本资料所记载的信息或产品的详情，请与上海复旦微电子集团股份有限公司在当地的销售办事处联系。
商 标
上海复旦微电子集团股份有限公司的公司名称、徽标以及“复旦”徽标均为上海复旦微电子集团股份有限公司及其分公司在中国的商标
或注册商标。
上海复旦微电子集团股份有限公司在中国发布，版权所有。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
2
目录
专
供
资
料
，
不
得
外
传
目录 ...........................................................................................................................................................................................................I
1
产品用途及应用范围 ......................................................................................................................................................................1
2
产品特点 .........................................................................................................................................................................................1
3
产品型号说明 .................................................................................................................................................................................2
4
产品概述 .........................................................................................................................................................................................2
4.1.
产品功能 ........................................................................................................................................................................................ 2
4.1.1.
引脚说明 ................................................................................................................................................................................... 2
4.1.2.
功能框图 ................................................................................................................................................................................... 3
存储器结构 ............................................................................................................................................................................... 3
4.1.3.
4.1.4.
SPI 操作 ..................................................................................................................................................................................... 4
4.1.5.
写保护 ....................................................................................................................................................................................... 6
状态寄存器 ............................................................................................................................................................................... 7
4.1.6.
4.1.7.
命令定义 ................................................................................................................................................................................. 10
4.1.8.
上电时序 ................................................................................................................................................................................. 37
4.2.
引出端管脚定义 .......................................................................................................................................................................... 38
4.2.1.
CSOP16/CSOP16-L 封装 ......................................................................................................................................................... 38
4.2.2.
CSOP8/SOP8 封装 ................................................................................................................................................................... 39
4.3.
替代产品的国别、公司和产品型号........................................................................................................................................... 39
5
性能指标 .......................................................................................................................................................................................39
6
封装信息 .......................................................................................................................................................................................41
6.1.
CSOP16/CSOP16-L ..................................................................................................................................................................... 41
6.2.
CSOP8 .......................................................................................................................................................................................... 42
6.3.
SOP8(208MIL) .............................................................................................................................................................................. 43
7
订购信息和打印标识 ....................................................................................................................................................................45
7.1.
订购信息 ...................................................................................................................................................................................... 45
7.2.
打印标识 ...................................................................................................................................................................................... 46
7.2.1.
JFM25F128A（B 级） ............................................................................................................................................................. 46
7.2.2.
JFM25F128A-E16 ..................................................................................................................................................................... 46
7.2.3.
JFM25F128A-E8 ....................................................................................................................................................................... 47
7.2.4.
EFM25F128A ........................................................................................................................................................................... 47
8
典型应用线路图 ...........................................................................................................................................................................47
9
使用注意事项 ...............................................................................................................................................................................48
9.1.
上电流程建议 .............................................................................................................................................................................. 48
9.2.
四口模式说明 .............................................................................................................................................................................. 48
9.3.
WP#、HOLD#管脚功能说明 ..................................................................................................................................................... 48
9.4.
擦写可靠性建议 .......................................................................................................................................................................... 48
9.5.
编程、擦除操作建议 .................................................................................................................................................................. 49
9.6.
数据可靠性建议 .......................................................................................................................................................................... 49
9.7.
湿敏器件应用注意事项 .............................................................................................................................................................. 49
9.8.
绝对最大额定值 .......................................................................................................................................................................... 49
9.9.
使用操作规程 .............................................................................................................................................................................. 50
9.10.
安全保护装置 .............................................................................................................................................................................. 50
9.11.
运输与储存 .................................................................................................................................................................................. 51
9.12.
开箱与检查 .................................................................................................................................................................................. 51
9.13.
质量保证和售后服务 .................................................................................................................................................................. 51
10
常规故障及处理方法 ....................................................................................................................................................................51
11
研制生产单位 ...............................................................................................................................................................................51
12
版本 ..............................................................................................................................................................................................52
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
I
1
产品用途及应用范围
本产品是一款串行 SPI Flash 存储器，属于非挥发存储器，可多次写入读出，具有在电源撤除
后，仍然保持储存的数据信息的特性。可用于整机系统中的程序存储介质，也可以作为小容量数
据的存储介质。
2
产品特点
-
3~3.6V 单电源供电
-
典型活动电流12mA
-
典型待机电流1uA
传
低功耗
4096个4-Kbyte扇区
-
256个64K-byte扇区
-
任意扇区都可以被单独擦除
-
对每页可编程1~256字节
SPI串行接口(模式0及模式3)
标准SPI : CLK, CS#, DI, DO, WP#, HOLD#
-
双口SPI : CLK, CS#, DQ0, DQ1, WP#, HOLD#
-
四口SPI : CLK, CS#, DQ0, DQ1, DQ2, DQ3
支持软/硬件写保护
，
不
-
-
通过软件对全部或部分存储内容进行写保护
-
通过WP#启用或者禁止硬件写保护功能
资
料
高性能
得
-
外
统一扇区架构：
支持增强读模式
-
QPI模式可以减少指令开销
-
最大单口快速读速度： 50MHz
-
最大双口读速度： 33MHz
-
最大四口读速度： 33MHz
-
典型页编程时间： 0.5ms
-
典型64K扇区擦除时间： 300ms
-
典型全芯片擦除时间：50s
供
-
专
高可靠性：
-
擦写次数：1 万次
-
数据保存：20 年（等效55℃）
-
ESD（HBM）： ≥2000V
封装
-
CSOP16
-
CSOP16-L
-
CSOP8
-
SOP8 (208mil）
产品重量（CSOP16封装）：1.5g
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
1
3
产品型号说明
型号
封装
JFM25F128A
质量等级
长管脚 CSOP16-L
GJB 597B-2012 的 B 级
短管脚 CSOP16
JFM25F128A-E8
JFM25F128A-E16
EFM25F128A
陶封宽温产品
CSOP8
短管脚CSOP16
陶封宽温产品
塑封宽温产品
SOP8(208mil)
产品概述
外
4
传
注：
CSOP16 管脚兼容 SOP16（300mil），CSOP8 管脚兼容 SOP8（208mil）。
专
供
资
料
，
不
得
4.1. 产品功能
4.1.1. 引脚说明
4.1.1.1. 串行时钟信号引脚(CLK)：
在 CLK 输入时钟信号的上升沿将数据送入 Flash 器件，并在时钟的下降沿将数据读出。
4.1.1.2. 串行数据输入输出引脚(DI，DO 和 DQ0，DQ1，DQ2，DQ3)：
支持标准 SPI，双口 SPI 和四口 SPI 操作。标准 SPI 命令使用 DI 引脚在 CLK 的上升沿串行
写入命令、地址及数据，并在 CLK 下降沿从 DO 读出数据或状态。
双口命令使用双向 IO 引脚（DQ0，DQ1）在 CLK 的上升沿串行写入命令、地址及数据，并
在 CLK 下降沿从 IO 引脚（DQ0，DQ1）读出数据或状态。
四口命令使用双向 IO 引脚（DQ0，DQ1，DQ2，DQ3）在 CLK 的上升沿串行写入命令、地
址及数据，并在 CLK 下降沿从 IO 引脚（DQ0，DQ1，DQ2，DQ3）读出数据或状态。
4.1.1.3. 片选引脚(CS#)：
用于使能或禁止芯片操作。当 CS#为高时，芯片不被选中，且串行数据输出管脚(DO 或 DQ0，
DQ1，DQ2，DQ3)为高阻态，此时芯片功耗为待机模式（除非内部在进行擦除、编程）。当 CS#
为低时，芯片被选中，芯片功耗上升到活动状态，命令可以被写入，数据可以被读出。芯片上电
后，在写入新命令前，CS#必须有从高到低的跳变过程。在上电过程中，CS#输入电平必须跟随
VCC。如果需要，可以在 CS#上接一个上拉电阻。
4.1.1.4. 保持引脚(HOLD#)：
当芯片被选中时，该信号可用于暂停芯片操作。在 CS#为低时，若把 HOLD#置低，DO 将处
于高阻态，DI 和 CLK 信号都被忽略；当 HOLD 置高后，芯片恢复操作。该信号适用于多个器件
共享 SPI 信号的情况。写保护功能只在标志 SPI 和双口 SPI 操作有效，当处于四口 SPI 时，该引
脚作为四口输入输出操作的串行数据 IO（DQ3）。
芯片上电后默认不支持 HOLD 功能，为了启用 HOLD 功能，需把 SR-2 的 QE 位写为 0。
4.1.1.5. 写保护(WP)引脚：
用于保护状态寄存器不被写入。写保护功能只在标志 SPI 和双口 SPI 操作有效，当处于四口
SPI、QPI 时，该引脚作为四口输入输出操作的串行数据 IO（DQ2）。
芯片上电后默认不支持 WP 管脚保护功能，为了启用 WP 管脚保护功能，需把 SR-2 的 QE 位
写为 0。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
2
4.1.2. 功能框图
WP#
单元阵
列
Y
X
译
译
码
码
20
基准电压源
电荷泵
基准电压
CAM
SR寄存器
参考单元
Y-Gating
/8
BL/RL
地址总线
A
20
16
A
DO
参考电流
读出放大/
数据校验
SRAMDQ
SA
16
8
HOLD#
SRAMDI
命令码
厂商ID/器件
ID
，
不
8
HOLD#
WP#
8
时钟振荡器
状态机时钟
控制逻辑/状态机
命令译码
DI
DO
8
256 x 8bit
SRAM
DI
辑
逻
出
输
行
串
外
CLK
得
CS#
辑
逻
入
输
行
串
地址计数器
传
上电复位
高压
X
译
码
图 4-1 功
资
料
能框图
供
4.1.3. 存储器结构
1. 总容量：16384K 字节
2. 统一扇区架构
- 256 个 64K 字节的扇区
- 4096 个 4K 字节的扇区
3. 65536 页（每页 256 字节）
专
每页可以被独立编程（即数据位从1变为0）。擦除可以对扇区或全芯片进行，但不能进行页擦除。
64K扇区
255
254
253
表 4-1
存储器组织结构
地址范围
4K扇区
4095
…
4080
4079
…
4064
4063
FFF000h
…
FF0000h
FEF000h
…
FE0000h
FDF000h
FFFFFFh
…
FF0FFFh
FEFFFFh
…
FE0FFFh
FDFFFFh
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
3
地址范围
4K扇区
2
1
0
，
不
4.1.4. SPI 操作
…
FD0FFFh
...
02FFFFh
…
020FFFh
01FFFFh
…
010FFFh
00FFFFh
…
002FFFh
001FFFh
000FFFh
传
...
…
FD0000h
...
02F000h
…
020000h
01F000h
…
010000h
00F000h
…
002000h
001000h
000000h
得
…
4048
...
47
…
32
31
…
16
15
…
2
1
0
外
64K扇区
上电
资
料
器件初始化
状态寄存器重新刷新
专
供
标准SPI、双口SPI、
四口SPI
66h+99h
38H FFh
QPI
图 4-2
66h+99h
操作框图
4.1.4.1. 标准 SPI 命令
接口总线兼容 SPI，通过 CLK、CS#、DI 和 DO 进行访问。芯片支持 SPI 模式 0 和模式 3 的
操作。模式 0 和模式 3 的区别如下图：
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
4
CS#
CLK
MODE3
MODE3
MODE0
MODE0
DI
DONT CARE
Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0
MSB
DO
HIGH IMPEDANCE
Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0
MSB
模式 0 和模式 3 的区别
传
图 4-3
模式3
模式3
模式0
模式0
专
CLK
供
CS#
资
料
，
不
得
外
当 SPI 总线控制器处于待机状态不传送数据时，模式 0 下的时钟信号 SCK 为低，而模式 3
下的时钟信号 CLK 为高。在两种模式下，DI 上的数据都是在时钟上升沿被采样，DO 上的数据在
时钟下降沿输出。
4.1.4.2. 双口 SPI 命令
支持双口 SPI 操作，如 “双口输出快速读（3BH）”和“双口输入输出快速读（BBH）”命令。
这些命令允许数据输入或输出达到普通 SPI 两倍的速度。双口读命令是上电时快速下载数据到
RAM 或直接从 SPI 总线上执行非关键速度代码的理想操作。当使用双口 SPI 命令时，DI 和 DO
引脚成为双向 I/O 引脚：DQ0 和 DQ1。
4.1.4.3. 四口 SPI 命令
支持四口 SPI 操作，如“四口输入输出快速读（EBH）”命令。该命令允许数据输入或输出达
到普通 SPI 四倍的速度。四口读命令在连续和随机访问速度有极大提高，允许快速代码映射到
RAM（code-shadowing）或直接从 SPI 总线上执行代码（XIP）。当使用四口 SPI 命令时，DI、
DO、WP#和 HOLD#引脚成为双向 I/O 引脚：DQ0、DQ1、DQ2、DQ3。
四口 SPI 命令要求状态寄存器-2 的 QE 位必须设置为 1。芯片上电后默认支持四口 SPI 命令。
4.1.4.4. 四口模式（QPI）
支持完全的四口模式（所有命令、地址输入，数据输入输出都为四口）。当使用完全四口模式
命令时，DI、DO、WP#和 HOLD#引脚成为双向 I/O 引脚：DQ0、DQ1、DQ2、DQ3。
完全四口模式要求状态寄存器-2 的 QE 位必须设置为 1，然后通过使用 38H 命令从 SPI 进入 QPI
模式，使用 FFH 命令从 QPI 模式退出到 SPI 模式。
DQ3
cmd7 cmd3 ad23 ad19
...
ad3
...
da7
da3
...
da7
da3
DQ2
cmd6 cmd2 ad22 ad18
...
ad2
...
ad6
da2
...
ad6
da2
DQ1
cmd5 cmd1 ad21 ad17
...
ad1
...
da5
da1
...
da5
da1
DQ0
cmd4 cmd0 ad20 ad16
...
ad0
...
da4
da0
...
da4
da0
图 4-4 QPI 输入格式
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
5
Hold
Active
Hold
Active
，
不
Active
得
外
传
4.1.4.5. HOLD 功能
对于标准 SPI，HOLD#信号允许在片选有效时(CS#=0)暂停操作。HOLD#功能可以用于数据
和时钟信号与其它器件共享的情况下。比如，写页编程命令过程中仅将部分数据写入缓冲区时，
系统中产生了一个更高优先级的中断要求使用 SPI 总线。在这种情况下，HOLD#功能可以保存当
前命令的执行状态以及缓冲区中的数据，当总线可用时恢复命令写入。
要进入 HOLD#状态，CS#必须为低。如果此时 CLK 信号为低，则芯片会在 HOLD#的下降沿
进入 HOLD 状态，否则芯片在下一个时钟的下降沿进入 HOLD 状态。如果 HOLD#的上升沿时 CLK
为低，则芯片结束 HOLD 状态，否则芯片在下一个时钟的下降沿结束 HOLD 状态。在 HOLD 状
态下，串行数据输出脚(DO)为高阻态，串行数据输入脚(DI)和串行时钟脚(CLK)被忽略。片选信号
(CS#)在整个 HOLD 期间必须为低以避免芯片内部逻辑状态被复位。
芯片上电后默认不支持 HOLD 功能，为了启用 HOLD 功能，需把 SR-2 的 QE 位写为 0。
四口 SPI、QPI 模式下，HOLD#管脚作为输入输出管脚 DQ3，HOLD 功能无效。
图 4-5
Hold 状态波形
专
供
资
料
4.1.4.6. 软复位功能
在 SPI 或 QPI 模式下，都可以通过软复位命令序列可以把器件初始化成上电状态。命令序列
包含 2 个连续指令：使能复位命令（66h）和复位命令（99h）。如果器件成功接收指令，器件将
需要约 35us 时间完成复位，复位器件不接收任何指令。
软复位的应用注意事项，参考 9.1 章节。
4.1.5. 写保护
使用非挥发性存储器时，必须考虑到系统中的噪声或其他意外情况可能会破坏数据的完整性。
为避免此类情况，芯片提供了多种方式，以保护数据不受到意外的破坏。
当 VCC 低于阈值时芯片复位
上电后一段时间内芯片禁止写操作
写使能/写禁止命令，当擦除/编程结束后自动进入写禁止状态
利用状态寄存器进行软件和硬件(WP#管脚)写保护
当上电或下电时，如果 VCC 低于阈值 VWI，芯片保持为复位状态。在复位状态下，芯片的所
有操作被禁止，并且芯片不识别任何命令。在上电过程中，在 VCC 高于 VWI 之后的一段时间 tPUW
内,所有的编程及擦除命令被禁止，包括写使能，页编程，扇区擦除，全芯片擦除以及写状态寄存
器命令。需要注意，在上电过程中，片选管脚 CS#必须跟随电源电压 VCC，直到达到 VCC-min
并经过了 tVSL 的延迟。如果需要，可以在 CS#管脚接上拉电阻。
上电过程结束后，状态寄存器中的 WEL 位置为 0，芯片自动处于写禁止状态。在发送页编程、
扇区擦除、全芯片擦除及写状态寄存器命令之前必须先发送写使能命令。当编程，擦除或写命令
完成后，WEL 位会自动复位为 0。
软件写保护是通过写状态寄存器命令设置状态寄存器保护位(SRP)及扇区保护位(BP2、BP1、
BP0)来实现的。这些设置位可以使得部分扇区到最大全部存储区域被置为只读状态。WP#管脚可
以控制状态寄存器是否可写。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
6
4.1.6. 状态寄存器
读状态寄存器命令可以用来提供芯片当前的状态，包括是否处于擦写过程中，是否写使能，
芯片的写保护状态，安全寄存器的锁定。写状态寄存器命令可以配置芯片的写保护特性，安全寄
存器的锁定。对状态寄存器的写操作由状态寄存器保护位(SRP)，写使能命令，以及 WP#管脚控
制。
芯片支持临时写状态寄存器（50H+01H/31H）,掉电后寄存器内数据重新初始化为出厂状态。
芯片上电后寄存器状态位除了 QE 为 1，其他状态位为 0。
S7
S6
SRP CMP
S5
S4
S3
S2
S1
S0
TB
BP2
BP1
BP0
WEL
WIP
传
状态寄存器
外
状态寄存器保护位
得
扇区保护位
S15
S14
S13
S12
S11
S10
S9
S8
LC1
LC0
R
R
R
R
QE
R
资
料
擦写状态标志位
，
不
写使能位
延迟码
专
供
四口使能位
图 4-6
状态寄存器 1/2
4.1.6.1. WIP 位
WIP(Write In Progress)是在状态寄存器中的只读位。当芯片正在执行页编程、扇区擦除、全
芯片擦除及写状态寄存器或编程/擦除安全寄存器命令时，WIP 被置为 1。在命令执行过程中，芯
片不再接受除读状态寄存器（RDSR），命令以外的其他命令。当擦写命令执行完成后，WIP 被
置为 0。
4.1.6.2. 写使能锁存位(WEL)
WEL(Write Enable Latch)位是在状态寄存器中的只读位(SR1)。在写入写使能命令后，WEL
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
7
被置为 1。当芯片处于写禁止状态时，WEL 被置为 0。在芯片完成上电过程或以下命令执行完后，
芯片处于写禁止状态，这些命令包括：写禁止、页编程、扇区擦除、全芯片擦除及写状态寄存器
命令。
4.1.6.3. 扇区保护位(CMP、TB、BP2、BP1、BP0)
扇区保护位(CMP、TB、BP2、BP1、BP0)是在状态寄存器中的非挥发位，用于写保护控制。
扇区保护位可以用写状态寄存器（WRSR）命令设置，可以对全部或部分存储区域写保护，或者
全部都不保护(见状态寄存器保护区域表)。扇区保护位在出厂时被置为 0，对存储区域不保护。
下电、上电复位之后，扇区保护位恢复为全 0。
4.1.6.4. 状态寄存器保护位(SRP)
4.1.6.6. 状态寄存器保护位(LC1、LC0)
，
不
得
外
传
状态保护位（SRP）与写保护信号（WP#）结合使用，允许芯片进入硬件保护模式（SRP 为
1，WP#为 0）。该模式下，状态寄存器状态位（SRP、CMP、TB、BP2、BP1、BP0、LC0、LC1、
QE）变为只读状态，不再接受写状态寄存器命令（WRSR）。
下电、上电复位之后，状态寄存器保护位（SRP）恢复为全 0。
4.1.6.5. Quad 使能(QE)
Quad 使能位(QE) 是状态寄存器中的非挥发位(S9)，用于开启四端 SPI 及 QPI 模式。当 QE=1
（上电后默认值）时，WP#和 HOLD#管脚为 DQ2 和 DQ3，WP#和 HOLD#管脚功能无效。当通
过写 SR 命令使 QE=0 时，WP#和 HOLD#管脚使能。
在使用“使能 QPI”命令(38h)前，QE 必须为 1，否则该命令被忽略。当芯片处于 QPI 模式下，
QE 位将保持为 1。QPI 模式下的“写状态寄存器”命令不能将 QE 位从 1 改写为 0。
LC1、LC0 选择读操作时的 dummy 时钟个数，mode 表示连续读模式配置字 M7~0 的时钟个
数。
表 4-2
资
料
Read Quad Out
6Bh
Dual I/O Read
BBh
Quad I/O Read
EBh
dummy
mode
dummy
mode
dummy
mode
dummy
mode
dummy
0
0
0
0
8
8
8
0
0
0
0
0
8
8
8
8
0
0
0
0
8
8
8
8
4
4
4
4
0
4
4
0
2
2
2
2
4
6
8
2
专
00
01
10
11
Read Dual Out
3Bh
mode
供
LC
Fast Read
0Bh
SPI 模式下的 dummy 时钟配置
LC
00
01
10
11
Word Read
Quad I/O
E7h
Octal Word
Read Quad I/O
E3h
mode
dummy
mode
dummy
2
2
2
2
2
4
6
2
2
2
2
2
0
2
4
0
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
8
表 4-3
Freq.
(MHz)
LC
≤33
≤50
≤50
≤20
00
01
10
11
QPI 模式下的 dummy 时钟配置
Fast Read
0Bh
Quad I/O Read
EBh
QPI wrap read
0Ch
mode
dummy
mode
dummy
mode
dummy
0
0
0
0
6
8
10
4
2
2
2
2
4
6
8
2
0
0
0
0
6
8
10
4
传
4.1.6.7. 状态寄存器保护区域
表 4-4 扇区保护
状态位
外
Memory Content
受保护容量
无
比例
无
2Mb
Upper 1/64
F80000h-FFFFFFh
4Mb
Upper 1/32
1
F00000h-FFFFFFh
8Mb
Upper 1/16
0
0
E00000h-FFFFFFh
16Mb
Upper 1/8
1
0
1
C00000h-FFFFFFh
32Mb
Upper 1/4
0
1
1
0
800000h-FFFFFFh
64Mb
Upper 1/2
0
1
0
0
1
000000h-03FFFFh
2Mb
Lower 1/64
0
1
0
1
0
000000h-07FFFFh
4Mb
Lower 1/32
0
1
0
1
1
000000h-0FFFFFh
8Mb
Lower 1/16
0
1
0
1
0
1
0
X
1
X
1
0
TB
X
BP2
0
BP1
0
BP0
0
受保护地址
无
0
0
0
0
1
FC0000h-FFFFFFh
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
资
料
，
不
得
CMP
0
0
0
000000h-1FFFFFh
16Mb
Lower 1/8
1
0
1
000000h-3FFFFFh
32Mb
Lower 1/4
1
1
0
000000h-7FFFFFh
64Mb
Lower 1/2
1
1
1
000000h-FFFFFFh
128Mb
全部
0
0
0
000000h-FFFFFFh
128Mb
全部
0
0
1
000000h-FBFFFFh
126Mb
Lower 63/64
0
0
1
0
000000h-F7FFFFh
124Mb
Lower 31/32
0
0
1
1
000000h-EFFFFFh
120Mb
Lower 15/16
0
1
0
0
000000h-DFFFFFh
112Mb
Lower 7/8
1
0
1
0
1
000000h-BFFFFFh
96Mb
Lower 3/4
1
0
1
1
0
000000h-7FFFFFh
64Mb
Lower 1/2
1
1
0
0
1
040000h-FFFFFFh
126Mb
Upper 64/64
1
1
0
1
0
080000h-FFFFFFh
124Mb
Upper 31/32
1
1
0
1
1
100000h-FFFFFFh
120Mb
Upper 15/16
1
1
1
0
0
200000h-FFFFFFh
112Mb
Upper 7/8
1
1
1
0
1
400000h-FFFFFFh
96Mb
Upper 3/4
1
1
1
1
0
800000h-FFFFFFh
64Mb
Upper 1/2
1
1
专
1
供
1
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
9
1
X
1
1
无
1
无
无
传
4.1.7. 命令定义
JFM25F128A 的标准 SPI 命令集包含 30 条基本命令，这些命令完全通过 SPI 总线控制。命令
由片选信号(CS#)的下降沿开始，从 DI 输入的第一个字节为命令码。DI 上的数据在时钟上升沿被
采样，高位在前。
QPI 指令集包含 23 条基本指令，这些命令完全通过 SPI 总线控制。命令由片选信号(CS#)的下
降沿开始，从 DQ3~0 管脚输入的第一个字节为命令码。所有的 QPI 指令、地址、数据和空字节
都使用 4 个 DQ 管脚输入、输出，2 个时钟周期完成 1 字节操作。
命令的长度从一个字节到若干字节变化，命令码后面可跟随地址字节、数据字节、或 dummy
字节。命令由 CS#的上升沿结束。所有的读命令可以在任何时候结束，而所有写命令必须在字节
边界处结束，否则命令被忽略。
表 4-5 厂商/器件 ID
外
4.1.7.1. 厂商及器件 ID 如下表
MF7-MF0
ID15-ID0
ID7-ID0
ABh
/
/
17h
90h, 92h, 94h
20h
9Fh
20h
，
不
4.1.7.2. 命令
得
OP Code
/
17h
BA18h
/
表 4-6 标准单口 SPI 命令序列表
BYTE 1
时钟数
(0-7)
状态寄存器写使能
50h
写使能
06h
BYTE 3
BYTE 4
BYTE 5
BYTE 6
(8-15)
(16-23)
(24-31)
(32-39)
(40-47)
04h
05h
(S7-S0)
读状态寄存器 2
35h
(S7-S0)
写状态寄存器 1
01h
(S7-S0)
写状态寄存器 2
31h
(S7-S0)
读数据
03h
A23-A16
A15-A8
A7-A0
(D7-D0)
快速读数据
0Bh
A23-A16
A15-A8
A7-A0
dummy
(D7-D0)
页编程
02h
A23-A16
A15-A8
A7-A0
D7-D0
D7-D0
扇区擦除 (4KB)
20h
A23-A16
A15-A8
A7-A0
扇区擦除 (64KB)
D8h
A23-A16
A15-A8
A7-A0
全芯片擦除
C7h/60h
深度下电
B9h
90h
dummy
dummy
00h
(MF7-MF0)
(ID7-D0)
ABh
dummy
dummy
Dummy
(ID7-ID0)
9Fh
(MF7-MF0)
读 UID
4Bh
dummy
使能 QPI
38h
专
读状态寄存器 1
供
写禁止
BYTE 2
资
料
命令
厂商/器件
退出深度下电/ID
读 JEDEC ID
(1)
(1)
(ID15-ID8) (ID7-D0)
dummy
dummy
dummy
(UID63-UID0)
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
10
命令
BYTE 1
使能复位
66h
复位
99h
BYTE 2
BYTE 3
BYTE 4
BYTE 5
BYTE 6
表 4-7 标准双口 SPI 命令序列表
命令
BYTE 1 BYTE 2
BYTE 3
BYTE 4
BYTE 5
BYTE 6
(40-47)
时钟数
(0-7)
(8-15)
(16-23)
(24-31)
(32-39)
双口输出快速读
3Bh
A23-A16
A15-A8
A7-A0
Dummy (2)
双口输入输出快速读
BBh
A23-A8(2
A7-A0,
)
M7-M0 (2)
双口输入输出读 ID(1)
92h
A23-A8(2
A7-A0,
(MF7-MF0,
)
M7-M0(2)
ID7-ID0) (3)
传
BYTE 3
BYTE 4
BYTE 5
BYTE 6
(32-39)
(40-47)
D7-D0, …
D7-D0, …
(5)
(5)
(0-7)
(8-15)
(16-23)
(24-31)
四口页编程
32h
A23-A16
A15-A8
A7-A0
四口输出快速读
6Bh
A23-A16
A15-A8
四口输入输出快速读
EBh
设置回绕参数
77h
xxxxx,
A7-A0
四口输入输出读 ID
94h
A23-A0,
)(5)
(MF7-MF0,
(MF7-MF0,
M7-M0(4) ID7-ID0)（5
）
(D7-D0, …
)(5)
xxxx,
(1)
Dummy(4)
(D7-D0, …
Dummy(4)
资
料
W6-W4(4)
，
不
M7-M0(4)
得
时钟数
A23-A0,
外
BYTE 1 BYTE 2
)(3)
(D7-D0, …)(3)
Dummy (2
表 4-8 标准四口 SPI 命令序列表
命令
(D7-D0, …
ID7-ID0, …)
（5）
表 4-9 QPI 命令序列表
命令
BYTE 2
BYTE 3
BYTE 4
BYTE 5
BYTE 6
时钟数
(0,1)
(2,3)
(4,5)
(6,7)
(8,9)
(10,11)
状态寄存器写使能
写禁止
50h
06h
04h
读状态寄存器 1
05h
(S7-S0)
读状态寄存器 2
35h
(S7-S0)
写状态寄存器 1
01h
(S7-S0)
写状态寄存器 2
31h
(S7-S0)
页编程
02h
A23-A16
A15-A8
A7-A0
D7-D0
D7-D0
扇区擦除 (4KB)
20h
A23-A16
A15-A8
A7-A0
扇区擦除 (64KB)
D8h
A23-A16
A15-A8
A7-A0
全芯片擦除
C7h/60h
供
BYTE 1
专
写使能
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
11
BYTE 1
深度下电
B9h
快速读
BYTE 2
BYTE 3
BYTE 4
0Bh
A23-A16
A15-A8
A7-A0
dummy
(D7-D0)
四口输入输出快速读
EBh
A23-A16
A15-A8
A7-A0
M7-M0
(D7-D0)
带回绕快速读
0Ch
A23-A16
A15-A8
A7-A0
M7-M0
(D7-D0)
ABh
dummy
dummy
Dummy
(ID7-ID0)
90h
dummy
dummy
00h
(MF7-MF0)
(ID7-D0)
W6-W4,
传
命令
(1)
厂商/器件
读 JEDEC ID
9Fh
退出 QPI
FFh
设置回绕参数
77h
使能复位
66h
复位
99h
(MF7-MF (ID15-ID8
0)
)
dummy
dummy
BYTE 6
(ID7-D0)
dummy
xxxxx
外
退出深度下电/ID
(1)
BYTE 5
得
注：
1、 见厂商/器件 ID 表。
2、 双口地址输入格式
，
不
DQ0 = A22, A20, A18, A16, A14, A12, A10, A8 A6, A4, A2, A0, M6, M4, M2, M0
DQ1 = A23, A21, A19, A17, A15, A13, A11, A9 A7, A5, A3, A1, M7, M5, M3, M1
3、 双口数据输出格式
DQ0 = (D6, D4, D2, D0)
DQ1 = (D7, D5, D3, D1)
4、 四口地址输入格式
资
料
DQ0 = A20, A16, A12, A8, A4, A0, M4, M0
DQ1 = A21, A17, A13, A9, A5, A1, M5, M1
DQ2 = A22, A18, A14, A10, A6, A2, M6, M2
DQ3 = A23, A19, A15, A11, A7, A3, M7, M3
5、 四口数据输入输出格式
DQ0 = (D4, D0, …)
供
DQ1 = (D5, D1, …..)
DQ2 = (D6, D2, …..)
DQ3 = (D7, D3, …..)
专
6、 QPI 命令、地址、数据格式
CLK#
0
1
2
3
4
5
6
7
8
9
10
11
DQ0
C4
C0
A20
A16
A12
A8
A4
A0
D4
D0
D4
D0
DQ1
C5
C1
A21
A17
A13
A9
A5
A1
D5
D1
D5
D1
DQ2
C6
C2
A22
A18
A14
A10
A6
A2
D6
D2
D6
D2
DQ3
C7
C3
A23
A19
A15
A11
A7
A3
D7
D3
D7
D3
4.1.7.3. 状态寄存器临时写使能(50h)
写状态寄存器前需要执行临时写使能（50h）命令后，再执行写状态寄存器命令（01h）可以
对状态寄存器的挥发位进行改写（重新上电后恢复出厂设置）。此命令不会把 WIP 位置为 1，会
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
12
把 WEL 清为 0。写使能命令的发送方式为：把 CS#置低，发送命令码 50h，再把 CS#置高。如下
图：
CS#
CS#
Mode 3
CLK
Mode 3
CLK
0
1
2
3
4
5
6
7
Mode 0
Mode 3
Mode 0
0
Mode 3
1
Mode 0
Mode 0
Instruction(
50h)
DQ0
Instruction (50h)
DI
(DQ0)
传
DQ1
DQ2
外
High Impedance
D0
(DQ1)
DQ3
图 4-7 临时写使能命令时序图
得
4.1.7.4. 写使能(06h)
，
不
写使能（WREN）命令将状态寄存器中的 WEL 位置 1。在页编程、扇区擦除、芯片擦除命令
之前 WEL 位必须被置为 1。写使能命令的发送方式为：把 CS#置低，发送命令码 06h，再把 CS#
置高。如下图：
CS#
CS#
CLK
Mode 3
CLK
0
1
2
Mode 0
3
4
5
6
7
Mode 3
Mode 0
Mode 3
0
1
Mode 0
Mode 3
Mode 0
Instruction
(06h)
DQ0
资
料
Instruction (06h)
DI
(DQ0)
High Impedance
供
D0
(DQ1)
DQ1
DQ2
DQ3
图 4-8 写使能命令时序图
4.1.7.5. 写禁止(04h)
专
写禁止命令会将状态寄存器中的 WEL 位复位为 0。写禁止命令命令的发送方式为：把 CS#
置低，发送命令码 04h，再把 CS#置高。另外，在上电结束后、擦写命令结束后、写入复位命令
后，WEL 位会自动复位为 0。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
13
CS#
CS#
Mode 3
CLK
Mode 3
CLK
0
1
2
3
4
5
6
7
Mode 3
1
Mode 0
Mode 3
Mode 0
0
Mode 0
Instruction
(04h)
Mode 0
DQ0
Instruction (04h)
DI
(DQ0)
DQ1
DQ2
High Impedance
D0
(DQ1)
DQ3
传
图 4-9 写禁止命令时序图
4.1.7.6. 读状态寄存器 1/2(05h/35h)
CS#
0
1
2
3
4
5
6
8
7
9
10
11
12
13
14
15
16
，
不
Mode 3
CLK
得
外
读状态寄存器(RDSR)命令可以读 8-bit 的状态寄存器数据。读状态寄存器命令的进入方式为：
把 CS#置低，发送命令码 05h/35h，之后状态寄存器的数据从在 CLK 的下降沿从 DO 管脚输出，
高位在前。
读状态寄存器命令可以在任何时候使用，即使在编程、擦除、写状态寄存器命令执行过程中。
可以通过检查 WIP 位来判断写操作是否完成。状态寄存器可以连续读出，直到 CS#置高。
Mode 0
Instruction
(05h/35h)
DI
(DQ0)
17
High Impedance
7
«=MSB
6
5
4
3
2
1
7
0
20
21
22
23
6
5
4
3
2
1
0
7
«
资
料
«
19
Status Register 1/2 out
Status Register 1/2 out
D0
(DQ1)
18
CS#
Mode 3
CLK
0
1
2
4
3
5
Mode 0
Instruction
专
供
05h/35h
DQ0
4
0
4
0
4
DQ1
5
1
5
1
5
DQ2
6
2
6
2
6
DQ3
7
3
7
3
7
SR1/2
out
SR1/2
out
图 4-10 读状态寄存器命令时序图
4.1.7.7. 写状态寄存器 1/2(01h/31h)
写状态寄存器(WRSR)命令用来修改状态寄存器的内容，即 SRP，TB，BP2，BP1，BP0，QE，
LC1~0，重新上电后恢复出厂设置。
写状态寄存器的挥发位之前，需要先发送标准的临时写使能命令(50h)。芯片临时写使能后，
将 CS#置低，发送命令码 01h/31h，随后发送要写入的状态寄存器数据。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
14
WRSR 命令的结束方式是在第 8 数据位被时钟锁存后，将 CS 置高。如果未满足这个条件，
则命令不会被执行。
CS#
0
Mode 3
2
3
4
5
6
8
7
9
11
12
13
14
15
Mode 3
Mode 0
Mode 0
Instruction
(01h/31h/11h)
Status Register 1/2/3 in
DI
(DQ0)
7
6
5
4
3
2
1
0
«
传
D0
(DQ1)
10
High Impedance
«=MSB
外
CLK
1
CS#
0
1
2
3
Mode 3
Mode 0
Mode 0
Instruction
01h/31h/11h
DQ0
SR1/2/3 in
0
，
不
4
得
Mode 3
CLK
DQ1
DQ2
1
6
2
7
3
资
料
DQ3
5
图 4-11 写状态寄存器命令时序图，SPI 模式
4.1.7.8. 读数据(03h)
CS#
供
首先把 CS#置低，然后给出读数据命令 03h，随后是 3 字节的地址（A23-A0），每位都在 CLK
的上升沿被锁存。之后存储器中给定地址上的数据在 CLK 的下降沿上从 DO 送出，高位在前。时
序图如下：
专
模式3
CLK 模式0
0 1
2
3
4
5 6
8 9 10
28 29 30 31 32 33 34 35
3
3
37 38
9
6
24-位 地址
命令 (03h)
DI
DO
7
23 22 21
▲
高阻
3
2
1
0
输出数据1
7
▲
6
5
4
3
2
输出数据2
1
0
7
▲ = MSB
图 4-12
读操作命令时序图
每个数据字节送出后，地址自动增加，因此可以用一个读数据命令读出所有存储的内容。当
地址增加到最高地址时，地址计数器会变为 0，允许继续读出数据。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
15
结束读数据的命令的方法是将 CS#置高。CS#可以在数据输出的任何时刻被置高。在写操作
过程中（WIP=1），读数据命令被忽略。
读数据命令要求的时钟频率从 DC 到最高 fR(见交流参数表)。
4.1.7.9. 快速读数据(0Bh)
快速读数据命令与读数据命令类似，但是需要在 24-bit 地址之后插入 8 个 dummy 时钟，dummy
时钟给内部电路提供了额外的时间用于地址建立，从而可以工作在更高的频率 FR 下(见电特性表)。
在 dummy 时钟期间，DO 上的数据无意义。
模式3
CLK
0
1
2
3
4
5
6
8
7
9
10
28
29
30
31
3
2
1
0
45
46
47
传
CS#
模式0
命令（0Bh）
24-位 地址
DI
23
22
21
42
43
外
«
高阻
DO
«=MSB
31
32
33
34
35
36
37
38
39
40
41
44
得
CS#
空时钟
DI
0
，
不
CLK
48
49
50
6
5
7
«
6
5
3
2
1
0
7
53
54
55
4
3
2
1
0
7
«
快速读操作命令时序图
资
料
图 4-13
4
52
输出数据2
输出数据1
高阻
DO
51
专
供
QPI 模式下的快速读（0Bh）
QPI 模式下也支持快速读指令，当 QPI 模式使能后，快速读的空字节数由 SR2 的 LC[1:0]控
制，适应不同应用对于不用最高频率的要求。根据 LC[1:0]的配置可设置 4、6、8、10 空时钟个数，
上电或软复位后恢复默认的 6 个空时钟数。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
16
CS#
0
Mode 3
2
3
4
5
6
7
8
9
10
11
12
13
Mode 0
Instruction
IOs switch from
Input to Output
A23-16
A15-8
A7-0
DQ0
20
16
12
8
4
0
4
0
4
0
4
0
4
DQ1
21
17
13
9
5
1
5
1
5
1
5
1
5
DQ2
22
18
14
10
6
2
6
2
6
2
6
2
6
DQ3
23
19
15
11
7
3
7
3
7
3
7
3
7
0Bh
Dummy«
Byte1
传
CLK
1
Byte2
外
*the number of dummy clocks is controlled by LC[1:0]
图 4-14
快速读操作命令时序图(QPI 模式)
4.1.7.10. 双口输出快速读(3Bh)
/CS
0
模式 0
1
2
3
4
5
6
7
8
资
料
模式 3
CLK
，
不
得
双口输出快速读数据命令与快速读数据命令(0Bh)类似，但是数据从两个管脚输出：DQ0~1，
从而可以得到比标准 SPI 模式快一倍的数据传输速率。双口输出快速读数据命令适合在上电后快
速将数据从 Flash 下载到 RAM 中的应用，也适用于快速将代码缓存到 RAM 中。
与快速读命令类似，双口输出快速读数据命令可以工作在最高时钟频率 FR 下，这也是通过
在 24-bit 地址之后插入 8 个空时钟来实现的。空时钟给内部电路提供了额外的时间用于地址建立。
在空时钟期间，输入管脚上的数据无意义。但是，在第一个数据位输出的时钟下降沿之前，DQ0~1
必须处于高阻态。
9
10
命令 (3Bh)
DI
(DQ0)
/CS
«=最高位
32
专
DI
(DQ0)
D0
(DQ1)
30
31
2
1
0
24-位地址
22
21
3
高阻
31
CLK
29
«
供
D0
(DQ1)
23
28
33
34
35
36
37
38
39
40
41
42
空时钟
43
44
45
46
47
6
4
2
0
7
5
3
1
48
49
50
51
52
53
54
55
IO0 输入变为输出
0
6
4
2
0
5
3
1
6
4
2
0
7
5
3
1
6
4
2
0
6
7
5
3
1
7
«
高阻
7
«
图 4-15
«
«
数据1
数据2
«
数据 3
数据4
双口输出快速读命令时序图
4.1.7.11. 双口输入输出快速读(BBh)
双端输入输出高速读命令提供更高的随机访问性能。本命令与双端输出高速读操作(3Bh)类
似，但是允许每个时钟输入 2bit 地址。由于减少了指令开销，因此在某些应用中可以实现直接从
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
17
双口 SPI 中执行代码(XIP)。
/CS
模式 3
0
1
2
3
4
5
6
8
7
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
模式 0
命令 (BBh)
A23-16
DI
(DQ0)
D0
(DQ1)
A15-8
A7-0
22
20
18
16
14
12
10
8
6
4
2
0
23
21
19
17
15
13
11
9
7
5
3
1
/CS
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
IOs 输入变为输出
6
4
2
0
D0
(DQ1)
1
7
5
3
1
6
4
2
0
6
4
2
0
6
4
2
0
7
5
3
1
7
5
3
1
7
5
3
1
«
«
«
数据 1
0
7
5
3
1
«
数据 3
数据 4
6
7
，
不
数据2
2
得
0
4
外
CLK
DI
(DQ0)
6
«
«
«=最高位
23
M7-0
传
CLK
图 4-16 双端输入输出快速读命令时序图（非连续模式）
专
供
资
料
连续读模式
为了进一步降低指令输入的时间开销，可以在地址输入后设置连续读模式位（M7-0），如下
图所示，高位 M7-4 可控制下一次双口输入输出快速读操作是否包含第一个命令字节，低位 M3-0
无意义。但是 DQ 管脚在第一拍数据输出的时钟下降沿之前需设为高阻态。
如果 M5-4=(1,0)，下一次双口输入输出快速读操作不需要 BBh 命令码，允许在 CS#拉低后直
接跟随地址输入，从而减少 8 个指令输入周期。如果 M5-4≠(1,0)，下一次读操作需要第一拍指令，
芯片恢复到正常的读操作状态。建议在 DQ0 输入 FFFFh 数据来退出连续度模式。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
18
CS#
模式 3
CLK
0
1
2
3
4
5
6
8
7
9
10
11
12
13
14
15
模式 0
A23-16
A15-8
A7-0
M7-0
DI
(DQ0)
22
20
18
16
14
12
10
8
6
4
2
0
D0
(DQ1)
23
21
19
17
15
13
11
9
7
5
3
1
6
4
2
0
7
5
3
1
30
31
«
«
«=最高位
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
传
CS#
CLK
0
6
4
2
0
D0
(DQ1)
1
7
5
3
1
6
4
2
0
6
4
2
0
6
7
5
3
1
7
5
3
1
7
«
«
数据1
«
数据 2
4
2
0
6
5
3
1
7
得
DI
(DQ0)
外
IOs switch from
Input to Output
«
数据 3
数据 4
4.1.7.12. 四口输出快速读(6Bh)
，
不
图 4-17 双端输入输出快速读命令时序图（连续模式）
专
供
资
料
四口输出快速读数据命令与快速读数据命令(0Bh)类似，但是数据从四个管脚输出：DQ0~3，
从而可以得到比标准 SPI 模式快三倍的数据传输速率。四口输出快速读数据命令适合在上电后快
速将数据从 Flash 下载到 RAM 中的应用，也适用于快速将代码缓存到 RAM 中。
与快速读命令类似，四口输出快速读数据命令可以工作在最高时钟频率 FR 下，这也是通过
在 24-bit 地址之后插入 8 个空时钟来实现的。空时钟给内部电路提供了额外的时间用于地址建立。
在空时钟期间，输入管脚上的数据无意义。但是，在第一个数据位输出的时钟下降沿之前，DQ0~3
必须处于高阻态。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
19
CS#
0
Mode 3
CLK
1
2
3
4
5
6
7
8
9
10
28
29
30
31
2
1
0
Mode 0
Instruction (6Bh)
24-Bit Address
DQ0
23
22
21
3
«
High Impedance
DQ1
High Impedance
DQ2
传
High Impedance
DQ3
«=MSB
CS#
32
33
34
35
36
37
38
39
40
41
42
43
DQ2
DQ3
High Impedance
High Impedance
High Impedance
4
0
4
0
4
0
4
5
1
5
1
5
1
5
1
5
6
2
6
2
6
2
6
2
6
7
3
7
3
7
3
7
3
7
Byte1
图 4-18
Byte2
Byte3
Byte4
四口输出快速读命令时序图
资
料
4.1.7.13. 四口输入输出快速读数据(EBh)
47
0
，
不
DQ1
46
4
得
0
45
IO0 switches from
Input to Output
Dummy Clocks
DQ0
44
外
31
CLK
专
供
四口输入输出快速读命令可以提供更高的随机访问性能。本命令与双口输入输出快速读操作
(BBh)类似，但是地址输入和数据输入输出是通过 4 个管脚 DQ0~3，且在数据输出前需要 4 个空
时钟。由于减少了指令开销，可以实现直接从四口 SPI 中执行代码(XIP)。在使用本命令前，状态
寄存器 2 中的 QE 位必须为 1。
“连续读模式”
四口输入输出读命令可以通过在输入地址位之后设置”连续读模式”位(M7-0)，进一步减少指
令开销。M5-4 决定下一条“四口输入输出快速读”命令是否需要第一个字节的命令码，而 M7-6
及 M3-0 是不关心的。在第一个数据输出时钟的下降沿之前，DQ0~3 管脚必须转为高阻态。
如果 M5-4=(1,0)，则下一条“四口输入输出快速读”命令（CS#先置高然后置低）不需要 EBh
命令码，因此在 CS#置低后可以立即送入地址，可以节省 2 个时钟的命令序列。如果 M5-4 不等
于(1,0)，则下一条命令（CS#先置高然后置低）需要第一个字节的命令码，从而返回常规操作。
建议在下一条命令之前从 DQ0 输入 FFh(8 个时钟)，芯片返回常规操作模式。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
20
/CS
模式 3
CLK
0
1
2
3
4
5
6
8
7
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
模式 0
命令(EBh)
A23-16
A15-8
A7-0
M7-0
空时钟
空时钟
IOs 输入变为输出
DQ0
20
16
12
8
4
0
4
0
4
0
4
0
4
DQ1
21
17
13
9
5
1
5
1
5
1
5
1
5
DQ2
22
18
14
10
6
2
6
2
6
2
6
2
6
DQ3
23
19
15
11
7
3
7
3
7
3
7
3
7
/CS
1
2
3
4
5
6
7
8
9
模式 0
A23-16
A15-8
A7-0
20
16
12
8
4
0
DQ1
21
17
13
9
5
1
DQ2
22
18
14
10
6
2
DQ3
23
19
15
11
3
12
13
空时钟
14
15
IOs 输入变为输出
0
4
0
4
0
4
5
1
5
1
5
1
5
6
2
6
2
6
2
6
3
7
3
7
3
7
7
数据1
数据2
数据3
四口输入输出快速读命令时序图（连续读模式）
供
图 4-20
7
空时钟
11
4
资
料
DQ0
M7-0
10
，
不
CLK
0
得
模式 3
数据3
外
图 4-19 四端输入输出快速读命令时序图（连续模式）
数据2
传
数据1
8/16/32/64 字节回绕读模式（标准 SPI 模式）
专
四口输入输出快速读命令在“回绕式突发模式设置”（77h）命令后，可以在特定的页内循环
读出。“回绕式突发模式设置”（77h）命令可以启用或禁止下一条四口输入输出快速读命令的回
绕读模式。当回绕读模式有效后，数据读出将被限制在 256 字节-页内特定的 8/16/32/64 字节地址
范围内。当寻址达到 8/16/32/64 字节地址范围上限后，将从先从特定范围的起始地址读出数据，
直到 CS#拉高结束读命令。比如 8byte 回绕读模式下，当 A23~3 地址输入后将不再变化，地址遍
历范围现在 A2~0，当 A2~0 达到（1,1,1）后，重新从 A2~0=（0,0,0）地址开始读出数据，直到
CS#拉高结束读命令。
回绕读模式可以设置“回绕位”（W6-4），W4 用来启用或禁止回绕读操作，而 W6-5 用来
指定对绕读程度范围。
QPI 模式下的四口输入输出快速读数据
四端输入输出读命令支持 QPI 模式。当 QPI 模式使能时，空时钟的数目由“设置读参数(C0h)”
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
21
命令配置。根据读参数位 P[5:4]的不同，空时钟数目可以是 2、4、6、8。上电或复位后的默认空
时钟数目为 2。在 QPI 模式下，“连续读模式”位 M7-M0 也作为空时钟，因此在默认设置下，数
据紧随“连续读模式”之后输出。
四口输入输出快速读数据在 QPI 模式下也支持性能增强读模式，参见上文中对连续读模式的
描述。
/CS
模式 3
1
2
3
4
5
6
8
7
9
10
11
12
13
14
模式 0
A23-16
A15-8
A7-0
IOs 输入变为输出
M7-0«
20
16
12
8
4
0
4
0
4
0
IO1
21
17
13
9
5
1
5
1
5
1
IO2
22
18
14
10
6
2
6
2
6
2
IO3
23
19
15
11
7
3
7
3
4
0
7
3
1
5
6
2
6
7
3
数据2
7
数据3
，
不
数据1
4
5
得
IO0
传
命令
EBh
外
CLK
0
QPI模式下通过C0命令设置空时钟数目
4.1.7.14. 页编程(02h)
资
料
图 4-21 四口输入输出快速读命令时序图（QPI 模式）
专
供
页编程命令可以将 1~256 字节数据(一页)写入事先擦除过(FFh)的存储区域。在操作之前，需
要先执行写使能。WREN 命令将 WEL 置为 1。
首先把 CS#置低，然后给出 PP 命令 02h，随后是 3 字节的地址和至少一字节的数据。如果最
低的 8 个地址位（A7 – A0）不为全 0，则所有超过当前页边界的数据将从本页的起始地址开始写
入。在整个发送命令过程中，CS#必须保持为低。时序图如下：
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
22
CS#
0
模式3
CLK
1
2
3
4
5
6
7
8
9
10
28
29
30
31
32
33
34
35
36
37
38
39
2
1
0
模式0
命令（02h）
数据1
24-位 地址
DI
23
22
21
3
2
1
7
0
6
5
4
3
«
«
«=MSB
46
47
48
49
50
51
52
53
54
55
2079
45
2078
44
2077
43
2076
42
2075
41
2074
40
2073
39
2072
CS#
CLK
7
6
5
4
3
2
1
0
7
«
6
5
4
数据256
3
2
1
0
7
6
5
4
3
2
«
«
2
3
4
5
6
7
8
9
10
11
12
模式 0
A15-8
A7-0
DQ0
20
16
12
8
4
DQ1
21
17
13
9
5
DQ2
22
18
14
10
6
DQ3
23
19
15
11
7
字节1
字节2
字节3
模式 3
模式 0
字节255
字节256
0
4
0
4
0
4
0
4
0
4
0
1
5
1
5
1
5
1
5
1
5
1
2
6
2
6
2
6
2
6
2
6
2
3
7
3
7
3
7
3
7
3
7
3
资
料
A23-16
，
不
命令
02h
13
518
1
517
0
得
模式 3
CLK
516
/CS
0
外
图 4-22 页编程命令时序图(SPI 模式)
1
519
0
数据3
传
模式0
数据2
DI
模式3
图 4-23
页编程命令时序图(QPI 模式)
专
供
如果发送给芯片的数据超过 256 字节，则地址计数回绕到页地址的起始处并覆盖之前发送的
数据，因此只有最后的 256 个字节能保证被写入同一页内。在最后一个字节的第 8 位被锁存后，
CS#必须被置高，否则编程不会开始。
一旦 CS#被置高，芯片会启动自定时的内部编程周期。在内部编程过程中，可以读取状态寄
存器以检查 WIP 位。内部编程过程中，WIP 位等于 1，编程结束后，WIP 位等于 0。在周期结束
前的某一个时间(该时间未指定)，WEL 位被复位。如果背景数据位为 0，无法被编为 1，内部校
验通过，不报错。
对被保护的区域不能执行页编程命令。
4.1.7.15. 四口输入页编程(32h)
四口输入页编程命令可以将 1~256 字节数据(一页)写入事先擦除过(FFh)的存储区域，数据输
入通过 DQ0~3 输入。四口输入页编程命令可以提高 PROM 编程器和 5MHz 频率以下应用的性能。
如果系统时钟较快，四口输入页编程命令对于性能改善将不明显，因为内部操作时间比数据输入
时间长很多。
在启用四口输入页编程命令之前，需要设置 SR 的 QE 位为 1。在操作之前，需要先执行写使
能。WREN 命令将 WEL 置为 1。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
23
首先把 CS#置低，然后在 DQ0 给出 PP 命令 32h 和 3 字节的地址，随后咋 DQ3~0 给出至少
一字节的数据。如果最低的 8 个地址位（A7 – A0）不为全 0，则所有超过当前页边界的数据将从
本页的起始地址开始写入。在整个发送命令过程中，CS#必须保持为低。
对被保护的区域不能执行页编程命令。
时序图如下：
CS#
0
Mode 3
1
2
3
4
5
6
8
7
9
10
28
29
30
31
1
0
Mode 0
Instruction (32h)
24-Bit Address
DQ0
23
22
21
3
2
传
CLK
«
外
DQ1
DQ2
DQ3
Byte2
Byte3
4
0
4
0
4
0
DQ1
5
1
5
1
5
1
DQ2
6
2
6
2
6
2
7
3
7
3
7
3
DQ0
0
DQ3
«
«
图 4-24
543
4
0
4
0
4
0
4
0
5
1
5
1
5
1
5
1
6
2
6
2
6
2
6
2
7
3
7
3
7
3
7
3
«
资
料
«
Mode 3
Mode 0
Byte 253 Byte 254 Byte 255 Byte256
，
不
Byte1
542
37
541
36
539
35
540
34
538
33
537
32
536
31
CLK
得
«=MSB
CS#
«
«
«
四口输入页编程命令时序图(SPI 模式)
4.1.7.16. 4KB 扇区擦除(20h)
供
扇区擦除命令将选中的扇区(4KB)数据全部置为 1。在操作之前，需要先执行写使能（WREN）。
WREN 命令将 WEL 置为 1。
首先把 CS#置低，然后给出扇区擦除命令 20h，随后是 3 字节的地址。在整个发送命令过程
中，CS#必须保持为低。时序图如下：
专
CS#
CLK
Mode 3
0
1
2
3
4
5
6
8
7
9
29
30
31
Mode 0
Mode 0
24-Bit Address
Instruction (20h)
DI
(DQ0)
Mode 3
23
22
2
1
0
«
High Impedance
DI
(DQ1)
«=MSB
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
24
图 4-25
4KB 扇区擦除命令时序图(SPI)
CS#
0
Mode 3
CLK
1
2
3
4
5
6
7
Mode 3
Mode 0
Mode 0
A15-8
A7-0
20
16
12
8
4
0
DQ1
21
17
13
9
5
1
DQ2
22
18
14
10
6
2
DQ3
23
19
15
11
7
3
外
DQ0
传
Instruction
A23-16
20h
图 4-26
4KB 扇区擦除命令时序图(QPI)
，
不
得
在最后一个字节的第 8 位被锁存后，CS#必须被置高，否则扇区擦除不会开始。
一旦 CS#被置高，芯片会启动自定时的扇区擦除周期。在擦除过程中，可以读取状态寄存器
以检查 WIP 位。擦除过程中，WIP 位等于 1，擦除结束后，擦除结束后，WIP=WEL=0。
对被保护的区域不能执行扇区擦除命令。
4.1.7.17. 64KB 扇区擦除(D8h)
CS#
资
料
扇区擦除命令将选中的扇区(64KB)数据全部置为 1。在操作之前，需要先执行写使能
（WREN）。WREN 命令将 WEL 置为 1。
首先把 CS#置低，然后给出扇区擦除命令 D8h，随后是 3 字节的地址。在整个发送命令过程
中，CS#必须保持为低。时序图如下：
Mode 3
CLK
0
1
2
3
4
5
6
8
7
9
30
31
供
DI
(DQ1)
Mode 3
Mode 0
Mode 0
24-Bit Address
Instruction (D8h)
DI
(DQ0)
29
23
22
2
1
0
«
High Impedance
专
«=MSB
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
25
图 4-27
64KB 扇区擦除命令时序图(SPI)
CS#
0
Mode 3
1
2
3
4
5
6
7
Mode 0
Mode 3
Mode 0
Instruction
A23-16
D8h
A15-8
A7-0
20
16
12
8
4
0
DQ1
21
17
13
9
5
1
DQ2
22
18
14
10
6
2
DQ3
23
19
15
11
7
3
外
DQ0
传
CLK
图 4-28
64KB 扇区擦除命令时序图(QPI)
得
在最后一个字节的第 8 位被锁存后，CS#必须被置高，否则扇区擦除不会开始。
一旦 CS#被置高，芯片会启动自定时的扇区擦除周期。在擦除过程中，可以读取状态寄存器
以检查 WIP 位。擦除过程中，WIP 位等于 1，擦除结束后，擦除结束后，WIP=WEL=0。
对被保护的区域不能执行扇区擦除命令。
，
不
4.1.7.18. 全芯片擦除(C7h/60h)
CS#
Mode 3
CLK
Mode 0
0
资
料
全芯片擦除命令将全芯片数据全部擦为 1。在操作之前，需要先执行写使能，WREN 命令将
WEL 置为 1。
首先把 CS#置低，然后给出全芯片擦除命令码 60h/C7h。在整个发送命令过程中，CS#必须保
持为低。时序图如下：
1
2
3
4
5
DI
(DQ0)
专
D0
(DQ1)
供
Instruction (C7h/60h)
6
CS#
Mode 3
CLK
7
Mode 3
0
1
Mode 0
Mode 3
Mode 0
Instruction
C7h/60h
Mode 0
DQ0
DQ1
DQ2
High Impedance
DQ3
图 4-29
全芯片擦除命令时序图（左 SPI）或（右 QPI）
在芯片擦除命令的第 8 位被锁存后，CS#必须被置高，否则芯片擦除不会开始。
一旦 CS#被置高，芯片会启动自定时的扇区擦除周期。在芯片擦除过程中，可以读取状态寄
存器以检查 WIP 位。芯片擦除过程中，WIP 位等于 1，擦除结束后， WIP=WEL=0。
如果有任何扇区被保护，芯片擦除命令不会执行。
4.1.7.19. 深度下电(B9h)
执行深度下电（DP）命令是把芯片设为最低功耗模式的唯一方法，这一方法也可以作为额外的软件写
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
26
保护机制，因为在这一模式下，芯片忽略所有操作命令(除 ABh 命令))。
把 CS#置高可以不选中芯片，并使芯片处于待机模式（如果没有正在进行的内部操作），但
这不是深度下电模式。深度下电模式只能通过 DP 命令进入，从而减小待机电流（从 ICC1 降为
ICC2）。
电源掉电时，芯片自动退出深度下电模式，上电时，芯片总是处于待机模式。进入该模式的
方法是把 CS#置低，在 DI 上输入 DP 命令。在发送命令的过程中，CS#必须保持为低。时序图如
下：
CS#
tDP
CLK
0
1
2
3
4
5
6
模式3
7
模式0
模式0
命令（B9h）
外
DI
传
模式3
得
深度下电电流
，
不
图 4-30 深度下电命令时序图(SPI 模式)
/CS
tDP
模式 3
CLK
0
模式 3
1
模式 0
模式 0
命令
B9h
DQ0
资
料
DQ1
DQ2
供
DQ3
深度下电电流
图 4-31 深度下电命令时序图(QPI 模式)
专
在 DP 命令的第 8 位被锁存后，CS#必须被置高，否则命令不会被执行。在 CS#被置高后，芯
片需要 tDP 的延迟才能进入 DP 模式，电流降为 ICC2。在深度下电模式下，芯片只接受”从深度
下电恢复/读器件 ID”命令，并恢复到正常状态。
在写操作进行过程中，DP 命令被忽略。
4.1.7.20. 从深度下电恢复/读器件 ID(ABh)
在深度下电模式下，芯片忽略所有命令，除了从深度下电恢复/读器件 ID（ABh）命令。执行
这一命令可以使芯片退出深度下电模式。
当只用本命令来退出下电状态时，将 CS#置低，移入命令码 ABh，再将 CS#置高，时序图如
下：
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
27
CS#
tRES1
模式3
CLK
0
1
2
3
4
5
6
模式3
7
模式0
模式0
命令（Abh）
DI
待机电流
传
图 4-32 从深度下电恢复命令时序图(SPI 模式)
/CS
tRES1
CLK
0
模式 3
1
模式 0
外
模式 3
模式 0
命令
ABh
得
DQ0
DQ1
，
不
DQ2
DQ3
待机电流
图 4-33
从深度下电恢复命令时序图(QPI 模式)
CS#
模式3
CLK
0
模式0
1
资
料
当只用本命令在非下电状态读器件 ID 时，将 CS#置低，移入命令码 ABh，随后是 3 个 dummy
字节。器件 ID 在 CLK 的下降沿移位输出，MSB 在前。芯片 ID 可以重复读取，要中止命令，需
要把 CS#置高。时序图如下：
2
3
4
5
6
7
8
9
DI
专
DO
供
命令（ABh)
29
30
31
32
33
34
35
36
37
模式3
38
模式0
3个空字节
23
22
2
tRES2
1
0
«
高阻
器件ID
7
6
5
4
3
2
1
0
«
深度下电电流
«=最高位
待机电流
图 4-34 从深度下电恢复/读器件 ID 命令时序图(SPI 模式)
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
28
/CS
tRES2
模式 3
1
2
3
4
5
6
7
模式 3
8
模式 0
模式 0
命令
ABh
IOs 开始从输入编
程输出
3 空字节
DQ0
X
X
X
X
X
X
4
0
DQ1
X
X
X
X
X
X
5
1
DQ2
X
X
X
X
X
X
6
2
DQ3
X
X
X
X
X
X
7
3
传
CLK
0
深度下电电流
外
器件ID
待机电流
得
图 4-35 从深度下电恢复/读器件 ID 命令时序图(QPI 模式)
专
供
资
料
，
不
经过 tRES1 的时间后，芯片恢复到常规状态，可以接受其他命令。在 tRES1 时间内，CS#必
须置高。
当使用本命令退出深度下电状态并读出器件 ID 时，命令格式与上文描述的一致，但是 CS#
置高后需要保持至少 tRES2。之后芯片恢复到常规状态，可以接受其他命令。
除非芯片正在执行内部编程/擦除/写操作，否则本命令总是提供 8 位器件 ID，即使处于 DP
模式。
在芯片内部写操作过程中，本命令不被执行。
4.1.7.21. 读厂商/器件 ID(90h)
本命令用于读取 JEDEC 分配的厂商 ID 及器件 ID。
本命令的使用方式类似从深度下电恢复/读器件 ID（ABh）命令。将 CS#置低，移入命令码
90h，随后是 24 位地址数据（A23-A0），再将 CS#置高。之后，厂商 ID 和器件 ID 开始在 CLK
的下降沿移位输出，最高位（MSB）在前。如果 A0=0，则厂商 ID 在前，器件 ID 在后；如果 A0=1，
则器件 ID 在前，厂商 ID 在后。时序图如下：
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
29
CS#
模式3
CLK
0
1
2
3
4
5
6
8
7
9
28
10
29
30
31
模式0
命令（90h）
地址（000000h）
DI
23
22
21
42
43
3
2
1
0
«
高阻
DO
«=最高位
31
32
33
34
35
36
37
38
39
40
41
44
45
传
CS#
模式3
46
CLK
7
DO
6
5
4
«
厂商ID
0
DQ0
A23-16
20
供
DQ3
3
16
4
5
A15-8
12
资
料
DQ2
2
模式 0
命令
90h
DQ1
1
1
0
读厂商/器件 ID 命令时序图(SPI 模式)
，
不
/CS
模式 3
2
器件ID
图 4-36
CLK
3
外
0
得
DI
模式0
6
7
8
9
模式 3
10
模式 0
IOs 从输入变为输
出
A7-0
(00h)
8
4
0
4
0
4
0
21
17
13
9
5
1
5
1
5
1
22
18
14
10
6
2
6
2
6
2
23
19
15
11
7
3
7
3
7
3
A1h
器件 ID
图 4-37 读厂商/器件 ID 命令时序图(QPI 模式)
专
4.1.7.22. 双口输入输出读厂商/器件 ID(92h)
本命令用于读取 JEDEC 分配的厂商 ID 及器件 ID。
本命令的使用方式类似读厂商/器件 ID(90h)命令。将 CS#置低，移入命令码 90h，随后从 DQ1~0
输入 24 位地址数据（A23-A0），之后厂商 ID 和器件 ID 开始在 CLK 的下降沿从 DQ1~0 重复循
环移位输出，直到 CS#拉高，最高位（MSB）在前。如果 A0=0，则厂商 ID 在前，器件 ID 在后；
如果 A0=1，则器件 ID 在前，厂商 ID 在后。时序图如下：
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
30
CS#
0
Mode 3
CLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
Mode 0
Instruction (92h)
A23-16
DI
(DQ0)
High Impedance
D0
(DQ1)
A15-8
6
4
2
0
7
5
3
1
«
«=MSB
A7-0 (00h)
6
4
2
0
7
5
3
1
6
4
2
0
7
5
3
1
«
«
M7-0
6
4
2
0
7
5
3
1
«
CS#
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
Mode 3
传
23
CLK
Mode 0
0
D0
(DQ1)
1
6
4
2
0
7
5
3
1
6
4
2
0
7
5
3
1
«
«
MFR ID
6
7
«
Device ID
图 4-38
4
2
0
5
3
1
MFR ID
(repeat)
6
4
2
0
7
5
3
1
« Device ID
(repeat)
得
DI
(DQ0)
外
IOs switch from
Input to Output
双口输入输出读厂商/器件 ID 命令时序图(SPI 模式)
4.1.7.23. 四口输入输出读厂商/器件 ID(94h)
专
供
资
料
，
不
本命令用于读取 JEDEC 分配的厂商 ID 及器件 ID。
本命令的使用方式类似读厂商/器件 ID(90h)命令。将 CS#置低，移入命令码 90h，随后从 DQ3~0
输入 24 位地址数据（A23-A0），之后厂商 ID 和器件 ID 开始在 CLK 的下降沿从 DQ1~0 重复循
环移位输出，直到 CS#拉高，最高位（MSB）在前。如果 A0=0，则厂商 ID 在前，器件 ID 在后；
如果 A0=1，则器件 ID 在前，厂商 ID 在后。时序图如下：
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
31
CS#
0
Mode 3
CLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
Mode 0
Instruction (94h)
A23-16
DQ0
A15-8
M7-0
Dummy
IOs switch from
Input to Output
Dummy
4
0
4
0
4
0
4
0
4
0
4
0
5
1
5
1
5
1
5
1
5
1
5
1
6
2
6
2
6
2
6
2
6
2
6
2
7
3
7
3
7
3
7
3
7
3
7
3
High Impedance
DQ1
A7-0
(00h)
High Impedance
DQ2
传
High Impedance
DQ3
MFR ID Device ID
CS#
24
25
26
27
28
29
Mode 3
30
外
23
CLK
0
4
0
4
0
4
0
4
0
DQ1
1
5
1
5
1
5
1
5
1
DQ2
2
6
2
6
2
6
2
6
2
DQ3
3
7
3
7
3
7
3
7
3
MFR ID
(repeat)
Device ID
(repeat)
MFR ID Device ID
(repeat) (repeat)
图 4-39
4.1.7.24. 读 JEDEC ID(9Fh)
，
不
DQ0
得
Mode 0
双口输入输出读厂商/器件 ID 命令时序图(SPI 模式)
专
供
资
料
考虑到兼容性的目的，器件提供了多个命令来验证器件的 ID。读 JEDEC ID 命令符合 JEDEC
在 2003 年制定的兼容 SPI 接口串行存储器标准。命令发送方式为，将 CS#置低，发送命令码 9Fh，
之后 JEDEC 分配的一字节厂商 ID，二字节器件 ID(类型 ID15-ID8 及容量 ID7-ID0)在时钟下降沿
送出。在输出 3 字节数据后，如果 CS#未置高且时钟继续给出，则后面输出的数据为 00h。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
32
CS#
0
模式3
CLK
1
2
3
4
5
6
8
7
9
10
11
12
13
14
15
模式0
命令（9Fh）
DI
厂商ID（A1）
高阻
DO
«=最高位
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
模式3
30
CLK
DI
存储器类型ID 7-0
7
6
5
4
3
2
1
0
7
6
5
4
«
«
3
2
1
0
得
DO
容量ID 7-0
外
模式0
传
CS#
/CS
模式 3
CLK
模式 0
0
，
不
图 4-40 读 JEDEC ID 命令时序图(SPI 模式)
1
2
命令
9Fh
DQ0
资
料
DQ1
4
5
6
模式 3
模式 0
IOs 输入变为输出
DQ2
DQ3
供
3
A1h
12
8
4
0
13
9
5
1
14
10
6
2
15
11
7
3
ID 15-8
ID 7-0
图 4-41 读 JEDEC ID 命令时序图(QPI 模式)
4.1.7.25. 读唯一 ID(4Bh)
专
读唯一 ID 指令访问厂商设定的只读 64 位，每个芯片具有唯一性。ID 可以和用户系统软件结
合以防止系统拷贝。命令发送方式为，将 CS#置低，发送命令码 9Fh，之后 64 位 ID 将在时钟的
下降沿在 DO 上输出。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
33
CS#
0
Mode 3
CLK
1
2
3
4
5
6
8
7
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
Mode 0
Dummy Byte 2
Dummy Byte 1
Instruction (4Bh)
DI
(DQ0)
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
CLK
102
24
101
23
100
CS#
传
High Impedance
D0
(DQ1)
Mode 3
Mode 0
外
Dummy Byte 4
Dummy Byte 3
DI
(DQ0)
High Impedance
得
D0
(DQ1)
63
62
2
61
1
0
«
«=MSB
64-bit Unique Serial Number
，
不
图 4-42 读唯一 ID 命令时序图(SPI 模式)
4.1.7.26. 带回绕模式读（0Ch）
CS#
Mode 3
CLK
Mode 0
资
料
带回绕模式读指令提供了 QPI 模式下的另一种带回绕模式的读操作。命令类似于 QPI 模式下
的 0BH 命令，区别在于命令在特定的回绕范围内读数据。回绕对长度可通过“设置回绕模式”命
令（77h）设置，空时钟个数可通过 LC[1:0]设置。
0
1
2
3
Instruction
A23-16
0Ch
DQ0
4
5
6
A15-8
7
8
9
10
11
13
14
IOs switch from
Input to Output
Dummy«
A7-0
12
16
12
8
4
0
4
0
4
0
4
DQ1
21
17
13
9
5
1
5
1
5
1
5
DQ2
22
18
14
10
6
2
6
2
6
2
6
DQ3
23
19
15
11
7
3
7
3
7
3
专
供
20
Byte1
Byte2
7
Byte3
«“Set Read Parameters” instruction (C0h) can
set the number of dummy clocks.
图 4-43 读唯一 ID 命令时序图(SPI 模式)
4.1.7.27. 进入 QPI（38h）
芯片支持标准/双口/四口 SPI 接口和 QPI 接口，但是两种模式不能同时有效。芯片从 SPI 模式
切换到 QPI 模式的唯一途径是“进入 QPI”命令（38h）。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
34
上电后芯片默认进入标准/双口/四口 SPI 接口模式。为了从 SPI 切换到 QPI 模式，状态寄存器
2 中的 QE 位必须先置 1，然后发送 38h 命令。如果 QE 位为 0，38h 命令无效，芯片仍然维持在
SPI 模式。
当芯片从 SPI 切换到 QPI 模式，写使能位、回绕读长度维持不变。
CS#
0
Mode 3
CLK
1
2
3
4
5
6
7
Mode 0
Mode 3
Mode 0
Instruction (38h)
High Impedance
D0
(DQ1)
外
图 4-44 进入 QPI 命令时序图(SPI 模式)
传
DI
(DQ0)
4.1.7.28. 退出 QPI（FFh）
CS#
Mode 3
0
1
Mode 3
，
不
CLK
得
为了退出 QPI 模式回到标准/双口/四口 SPI 接口模式，必须写入“退出 QPI”命令（FFh）。
当芯片从 QPI 切换到 SPI 模式，写使能位、回绕读长度维持不变。
Mode 0
Mode 0
Instruction
FFh
DQ0
DQ1
资
料
DQ2
DQ3
图 4-45 退出 QPI 命令时序图(QPI 模式)
4.1.7.29. 设置回绕读模式（77h）
专
供
设置回绕读命令（77h）用来和“四口输入输出快速读”、QPI 模式下“带回绕模式快速读”
组合，访问 256 字节-页内固定的 8/16/32/64 字节长度区域。特定的应用可收益这个特性，提高整
个系统代码的执行性能。
类似于四口输入输出命令，设置回绕读命令（77h），将 CS#置低，发送命令码 77h、24 位空
时钟、8 位回绕位。回绕位第 7 位和低 4 位无效。
W6, W5
表 4-10 回绕设置表
W4 = 0
Wrap Around
Wrap Length
W4 =1 (default)
Wrap Around Wrap Length
Yes
8-byte
No
N/A
00
Yes
16-byte
No
N/A
01
Yes
32-byte
No
N/A
10
Yes
64-byte
No
N/A
11
一旦 W6-4 位被设置，所有随后的“四口输入输出快速读”、QPI 模式下“带回绕模式快速读”
命令采用 W6-4 配置访问任何页内特定的 8/16/32/64 字节范围。为了退出回绕模式，回到正常读
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
35
操作状态，需要输入设置回绕读命令（77h）把 W4 设置为 1。上电后 W4 被初始化为 1.
CS#
0
1
2
3
4
5
6
8
7
9
10
11
12
13
14
15
Instruction (77h)
don’t
care
X
X
X
X
DQ1
X
X
X
X
DQ2
X
X
X
DQ3
X
X
X
5
6
don’t
care
X
Wrap
Bit
X
W4
X
X
X
W5
X
X
X
X
W6
X
X
X
X
X
X
CS#
Mode 3
0
1
2
4
3
7
8
9
Mode 0
77h
don’t
care
Wrap
bits
W4
X
，
不
DQ3
don’t
care
得
don’t
care
DQ0
DQ2
Mode 3
Mode 0
Instruction
DQ1
外
don’t
care
DQ0
CLK
Mode 3
Mode 0
Mode 0
传
Mode 3
CLK
X
X
X
X
X
X
X
X
X
X
X
X
W5
X
X
X
X
X
X
X
W6
X
X
X
X
X
X
X
X
X
资
料
图 4-46 设置回绕读命令时序图，上图为 SPI 模式，下图为 QPI 模式
4.1.7.30. 使能复位（66h）和复位（99h）
专
供
当芯片执行复位命令后，当前进行的任何操作都被终止，芯片返回上电后的默认状态，所有
当前的挥发设置位都会丢失，如临时写入的状态寄存器数据，WEL，SUS，读参数设置(P7-P0)，
连续读模式位(M7-M0)以及回绕设置位(W6-W4)。
在 SPI 模式或 QPI 模式下，都可以使用复位使能命令(66h)和复位命令(99h)。为防止意外的复
位，这两条命令需要按顺序发出，如果命令序列不满足先送复位使能命令(66h)再紧接着送复位命
令(99h)的顺序，则复位使能状态会被清除。一旦复位命令被接受，芯片需要大约 tRST=200us 的
时间进行复位，在此期间不再接受任何命令。
如果发送复位命令时芯片内部正在执行擦写算法或处于擦除/编程挂起，则可能会破坏数据。
因此建议在发送复位命令序列之前先检查 WIP 及 SUS 位。
软复位的应用注意事项，参考 9.1 章节。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
36
/CS
模式 3
CLK
0
1
2
3
4
5
6
7
模式 0
模式 3
0
1
2
3
4
5
6
7
模式 3
模式 0
模式 0
命令 (66h)
命令(99h)
DI
(DQ0)
高阻
D0
(DQ1)
传
图 4-47 复位使能命令及复位命令序列时序图(SPI 模式)
/CS
模式 3
CLK
0
1
模式 3
0
1
命令99h
外
命令66h
模式 3
模式 0
模式 0
模式 0
DQ0
得
DQ1
DQ2
，
不
DQ3
图 4-48 复位使能命令及复位命令序列时序图(QPI 模式)
4.1.8. 上电时序
表 4-11 上电时序及写禁止电压
符号
资
料
VCC(min) to CS# low
允许发送写指令的时延
写禁止电压
最小
200
0.4
1
最大
单位
2.5
µs
ms
V
专
供
tVSL
tPUW
VWI
参数
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
37
VCC
VCC (最大)
CS# 必须跟随VCC
VCC (最小)
器件可以访问
tVSL
复位状态
Vwl
外
传
tPUW
4.2. 引出端管脚定义
4.2.1. CSOP16/CSOP16-L 封装
得
图 4-49 上电时序图
1
16
VCC
2
15
CLK
NC
3
4
14
13
5
12
NC
NC
6
7
8
11
NC
，
不
HOLD#(DQ3)
NC
NC
NC
资
料
CS#
DO(DQ1)
10
9
DI(DQ0)
NC
VSS
WP#(DQ2)
图 4-50 芯片引脚示意图
表 4-12 引出端管脚定义
序号
引脚名称
I/O
引脚功能
HOLD#（DQ3）
I
保持(数据输出输出端口 DQ3)
2
VCC
I
电源
7
CS#
I
片选使能
8
DO（DQ1）
O
串行数据输出(数据输出输出端口 DQ1)
9
WP#（DQ2）
I
写保护输入(数据输出输出端口 DQ2)
10
VSS
I
片选使能地
15
DI（DQ0）
I
串行数据输入(数据输出输出端口 DQ0)
16
CLK
I
串行时钟输入
其他
NC
-
无连接
专
供
1
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
38
4.2.2. CSOP8/SOP8 封装
CS#
DO(DQ1)
WP#(DQ2)
VSS
1
2
8
7
VCC
3
4
6
5
CLK
HOLD#/RESET#(DQ3)
DI(DQ0)
图 4-51 芯片引脚示意图
表 4-13 引出端管脚定义
端口
引脚功能
1
CS#
输入
片选使能
2
DO
输入输出
数据输出（输入输出 DQ1）
3
WP#
输入输出
写保护输入（输入输出 DQ2）
4
VSS
-
低
5
DI
输入输出
数据输入（输入输出 DQ0）
6
CLK
输入
串行时钟输入
7
HOLD#
输入输出
保持（输入输出 DQ3）
8
VCC
-
电源
得
外
传
引脚名称
，
不
序号
5
性能指标
极限额定参数
资
料
4.3. 替代产品的国别、公司和产品型号
本产品由本司独立生产，可替代 N25Q128A 的 SOP16、SOP8（208mil）封装的产品。
表 5-1 极限额定参数表
供
工作温度
存储温度
电源电压（VCC）
-55℃～+125℃
-65℃～+150℃
-0.2V～+4.0V
专
*注：如果外加条件超过“极限额定参数”的额定值，可能会对芯片造成永久性的破坏。
电特性
特
性
符号
输入漏电流
输出漏电流
待机电流
深度下电电流
ILI
ILO
ICC1
ICC2
读电流
ICC3
页写电流
WRSR写电流
扇区擦除电流
ICC4
ICC5
ICC6
表 5-2 电特性表
条件
VCC=3.6V
VCC=3.6V
CS#=VCC ，VCC=3.6V，VIN=VCC
CS#=VCC ，VCC=3.6V，VIN=VCC
单口
VCC=3.6V，
CLK=0.1VCC/0.9VCC
双口
DO 断开
四口
VCC=3.6V，CS#=VCC
VCC=3.6V，CS#=VCC
VCC=3.6V，CS#=VCC
极限值
最小
—
—
—
—
—
—
—
—
—
—
最大
±2
±2
100
20
20
30
50
20
20
20
单位
μA
μA
μA
μA
mA
mA
mA
mA
mA
mA
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
39
CIN
输出电容
COUT
tWHSL
见图 6-3
tSHWL
见图 6-3
FR
最高工作频率 2
FC
时钟高电平宽度
时钟低电平宽度
CS#有效建立时间
CS#有效保持时间
CS#无效建立时间
CS#无效保持时间
CS#高电平宽度
输出不使能时间
输出保持时间
输入建立时间
输入保持时间
从CLK到输出有效
CS#为低前的写保
护建立时间
CS#为低前的写保
护保持时间
tCH
tCL
20
0.3VCC
VCC+0.2
0.4
—
mA
V
V
V
V
—
20
pF
—
20
pF
—
33
MHz
—
50
MHz
9
9
5
5
5
5
100
—
0
5
5
—
—
—
—
—
—
—
—
15
—
—
—
15
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
20
—
ns
100
—
ns
—
15
ms
—
5
ms
，
不
tSLCH
tCHSH
tSHCH
tCHSL
tSHSL
tSHQZ
tCLQX
tDVCH
tCHDX
tCLQV
最高工作频率1
—
-0.5
0.8VCC
—
VCC-0.2
tW
—
页写时间
tPP
—
扇区擦除时间
tSE
—
—
3
s
全芯片擦除时间
tCE
—
—
250
s
tCLQX
tCLQV
tCLQX
专
I/O
输出
供
CLK
资
料
写状态寄存器时间
CS#
传
输入电容
VCC=3.6V，CS#=VCC
—
—
VCC=3.0V，IOL=1.6mA
VCC=3.0V，IOH= -100μA
f=1.0MHz，幅值 100mV，
不带电测试
f=1.0MHz，幅值 100mV，
不带电测试
普通读命令、双口读、四口读、
QPI 模式
快速读、页编程、扇区擦除、全芯
片擦除、深度下电/恢复、写使能、
写禁止、读 SR、写 SR
见图 6-1
见图 6-1
见图 6-2
见图 6-2
见图 6-2
见图 6-2
见图 6-2
见图 6-1
见图 6-1
见图 6-2
见图 6-2
见图 6-1
外
ICC7
VIL
VIH
VOL
VOH
得
全芯片擦除电流
输入低电平电压
输入高电平电压
输出低电平电压
输出高电平电压
tCH
tCLQV
tSHQZ
tCL
高位输出
低位输出
图 5-1 串行
输出时序图
tSHSL
CS#
tCHSL
tCHSH
tSLCH
tSHCH
CLK
tDVCH
I/O
输入
tCHDX
低位输入
图 5-2 输入
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
40
时序图
WP#
tWHSL
tSHWL
CS#
模式 3
CLK
0
1
2
3
4
5
6
8
7
9
10
11
12
13
14
15
1
0
模式 0
命令(01h)
状态寄存器数据输入
DI
7
6
5
4
3
2
传
«
高阻
D0
外
«=最高位
6
封装信息
资
料
，
不
得
护时序图
图 5-3 写保
专
供
6.1. CSOP16/CSOP16-L
产品封装如下图所示。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
41
传
外
得
，
不
公称
—
—
—
—
—
—
—
1.27
—
—
—
—
—
最大
2.80
0.30
2.50
0.47
0.25
7.60
10.60
—
21.45
10.65
7.00
0.90
5.05
CSOP16/C
SOP16-L 封
装外形图
6.2. CSOP8
专
供
资
料
最小
2.00
0.00
2.00
0.37
0.15
7.30
10.30
—
20.45
长管脚
HE
10.15
短管脚
L
6.50
长管脚
Lp
0.50
短管脚
W
4.35
注：LP 适用于 CSOP16，L 适用于 CSOP16-L。
A
A1
A2
b
c
E
D
e
图 6-1
值
数
尺寸符号
单位：毫米
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
42
传
外
得
，
不
数
图 6-2 CSOP8封
值
最小
—
0.00
1.77
0.38
0.10
5.43
6.66
公称
—
—
—
—
—
—
—
最大
2.56
0.23
2.33
0.48
0.20
5.83
7.06
e
HE
Lp
—
7.75
0.68
1.27
—
—
—
8.25
1.18
专
供
A
A1
A2
b
c
D
E
资
料
尺寸符号
单位：毫米
装外形图（单位：
毫米）
6.3. SOP8(2
08mil)
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
43
传
外
得
数
值
最小
– –
0.050
0.350
0.100
5.130
5.180
7.700
最大
2.100
0.250
0.500
0.250
5.330
5.380
8.100
1.270(BSC)
0.500
0°
0.850
8°
专
供
资
料
A
A1
b
c
D
E1
E
e
L
θ
，
不
尺寸符号
单位：毫米
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
44
7
订购信息和打印标识
7.1. 订购信息
J FM 25F 128A
EXX
质量等级
传
E = 塑封宽温产品
J = 陶封B级或宽温产品
公司前缀
外
FM = 上海复旦集团股份有限公司
25F =3.0~3.6V SPI NOR FLASH，支持四口模式
，
不
产品容量
得
产品系列
128A = 128M位
封装形式
专
供
资
料
E8 = 陶瓷CSOP8 - 兼容SOP8（208mil）
E16 = 陶瓷CSOP16 - 兼容SOP16（300mil）
无后缀 = JFM前缀为B级CSOP16 - SOP16（300mil）
EFM前缀为塑封SOP8（208mil）
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
45
7.2. 打印标识
得
外
传
7.2.1. JFM25F128A（B 级）
（1） B 表示 B 级、SO 表示封装类型、C 表示引线镀涂；
（2） 表示静电标识；
专
供
资
料
7.2.2. JFM25F128A-E16
，
不
（3） XX 表示封装年份、YY 表示封装周号、W 表示封装供方代号。
（1） SO 表示封装类型、C 表示引线镀涂；
（2） 表示静电标识；
（3） XX 表示封装年份、YY 表示封装周号、W 表示封装供方代号。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
46
外
传
7.2.3. JFM25F128A-E8
（1） SO 表示封装类型、C 表示引线镀涂；
（2） 表示静电标识；
得
（3） XX 表示封装年份、YY 表示封装周号、W 表示封装供方代号。
EFM25F128A
YYWWALHM
，
不
7.2.4. EFM25F128A
湿敏等级
资
料
空白=湿敏等级3
环保等级
G = RoHS Compliant, Halogen-free, Antimony-free
封装批号
封装工厂代码
封装年份
典型应用线路图
专
8
供
封装周次
以下给出本产品的一个典型应用原理图：
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
47
传
外
图 8-1 典型应用图
9
使用注意事项
，
不
得
图中省略了 JFM25F128A 的 NC 管脚。
CS#为芯片使能信号，CLK 为时钟信号，DI 为串行输入，DO 为串行输出。
标准 SPI 接口各管脚（CS#、DO、DI、CLK）上拉电阻推荐范围 1KΩ～100KΩ。上拉电阻的阻
值越小抗干扰能力越强，但系统动态功耗会增大，实际应用中应按需求确定阻值。当 MCU 内部有
上拉电阻且系统对抗干扰要求不是很高时，此处上拉电阻也可省略。对于四口应用，有 MCU 控制
WP#、HOLD#管脚作为数据输入输出。
供
资
料
9.1. 上电流程建议
基于可靠性应用考虑，提高芯片的上电可靠性，建议客户上电流程方案如下：
在上电后，通过读 ID 命令（9FH）检查 ID 是否符合手册要求，如果 ID 检查失败，启动软复
位命令（66h+99h），重新对芯片进行复位，等 tPUW 后读 ID 命令检查。
9.2. 四口模式说明
芯片在上电后默认支持四口模式，可通过 38H 命令进入 QPI 模式。在应用四口模式前建议先
检查状态寄存器 S9 位（QE 位）状态，要求 QE=1。通过写状态寄存器命令可以改写，参见 4.1.8.7
章节。
专
9.3. WP#、HOLD#管脚功能说明
芯片在上电后默认支持四口模式，不支持 WP 保护、HOLD 功能。如应用需要启动相应功能，
需确保 QE 位（状态寄存器 S9 位）为 0。 通过写状态寄存器命令可以改写，参见 4.1.8.7 章节。
9.4. 擦写可靠性建议
芯片 Flash 阵列采用连续 8 扇区共阱的方式排列，即根据地址 A分为 32 个 Group，每
个 Group 包含 8 个扇区（有效地址为 A）。
芯片的擦除、编程操作对于同 Group 的其他扇区存在干扰效应，影响数据的可靠性。
为了提高数据存储的可靠性，建议只读的数据和频繁擦写的数据不要放置同一个 Group 内。
如果必须把只读的数据和频繁擦写的数据放置同一个 Group 对，建议 Group 内所有扇区的累计擦
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
48
写次数不超过 1 万次，超过 1 万次后需刷新只读数据（重新擦除、写入数据）。
传
9.5. 编程、擦除操作建议
芯片编程、擦除过程中无法接受除读 SR、软复位以外的其他指令，用户在编程、擦除操作时，
需确认操作结束后才能执行后续指令。
必须使用读状态寄存器（WIP 位）的查询方式确认操作是否进行、结束。当执行命令后，读
状态寄存器擦，确认 WIP=1 时，说明命令已经执行（要求第一次查询需在 CS#片选信号拉高后
4us 内完成）；继续对状态寄存器 WIP=0 时，说明操作已经结束。
编程、擦除操作结束后，回读数据确认操作是否正确。
建议流程如下：
外
START
WIP=0？
N
Y
，
不
执行
编程、擦除指令
得
读SR查询WIP位
CS#拉高后，
读SR查询WIP位
资
料
WIP
1->0?
N
Y
供
回读数据确认
Finish
图 9-1 编程、擦除的建议操作流程
专
9.6. 数据可靠性建议
由于器件内部没有采用 ECC 纠错，考虑到 NOR FLASH 可能用于长期存储数据或程序的应用
场景，建议采用双备份或外部 ECC 纠错方式，提高可靠性。
9.7. 湿敏器件应用注意事项
由于 EFM25F128A 是湿敏塑封器件，因此应参照相应等级湿敏器件的操作要求进行。比如等
级为 MSL3 的器件在拆除包装后超过 168 小时再上板，要在上板前进行 125+5/-0℃下烘烤 24 小时
后再上板。
9.8. 绝对最大额定值
电源电压（VCC）…………………………………………………-0.2V～4.0V
其他管脚电压…………………………………………………-0.5V～（VCC+0.2）V
引线耐焊接温度（Th）（10s）………………………………………245℃（10s）
贮存温度(Tstg)…………………………………………………-65℃～150℃
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
49
专
供
资
料
，
不
得
外
传
9.9. 使用操作规程
本产品属于 CMOS 集成电路。所有 MOS 集成电路都有可能遭受静电损害（ESD）。由于
CMOS 电路的输入阻抗很高，而输人电容又很小，当不太强的静电加在栅极上时，其电场强度将
超过 105V/cm。这样强的电场极易造成栅极击穿，导致永久性损坏。因此防止静电对保护 CMOS
集成电路是很重要的，要求在使用时注意以下几点:
使用操作规程：
a、人体能感应出几十伏的交流电压，人衣服的摩擦也会产生上千伏的静电，故尽量不要用手接触
CMOS 电路的引脚。
b、焊接时宜使用 20W 内热式电烙铁，电烙铁外壳应接地。为安全起见，也可先拔下电烙铁插头，
利用电烙铁余热进行焊接。焊接的时间不要超过 5 秒。
c、长期不便用的 CMOS 集成电路，应用锡纸将全部引脚短路后包装存放，待使用时再拆除包装。
d、更换集成电路时应先切断电源。
e、所有不使用的输大端不能悬空，应按工作性能的要求接电源或接地。
f、使用的仪器及工具应良好地接地。
电源极性不得接反，否则将会导致 CMOS 集成电路损坏。使用 IC 插座时，集成电路引脚的
顺序不得插反。
CMOS 集成电路输出端不允许短路，包括不允许对电源和对地短接。
在 CMOS 集成电路尚未接通电源时，不允许将输入信号加到电路的输入端，必须在加电源的
情况下再接通外信号电源，断开时应先关断外信号电源。
接线时，外围元件应尽量靠近所连引脚，引线应尽量短捷。避免使用平行的长引线，以防引
人较大的分布电容形成振荡。
9.10. 安全保护装置
所有 CMOS 和 NMOS 集成电路应当放置在接地良好的工作台上，鉴于工作人员也能对工作
台产出静电放电，所以工作人员在操作器件之前自身必须先接地，为此建议工作人员要用牢固的
导电带将手腕或肘部与工作台表面连接良好。
冷冻室要用二氧化碳制冷，并且要放置隔板，而器件必须放在导电材料的容器内。
需要扳直外引线和用手工焊接时，要采用手腕接地的措施，焊料罐也要接地。
波峰焊时要采用下面措施：
a 、波峰焊机的焊料罐和传送带系统必须接真地。
b 、工作台采用导电的顶盖遮盖，要接真地。
c 、工作人员必须按照预防准则执行。
d 、完成的工件要放到抗静电容器中，优先送到下一道工序去。
清洗印刷电路板要采用下列措施：
a 、蒸气去油剂和篮筐必须接真地，工作人员同样要接地。
b 、不准使用刷子和喷雾器清洗印数电路板。
c 、从清洗篮中拿出来的工件要立即放入蒸汽去油剂中。
d 、只有在工件接地良好或在工件上采用静电消除器后才允许使用高速空气和溶剂。
必须有生产线监督者的允许才能使用静电监测仪。
在通电状态时不准插入或拔出集成电路，绝对应当按下列程序操作：
a 、插上集成电路或印刷电路板后才通电。
b 、断电后才能拔出集成电路或印刷电路板。
操作人员使用棉织品手套而不要用尼龙手套或橡胶手套。
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
50
资
料
，
不
得
外
传
在工作区，禁止使用地毯。
除非绝对必要外，都不准工作人员触摸 CMOS 或 NMOS 器件的引线端子。
9.11. 运输与储存
尼龙或其它易产生静电的材料不允许与 CMOS 和 NMOS 集成电路接触。
所有 CMOS 和 NMOS 集成电路的储存和运输过程必须采用抗静电材料做成的容器，而不
能按常规将器件插入塑料或放在普通塑料的托盘内，直到准备使用时才能从抗静电材料容器中取
出来。
在自动化操作过程中，由于器件的运动，传送带的运动和印刷电路板的运动可能会产生很高
的静电压，因此要在车间内使用电离空气鼓风机和增湿机使室内相对湿度在 35% 以上，凡是能
和集成电路接触的设备的顶盖、底部、侧面部分均要采用接地的金属或其它导电材料。
9.12. 开箱与检查
开箱前请勿必确定下列事项
a. 本公司为了环保特别使用回收纸箱包装
b. 本电路采用合适导管包装，或者采用小型防静电材料盒包装
c. 先将填充物取出，再将承托电路的包装小心移出
d. 注意任何会导致损坏之外物
检查下列物件是否齐全
a. 电路及外部包装盒（管）
b. 合格证
c. 产品质量说明书
9.13. 质量保证和售后服务
本产品售出两年内，如果用户在电路焊接前经测试发现失效，公司提供免费调换。两年后公
司不负责调换。
接到用户有关产品质量问题投诉，公司于 24 小时内提供反应。
10 常规故障及处理方法
电路出现故障，一般采用替换处理。
11 研制生产单位
专
供
邮政编码：200433
通讯地址：上海市杨浦区国泰路 127 号 4 号楼
联系电话：13917396191
传真：021-65659115
网址：www.fmsh.com
联 系 人：王建峰
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
51
12 版本
日期
页数
描述
1.0
2.0
2017.8
2018.3
55
56
3.0
2018.5
55
4.0
2019.7
57
5.0
2021.5
57
5.1
2021.11
52
初稿
增加注意事项，章节 9.1、9.2
1.增加注意事项，章节 9.3~9.5
2.修正特性描述笔误
1. 更新产品特性
2. 更新 ID 表
3. 增加 4K 扇区命令支持
4. 更新产品实物图
5. 增加长管脚封装尺寸标注
6. 增加短管脚封装尺寸图
7. 增加管脚二次成型图
1. 增加 EFM25F128A、JFM25F128A-E8、
JFM25F128A-E16 相关质量等级、封装、标识等信息
2. 增加章节 9.6 数据可靠性建议
3. 增加章节 9.7 湿敏器件应用注意事项
4. 删除二次成型相关说明
1. 修改 CSOP16 封装的个别尺寸公差，包括 A、A2、c、
Lp，增加用于长管脚封装的 L 标识
专
供
资
料
，
不
得
外
传
版本
技术手册
128M bit 串行 FLASH 存储器
版本 5.1
52
工商网监
湘ICP备2023018690号
