CA-IS3105W

CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 0.65W，5KVRMS 耐压的全集成隔离 DC-DC 转换器 1 产品特性 • 集成高效率的 DC-DC 转换器和片上变压器 ▪ 内置软启电路来防止浪涌电流和输出过冲 ▪ 过载和短路保护功能 ▪ 过热关断保护功能 宽输入电压范围：4.5 V ~ 5.5 V 输出电压可选： ▪ 3.3V、5.0V、3.7V、5.4V ▪ 支持在输出端接 LDO 输出典型功率：650mW(5V/130mA) 宽工作温度范围：-40 °C ~ 125 °C 优异的隔离性能： ▪ UL 1577 标准下，长达 1 分钟的 5KVRMS 隔离耐 压 ▪ 符合 DIN V VDE V 0884-11:2017-01 标准的 7071VPK VIOTM 和 849VPK VIORM ▪ IEC 60950、 IEC 60601 和 EN 61010 认证 – CQC、 TUV 和 CSA 认证 ▪ 高 CMTI：±150 kV/µS（典型） ▪ 隔离栅寿命：>40 年 符合 RoHS 标准封装 ▪ SOIC16-WB • • • • • • 2 应用 • • • • • 工业自动化控制系统 电机控制 医疗设备 电网基础设备 测试和测量仪器 3 概述 650mW 功率到副边输出。该芯片采用特有控制架构， 能够快速响应负载变化，并且精确调节输出电压。CAIS3105W 的出现可替代传统分立器件组建的隔离电源方 案。该方案物理尺寸更小，且能够实现完全隔离。 CA-IS3105W 集成软启动、短路保护、过温保护等多种 保护功能以更好地增强系统的可靠性。CA-IS3105W 具 有 EN 使能管脚，当 EN 为低电时，输出电压为零，此 时电源仅有微安级待机输入电流。 可通过管脚 SEL 选择 4 种输出电压，分别为 5V、3.3V、 5.4V、3.7V，支持输出端接 LDO，以方便用户不同的电 压需求。CA-IS3105W 器件采用 16 脚宽体 SOIC 封装，绝 缘耐压高达 5 kVRMS。 器件信息 零件号 CA-IS3105W 封装 SOIC16-WB(W) 封装尺寸（标称值） 10.30 mm × 7.50 mm 简化结构图 VINP Secondary Side Control Primary Side Control VISO Isolation Barrier GNDP GNDS CA-IS3105W 是一款支持 5KVRMS 隔离耐压的 DC-DC 转换 器芯片，集成片上变压器，能够高效率传输大于 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 1 CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 目录 1 2 3 4 5 6 产品特性 ............................................................ 1 应用 .................................................................... 1 概述 .................................................................... 1 修订历史 ............................................................ 2 引脚功能描述 ..................................................... 3 产品规格 ............................................................ 4 6.1 6.2 6.3 6.4 6.5 6.6 6.7 6.8 6.9 绝对最大额定值 1,2 ............................................ 4 ESD 额定值 ......................................................... 4 推荐工作条件..................................................... 4 热量信息............................................................. 5 额定功率............................................................. 5 隔离特性............................................................. 6 安全相关认证..................................................... 7 电气特性............................................................. 8 潮敏等级............................................................. 8 7 典型波形和曲线图 ............................................. 9 4 修订历史 修订版本号 Version 1.00 Version 1.01 Version 1.02 2 7.1 7.2 7.3 7.4 7.5 7.6 8 详细说明 .......................................................... 14 8.1 8.2 9 10 11 12 13 14 修订内容 N/A 更新 POD 和编带信息 修改 SEL 电压设定描述 软启动和输出短路恢复波形 ............................ 9 输出电压纹波以及动态特性 .......................... 10 输出电压随负载电流和输入电压的变化....... 11 静效率随负载电流以及表面温度的变化....... 13 静态电流 IVIN_SD 随输入电压的变化 ................ 13 输出电流降额曲线 .......................................... 13 工作原理 .......................................................... 14 功能框图 .......................................................... 14 典型应用 .......................................................... 15 PCB 布板建议 ................................................... 15 封装信息 .......................................................... 16 焊接信息 .......................................................... 17 编带信息 .......................................................... 18 重要声明 .......................................................... 19 修订时间 2022.12.19 2023.09.18 页码 N/A 16, 18 8 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 5 引脚功能描述 EN 1 16 GNDS GNDP 2 15 GNDS VINP 3 14 VISO NC 4 SOIC16-WB 13 SEL NC 5 Top view 12 NC 11 NC CA-IS3105W (Not to Scale) NC 6 NC 7 10 NC NC 8 9 GNDS 图 5- 1 CA-IS3105W 顶部视图 表 5- 1 CA-IS3105W 引脚功能描述 引脚名称 EN GNDP 引脚编号 1 2 类型 输入 地 VINP 3 电源 4 5 6 7 8 9 10 11 12 地 - SEL 13 输入 VISO 14 电源 GNDS GNDS 15 16 地 地 NC1 GNDS NC 1. 描述 使能管脚。接高电平，使能芯片；接低电平，关断芯片。 原边侧接地管脚。将原边的去耦电容连接在 VINP 和该管脚。 原边侧输入电源管脚。将 10µF 和 0.1µF 的陶瓷电容接至 VINP 和 PIN2 之 间，电容的摆放位置要尽量靠近芯片管脚。 无连接。原边电压域，在 PCB 板上连接至 GNDP。 副边地管脚。 无连接。副边电压域，在 PCB 板上连接至 GNDS。 VISO 输出电压选择管脚。SEL 接至 VISO，VISO 输出 5V；SEL 通过 100K 电 阻接至 VISO，VISO 输出 5.4V；SEL 接至 GNDS，VISO 输出 3.3V；SEL 通过 100K 电阻接至 GNDS，VISO 输出 3.7V。 隔离电压输出管脚。将 10µF 和 0.1µF 的陶瓷电容接至 VISO 和 PIN15 之 间，电容的摆放位置要尽量靠近芯片管脚。 副边地管脚，将副边的去耦电容连接在 VISO 和该管脚之间。 副边地管脚。 NC 引脚没有内部连接，它们可以浮空、或连接到相应的“地”。 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 3 CA-IS3105W Version 1.02, 2023/09/18 6 产品规格 上海川土微电子有限公司 参数 最小值 最大值 -0.5 6.0 VINP 电源电压 -0.5 6.0 VISO 隔离电源输出电压 EN EN 输入电压 -0.5 VINP+0.33 -0.5 VISO+0.3 SEL SEL 输入电压 -40 150 TJ 结温 -65 150 TSTG 存储温度 备注: 1．等于或超出上述绝对最大额定值可能会导致产品永久性损坏，长期在超出最大额定值条件下工作会影响产品的可靠性。 2．除差分 I / O 总线电压以外的所有电压值，均相对于本地接地端子（GNDP 或 GNDS），并且是峰值电压值。 3．最大电压不得超过 6 V。 VESD 静电放电 人体模型 (HBM)，根据 ANSI/ESDA/JEDEC JS-001，所有引脚 组件充电模式(CDM)，根据 JEDEC specification JESD22-C101，所有引脚 2 1 单位 V V V V °C °C 数值 单位 ±3000 ±2000 V 备注: 1．JEDEC 文件 JEP155 规定 500 V HBM 可通过标准 ESD 控制过程实现安全制造。 2．JEDEC 文件 JEP157 规定 250 V CDM 允许使用标准 ESD 控制过程进行安全制造。 参数 VINP VEN VISO VSEL TA TJ 4 电源电压 EN 输入电压 隔离输出电源电压 SEL 输入电压 环境温度 结温度 最小值 4.5 0 0 0 -40 -40 典型值 5 最大值 5.5 5.5 5.7 5.7 125 150 单位 V V V V °C °C Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 CA-IS3105W SOIC16-WB(W) 73.8 热量表 RθJA IC 结至环境的热阻 参数 PD 最大输入功率 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 测试条件 VINP=5.5V，VISO=5.4V，负载电流 130mA 最小值 典型值 1.27W 单位 °C/W 最大值 1.4 单位 W 5 CA-IS3105W Version 1.02, 2023/09/18 参数 CLR CPG DTI CTI 外部气隙（间隙）1 外部爬电距离 1 隔离距离 相对漏电指数 材料组 IEC 60664-1 过压类别 DIN V VDE V 0884-11:2017-012 VIORM 最大重复峰值隔离电压 VIOWM 最大工作隔离电压 VIOTM 最大瞬态隔离电压 VIOSM 最大浪涌隔离电压 3 qpd 表征电荷 4 CIO 栅电容，输入到输出 5 RIO 绝缘电阻 5 上海川土微电子有限公司 数值 W 8 8 21 >400 I I-IV I-IV I-III 测试条件 测量输入端至输出端，隔空最短距离 测量输入端至输出端，沿壳体最短距离 最小内部间隙（内部距离) DIN EN 60112 (VDE 0303-11)； IEC 60112 依据 IEC 60664-1 额定市电电压≤ 300 VRMS 额定市电电压≤ 400 VRMS 额定市电电压 ≤ 600 VRMS 交流电压(双极) 交流电压；时间相关的介质击穿 (TDDB) 测试 直流电压 VTEST = VIOTM, t = 60 s (认证); VTEST = 1.2 × VIOTM, t= 1 s (100% 产品测试) 测试方法 依据 IEC 60065，1.2/50 μs 波形， VTEST = 1.6 × VIOSM (生产测试) 方法 a，输入/输出安全测试子类 2/3 后， Vini = VIOTM，tini = 60 s; Vpd(m) = 1.2 × VIORM，tm = 10 s 方法 a，环境测试子类 1 后， Vini = VIOTM，tini = 60 s; Vpd(m) = 1.6 × VIORM，tm = 10 s 方法 b1，常规测试 (100% 生产测试) 和前期预处理(抽 样测试) Vini = 1.2 × VIOTM，tini = 1 s; Vpd(m) = 1.875 × VIORM，tm = 1 s VIO = 0.4 × sin (2πft)，f = 1 MHz VIO = 500 V，TA = 25°C VIO = 500 V，100°C ≤ TA ≤ 125°C VIO = 500 V at TS = 150°C 污染度 单位 mm mm μm V 849 600 849 VPK VRMS VDC 7070 VPK 6250 VPK ≤5 ≤5 pC ≤5 3.5 >1012 >1011 >109 2 pF 5000 VRMS Ω UL 1577 VISO 最大隔离电压 VTEST = VISO ，t = 60 s (认证) VTEST = 1.2 × VISO ，t = 1 s (100%生产测试) 备注: 1. 根据应用的特定设备隔离标准应用爬电距离和间隙要求。注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离 器的安装焊盘不会缩短该距离。在某些情况下印刷电路板上的爬电距离和间隙相等。在印刷电路板上插入凹槽的技术有助于提高 这些指标。 2. 该标准仅适用于安全等级内的安全电气绝缘。应通过适当的保护电路确保符合安全等级。 3. 测试在空气或油中进行，以确定隔离屏障的固有浪涌抗扰度。 4. 表征电荷是由局部放电引起的放电电荷(pd)。 5. 栅两侧的所有引脚连接在一起，形成双端子器件。 6 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 VDE(申请中) 根据 DIN V VDE V 088411:2017-01 认证 CSA(申请中) 根据 IEC60950-1，IEC 62368-1 和 IEC 60601-1 认证 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 UL(申请中) UL1577 器件认证程序认 证 CQC(申请中) 根据 GB4943.1-2011 认 证 TUV(申请中) 根据 EN61010-1:2010 (3rd Ed)和 EN 609501:2006/A2:2013 认证 7 CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 若无其他特殊说明，VINP=4.5V~5.5 V，TA = -40 to 125°C，SEL 管脚短路到 VISO 管脚，CVINP=CVISO=10µF。所有典型值的条 件为 TJ=25°C 和 VINP=5V。 参数 测试条件 最小值 典型值 最大值 单位 0.05 8.4 8.8 7.3 7.5 10 20 20 20 20 µA mA mA mA mA 42 100 mA 2.6 2.3 0.3 3.0 0.6 V V V 5 0.8 20 V V µA 5.0 5.4 3.3 3.7 5.35 5.78 3.53 3.96 65 100 55 100 2 5 2 5 1% 2% 1% 2% 输入供电 IVINP_SD IVINP_O EN 关断时输入静态电流 无负载时输入静态电流 IVINP_SC VISO 管脚发生短路时的输入电源 电流平均值 VUVLO+ 电源上升过程的欠压保护阈值 VUVLO电源下降过程的欠压保护阈值 VHYS(UVLO) 电源欠压保护阈值迟滞 逻辑管脚特性 VIH_EN EN 输入高电平 VIL_EN EN 输入低电平 IEN 输入漏电流 隔离 DC-DC 转换器 VISO 隔离输出电压 VISO(RIP) 输出隔离电压纹波（峰峰值） VISO(LINE) 直流线性调整率 EN=LOW，图 7- 27 EN=HIGH，SEL 短路到 VISO (5V 输出)，图 7- 28 EN=HIGH，SEL 通过 100K 接到 VISO (5.4V 输出) EN=HIGH，SEL 短路到 GNDS (3.3V 输出) EN=HIGH，SEL 通过 100K 接到 GNDS (3.7V 输出) VISO 脚短路到 GNDS 2.1 2 VINP=5V，VEN = 5V SEL 接至 VISO(5V 输出)，IISO=50mA SEL 通过 100KΩ 接至 VISO(5.4V 输出)，IISO=50mA SEL 接至 GNDS(3.3V 输出)，IISO=50mA SEL 通过 100KΩ 接至 GNDS(3.7V 输出)，IISO=50mA 20MHz 带宽，SEL 短路到 VISO (5V 输出)， IISO = 100 mA ,图 7- 9 20MHz 带宽，SEL 短路到 GNDS (3.3V 输出)， IISO = 100 mA ，图 7- 11 SEL 短路到 VISO (5V 输出)，IISO = 50 mA，VINP = 4.5 V to 5.5 V ，图 7- 21 SEL 短路到 GNDS (3.3V 输出)，IISO = 50 mA， VINP = 4.5 V to 5.5 V ，图 7- 23 4.65 5.02 3.07 3.44 mV mV/V SEL 短路到 VISO (5V 输出)，IISO = 0 to 130 VISO(LOAD) EFF CMTI 直流负载调整率 最大负载电流时的效率 共模瞬变抗扰度 动态负载过冲 SEL 短路到 GNDS (3.3V 输出)， IISO = 0 to 130 mA ， 图 7- 19 IISO = 130 mA，CLOAD = 0.1 μF || 10 μF;VISO=5V，图 7- 25，图 7- 26 IISO = 130 mA，CLOAD = 0.1 μF || 10 μF;VISO=3.3V， 图 7- 25，图 7- 26 55% 48% ±100 kV/µs ±150 80 100 1 VINP=5V，VISO=5.4V 瞬时过载功率 8 mA， 图 7- 17 GNDP VS GNDS 的斜率，VCM=1200VRMS 10%和 100%负载跳变，上升斜率 5A/us；测量两 种负载下输出电压的波峰的差值。图 7- 13，图 7- 14，图 7- 15，图 7- 16 V mV W 参数 标准 等级 潮敏等级 IPC/JEDEC J-STD-020D.1 MSL 3 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 7 典型波形和曲线图 2V/div 2V/div VINP 50mA/div VISO IISO 2V/div VINP 图 7- 1 VINP=5V，VISO=5V，软启动波形，IISO=130mA 50mA/div VISO IISO 2ms / div 2V/div 2ms / div 图 7- 2 VINP=5V，VISO=5.4V，软启动波形，IISO=130mA 2V/div 2V/div VINP 2V/div 50mA/div VISO IISO 图 7- 3 VINP=5V，VISO=3.3V，软启动波形，IISO=130mA VINP 2V/div 50mA/div VISO IISO 2ms / div 2V/div VINP 2ms / div 图 7- 4VINP=5V，VISO=3.7V，软启动波形，IISO=130mA VINP 2V/div 2V/div 2V/div VISO VISO IVINP 150mA/div 500ms / div 图 7- 5 VINP=5V，VISO=5V，输出短路恢复到 IISO=130mA Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 IVINP 150mA/div 500ms / div 图 7- 6 VINP=5V，VISO=5.4V，输出短路恢复到 IISO=130mA 9 CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 2V/div 2V/div 2V/div VINP VISO IVINP 150mA/div 500ms / div 图 7- 7 VINP=5V，VISO=3.3V，输出短路恢复到 IISO=130mA VISO 10mV/div 2V/div VINP VISO IVINP 150mA/div 500ms / div 图 7- 8 VINP=5V，VISO=3.7V，输出短路恢复到 IISO=130mA VISO 10mV/div 5us / div 5us / div 图 7- 9 VINP=5V，VISO=5V，IISO=130mA 图 7- 10 VINP=5V，VISO=5.4V，IISO=130mA VISO 纹波电压峰峰值：64mV VISO 纹波电压峰峰值：69mV VISO 10mV/div 5us / div VISO 10mV/div 5us / div 图 7- 11 VINP=5V，VISO=3.3V，IISO=130mA 图 7- 12 VINP=5V，VISO=3.7V，IISO=130mA VISO 纹波电压峰峰值：63mV VISO 纹波电压峰峰值：76mV 10 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 VISO 30mV/div VISO 30mV/div 130mA 130mA IISO 50mA/div 13mA 50mA/div 13mA IISO 100us / div 100us / div 图 7- 13 VINP=5V，VISO=5V，13mA/130mA 图 7- 14 VINP=5V，VISO=5.4V，13mA/130mA 13mA/130mA 时的 VISO 纹波电压波峰的差值：16mV 13mA/130mA 时的 VISO 纹波电压波峰的差值：17mV VISO 30mV/div 30mV/div VISO 130mA 130mA IISO 50mV/div 13mA 13mA IISO 50mA/div 100us / div 100us / div 图 7- 16 VINP=5V，VISO=3.7V，13mA/130mA 13mA/130mA 时的 VISO 纹波电压波峰的差值：15mV 13mA/130mA 时的 VISO 纹波电压波峰的差值：16mV 5.15 输出电压（V） 输出电压（V） 图 7- 15 VINP=5V，VISO=3.3V，13mA/130mA 5.10 5.05 5.00 4.95 5.50 5.45 5.40 5.35 VINP=5V,VISO=5V 4.90 4.85 5.55 0 10 20 30 40 50 60 70 80 90 100 110 120 130 VINP=5V,VISO=5.4V 5.30 5.25 0 10 20 30 40 50 60 70 80 90 100 110 120 130 负载电流（mA） 负载电流（mA） 图 7- 17 输出电压随负载电流的变化 图 7- 18 输出电压随负载电流的变化 VINP=5V，VISO=5V VINP=5V，VISO=5.4V Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 11 CA-IS3105W 上海川土微电子有限公司 3.45 输出电压（V） 输出电压（V） Version 1.02, 2023/09/18 3.40 3.35 3.30 3.25 3.15 3.80 3.75 3.70 3.65 VINP=5V,VISO=3.3V 3.20 3.85 VINP=5V,VISO=3.7V 3.60 3.55 0 10 20 30 40 50 60 70 80 90 100 110 120 130 0 10 20 30 40 50 60 70 80 90 100 110 120 130 负载电流（mA） 负载电流（mA） 图 7- 20 输出电压随负载电流的变化 VINP=5V，VISO=3.3V VINP=5V，VISO=3.7V 5.15 输出电压VISO（V） 输出电压VISO（V） 图 7- 19 输出电压随负载电流的变化 5.10 5.05 5.00 4.95 VISO=5V 4.90 4.85 5.55 5.50 5.45 5.40 5.35 VISO=5.4V 5.30 5.25 4.5 4.6 4.7 4.8 4.9 5.0 5.1 5.2 5.3 5.4 5.5 输入电压（V） 4.5 4.6 4.7 4.8 4.9 5.0 5.1 5.2 5.3 5.4 5.5 输入电压（V） VINP=4.5~5.5V，VISO =5V VINP=4.5~5.5V，VISO =5.4V 3.55 3.50 3.45 3.40 3.35 3.30 3.25 3.20 3.15 输出电压VISO（V） 图 7- 22 输出电压随输入电压的变化 输出电压（V） 图 7- 21 输出电压随输入电压的变化 VISO=3.3V 4.5 4.6 4.7 4.8 4.9 5.0 5.1 5.2 5.3 5.4 5.5 输入电压（V） 3.85 3.80 3.75 3.70 3.65 VISO=3.7V 3.60 3.55 4.5 4.6 4.7 4.8 4.9 5.0 5.1 5.2 5.3 5.4 5.5 输入电压（V） 图 7- 23 输出电压随输入电压的变化 图 7- 24 输出电压随输入电压的变化 VINP=4.5~5.5V，VISO =3.3V VINP=4.5~5.5V，VISO=3.7V 12 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 60% 效率 效率 60% 50% 40% 30% 20% VISO=5V VISO=5.4V VISO=3.3V VISO=3.7V 50% 40% 30% 20% 10 20 30 40 50 60 70 80 90 100 110 120 130 负载电流（mA） -40 -20 0 VISO=5V VISO=5.4V VISO=3.3V VISO=3.7V 20 40 60 80 VINP=5V，VISO=5V; VINP=5V，VISO=5.4V; VINP=5V，VISO =3.3V; VINP=5V，VISO=3.7V VINP=5V，VISO=5V; VINP=5V，VISO=5.4V; VINP=5V，VISO =3.3V; VINP=5V，VISO=3.7V 0.10 0.08 0.06 0.04 VISO=0V 0.00 4.5 4.6 4.7 4.8 4.9 5 5.1 5.2 5.3 5.4 5.5 输入电压（V） 输出电流（mA） 图 7- 27 EN 使能关断时，输入静态电流 IVIN_SD 随输入电 压的变化 VINP=4.5~5.5V，EN 管脚接 GNDP 140 120 100 80 60 40 20 0 静态输入电流IVIN_SD （mA） 图 7- 26 效率随芯片表面温度的变化 静态输入电流IVIN_SD （μA） 图 7- 25 效率随负载电流的变化 0.02 100 125 5.3 5.4 环境温度（℃） 15 10 5 0 VISO=5V 4.5 4.6 4.7 4.8 4.9 5 5.1 输入电压（V） 5.2 图 7- 28 EN 使能时，输入静态电流 IVIN_SD 随温度的变 化 VINP=4.5~5.5V，VISO=5V，EN 管脚接 VINP VISO=5V,VISO=5.4V,VISO=3.3V,VISO=3.7V -40 -20 0 20 40 60 85 105 125 145 环境温度（℃） 图 7- 29 输出电流降额曲线 VINP=4.5~5.5V Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 13 CA-IS3105W Version 1.02, 2023/09/18 8 上海川土微电子有限公司 详细说明 CA-IS3105W 是一款支持 5KVrms 隔离耐压的 DC-DC 转换器芯片，集成片上变压器，能够高效率传输大于 650mW 功 率到副边输出。CA-IS3105W 产品的功能框图如图 8- 1 所示。 该芯片采用特有的隔离控制架构，能够快速响应负载变化，并且精确调节输出电压。VINP 电源供电给一个振荡电 路，该电路将能量传输给一个高 Q 值的片上变压器，该变压器具有高效率和低辐射性能。根据 SEL 引脚的设置，传递 到副边的能量被调节成 3.3 V /5 V 或 3.7 V /5.4 V（通过 SEL 管脚来选择）的输出电压。副边(VISO)控制器将 PWM 控制信 号通过一个专用的隔离数据通道传递给原边，原边依据副边反馈的 PWM 信号调节传输能量。VINP 和 VISO 电源上都具 备带迟滞的欠压锁定(UVLO)保护，保证了系统在噪声条件下的良好性能。内置的软启动电路确保了不会出现浪涌电流 和输出电压过冲。 CA-IS3105W 内置短路保护功能。当输出电压 VISO 短路到地后，芯片进入 Hiccup 模式，表现为芯片输出每关闭一 段时间后再尝试软起动上电，不断循环，直到短路故障清除，输出自动软起动恢复正常。 TRANSFORMER VINP Power Control Rectifier ISOLATION BARRIER UVLO, Soft-Start Thermal Shutdown EN VISO Transformer Driver Frequency Control VFB UVLO, Soft-Start GNDP SEL Feedback Control VREF GNDS 图 8- 1 芯片工作模式 通过 EN 管脚可以控制输出端是否有电压，当 EN 为低电平时，输出为 0V；当 EN 为高电平时，通过 SEL 管脚的接 线方式，输出电压有 5V、3.3V、5.4V、3.7V 等 4 种选项。表 8- 1 输出电源真值表为 CA-IS3105W 输出电压真值表。 表 8- 1 输出电源真值表 EN SEL VISO HIGH 短接到 VISO 通过 100K 电阻接至 VISO 5.4V HIGH HIGH 5V 3.3V HIGH 短接到 GNDS 通过 100K 电阻接至 GNDS HIGH OPEN1 不支持 LOW X 0V 3.7V 1. 应用时不推荐把 SEL 管脚悬空。 14 Copyright © 2020, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS3105W Version 1.02, 2023/09/18 上海川土微电子有限公司 9 典型应用 CA-IS3105W 芯片只需要在外部接上适当的储能电容就可以工作，电容放置在尽可能靠近芯片管脚的位置。图 9- 1 显示了 CA-IS3105W 芯片的典型应用。 10μF 0.1 μF EN GNDS GNDP GNDS VINP VISO NC CA-IS3105W NC 0.1 μF 10μF SEL 100kΩ NC NC NC NC NC NC GNDS S1 S2 图 9- 1 CA-IS3105W 典型应用电路 10 PCB 布板建议