CH32V003J4M6

CH32V003 数据手册 V1.1 概述 CH32V003 系列是基于青稞 RISC-V2A 内核设计的工业级通用微控制器，在产品功能上支持 48MHz 系 统主频。该系列具有宽压、单线调试、低功耗、超小封装等特点。提供常用的外设功能，内置 1 组 DMA 控制器、1 组 10 位模数转换 ADC、1 组运放比较器、多组定时器、标准通讯接口如 USART、I2C、SPI 等。 产品额定工作电压为 3.3V 或 5V，工作温度范围为-40℃～85℃工业级。 产品特性 l l l l l - l l l - 内核 Core 青稞 32 位 RISC-V 内核，RV32EC 指令集 快速可编程中断控制器+硬件中断堆栈 支持 2 级中断嵌套 支持系统主频 48MHz 存储器 2KB 易失数据存储区 SRAM 16KB 程序存储区 CodeFlash 1920B 系统引导程序存储区 BootLoader 64B 系统非易失配置信息存储区 64B 用户自定义信息存储区 电源管理和低功耗 系统供电 VDD 额定:3.3V 或 5V 低功耗模式:睡眠、待机 系统时钟、复位 内嵌出厂调校的 24MHz 的 RC 振荡器 内嵌 128KHz 的 RC 振荡器 外部支持 4~25MHz 高速振荡器 上/下电复位、可编程电压监测器 1 组 1 路通用 DMA 控制器 7 个通道，支持环形缓冲区管理 支持 TIMx/ADC/USART/I2C/SPI 型号 CH32V003F4P6 闪存 SRAM 引脚数 1 组运放、比较器:连接 ADC 和 TIM2 1 组 10 位模数转换 ADC 模拟输入范围:0～VDD 8 路外部信号+2 路内部信号通道 支持外部延迟触发 多组定时器 1 个 16 位高级定时器，增加死区控制和紧急 刹车，提供用于电机控制的 PWM 互补输出 - 1 个 16 位通用定时器，提供输入捕获/输出比 较/PWM/脉冲计数及增量编码器输入 - 2 个看门狗定时器（独立和窗口型） - 系统时基定时器:32 位计数器 l 标准通讯接口 - 1 个 USART 接口 - 1 个 I2C 接口 - 1 个 SPI 接口 l GPIO 端口 - 3 组 GPIO 端口，18 个 I/O 口 - 映像 1 个外部中断 l 安全特性:64 位芯片唯一 ID l 调试模式:串行单线调试接口 l 封装形式:SOP、TSSOP、QFN 通用 高级 通用 系统 ADC 看门狗 SPI I/O 定时器 定时器 时钟源 通道数 I2C USART 封装 形式 TSSOP20 16K 2K 20 18 1 1 2 3 8 1 1 1 CH32V003A4M6 16K 2K 16 14 1 1 2 3 6 1 1 1 SOP16 CH32V003J4M6 16K 2K 8 6 1 1 2 3 6 1 1 1 SOP8 CH32V003F4U6 QFN20 CH32V003 数据手册 http://wch.cn 第 1 章 规格信息 1.1 系统架构 微控制器基于 RISC-V 指令集的青稞 V2A 设计，其架构中将内核、仲裁单元、DMA 模块、SRAM 存储 等部分通过多组总线实现交互。设计中集成通用 DMA 控制器以减轻 CPU 负担、提高访问效率，同时兼 有数据保护机制，时钟自动切换保护等措施增加了系统稳定性。下图是系列产品内部总体架构框图。 图 1-1 系统框图 RISC-V (V2A) 1-wire SDI SWIO RV32EC D-code Bus DMA 7 Channels Flash Memory MUX PFIC System Bus MUX VDD : 2.7V~5.5V VSS @VDD FLASH CTRL I-code Bus Reset & MUX & DIV SRAM SYSCLK HSI-RC *2 AHBCLK WWDG HSE GPIO IWDG_CLK PWR_CLK IWDG LSI-RC EXTI AIN0~AIN7 ETR、ETR2 ADC Amplify AHB Fmax = 50MHz EXTEN PWR I2C AFIO OPAPx OPANx (x=0,1) SCL, SDA Compare GPIOA PA1 ~ PA2 GPIOC PC0 ~ PC7 GPIOD PD0 ~ PD7 OPAO 4 channels, ETR TIM2 TIM1 RX, TX, CTS, RTS, CK USART SPI V1.1 4 channels 3 complementary Channels ETR, BIKN 2 MOSI,MISO,SCK, NSS OSC_IN OSC_OUT CH32V003 数据手册 http://wch.cn 1.2 存储器映射表 图 1-2 存储器地址映射 Reserved 0x5005 0400 Reserved 0x4002 3C00 0x4002 3800 EXTEND Reserved 0x4002 2400 0x4002 2000 0x4002 1400 0x4002 1000 Flash Interface Reserved RCC Reserved 0x4002 0400 0x4002 0000 DMA Reserved 0x4001 3C00 0x4001 3800 0x4001 3400 0x4001 3000 0x4001 2C00 0x4001 2800 0x4001 2400 0xFFFF FFFFF 0x4001 1800 0x4001 1400 0x1FFF FFFF 0x1FFF F840 0x1FFF F800 0x1FFF F7C0 0x1FFF F780 Reserved Reserved Option Bytes Vendor Bytes Reserved 0x4001 1000 0x4001 0C00 0xE010 0000 0xE000 0000 0x4001 0800 Core Private Peripherals 0x4001 0400 0x4001 0000 Reserved SPI TIM1 Reserved ADC Reserved Port D Port C Reserved Port A EXTI AFIO Reserved 0x4000 7400 System FLASH (BOOT_1920B) USART 0x4000 7000 PWR Reserved 0x1FFF F000 Reserved Reserved 0x4000 5800 0x0800 4000 0x4000 0000 Code FLASH 16KB 0x0800 0000 0x0000 0000 Aliased to Flash or system memory depending on software configuration Peripherals Reserved 0x2000 0800 0x2000 0000 2KB SRAM 0x4000 3000 0x4000 2C00 0x0000 0000 3 I2C Reserved 0x4000 3400 FLASH 4G线性地址空间 V1.1 0x4000 5400 IWDG WWDG Reserved 0x4000 0400 0x4000 0000 TIM2 CH32V003 数据手册 http://wch.cn 1.3 时钟树 系统中引入 3 组时钟源:内部高频 RC 振荡器（HSI） 、内部低频 RC 振荡器(LSI)、外接高频振荡器 (HSE)。其中，低频时钟源为独立看门狗提供了时钟基准。高频时钟源直接或者间接通过 2 倍频后输出 为系统总线时钟（SYSCLK） ，系统时钟再由各预分频器提供了 AHB 域外设控制时钟及采样或接口输出时 钟，部分模块工作需要由 PLL 时钟直接提供。 图 1-3 时钟树框图 to gpio(internal,to time) 128kHz LSI RC IWDGCLK to independent watchdog to pwr(low power clock source) RCC_CFGR0 OSC_IN OSC_OUT SW *2 4~25MHz HSE OSC SYSCLK to Flash(time base) /3 SW 24MHz HSI RC HSI CSS MCO[1:0] MCO HSI HSE PLLSRC to Flash（register） AHB prescaler /1,/2.../256 PLLCLK FCLK core free running clock to Core System Timer /8 HCLK 48MHz max to SRAM/DMA peripheral clock enable to AHB peripherals peripheral clock enable to TIM2 peripheral clock enable to TIM1 peripheral clock enable /2,/4,/6,/8,/12,/1 6…,/64,/96,/128 ADCPRE to IWDG peripheral clock enable V1.1 4 to ADC CH32V003 数据手册 http://wch.cn 1.4 功能概述 1.4.1 RISC-V2A 处理器 RISC-V2A 支持 RISC-V 指令集 EC 子集。处理器内部以模块化管理，包含快速可编程中断控制器 （PFIC） 、扩展指令支持等单元。总线与外部单元模块相连，实现外部功能模块和内核的交互。RV32EC 指令集，小端数据模式。 处理器以其极简指令集、多种工作模式、模块化定制扩展等特点可以灵活应用不同场景微控制器 设计，例如小面积低功耗嵌入式场景。 l 支持机器模式 l 快速可编程中断控制器（PFIC） l 2 级硬件中断堆栈 l 串行单线调试接口 l 自定义扩展指令 1.4.2 片上存储器 内置 2K 字节 SRAM 区，用于存放数据，掉电后数据丢失。 内置 16K 字节程序闪存存储区（Code FLASH） ，用于用户的应用程序和常量数据存储。 内置 1920 字节系统存储区（System FLASH） ，用于系统引导程序存储（厂家固化自举加载程序） 。 64 字节用于系统非易失配置信息存储区，64 字节用于用户选择字存储区。 支持 Boot 和用户代码互相跳转。 1.4.3 供电方案 VDD = 2.7～5.5V:为 I/O 引脚和内部调压器供电(使用 ADC 时，VDD 如小于 2.9V 则性能逐渐变差)。 1.4.4 供电监控器 本产品内部集成了上电复位(POR)/掉电复位(PDR)电路，该电路始终处于工作状态，保证系统在供 电超过 2.7V 时工作；当 VDD 低于设定的阀值(VPOR/PDR)时，置器件于复位状态，而不必使用外部复位电路。 另外系统设有一个可编程的电压监测器（PVD） ，需要通过软件开启，用于比较 VDD 供电与设定的阀 值 VPVD 的电压大小。打开 PVD 相应边沿中断，可在 VDD 下降到 PVD 阈值或上升到 PVD 阈值时，收到中断 通知。关于 VPOR/PDR 和 VPVD 的值参考第 3 章。 1.4.5 电压调节器 复位后，调节器自动开启，根据应用方式有两个操作模式 l 开启模式:正常的运行操作，提供稳定的内核电源 l 低功耗模式:CPU 停止，系统自动进入待机模式 1.4.6 低功耗模式 系统支持两种低功耗模式，可以针对低功耗、短启动时间和多种唤醒事件等条件下选择达到最佳 的平衡。 l 睡眠模式 在睡眠模式下，只有 CPU 时钟停止，但所有外设时钟供电正常，外设处于工作状态。此模式是最 浅低功耗模式，但可以达到最快唤醒。 退出条件:任意中断或唤醒事件。 l 待机模式 置位 PDDS、SLEEPDEEP 位，执行 WFI/WFE 指令进入。内核部分的供电被关闭，HSI 的 RC 振荡器和 HSE 晶体振荡器也被关闭，此模式下可以达到最低的电能消耗。 V1.1 5 CH32V003 数据手册 http://wch.cn 退出条件:任意外部中断/事件（EXTI 信号） 、NRST 上的外部复位信号、IWDG 复位，其中 EXTI 信 号包括 18 个外部 I/O 口之一、PVD 的输出、AWU 自动唤醒。 1.4.7 快速可编程中断控制器（PFIC） 产品内置快速可编程中断控制器（PFIC） ，最多支持 255 个中断向量，以最小的中断延迟提供了灵 活的中断管理功能。当前产品管理了 4 个内核私有中断和 23 个外设中断管理，其他中断源保留。PFIC 的寄存器均可以在机器特权模式下访问。 l 23+3 个可单独屏蔽中断 l 提供一个不可屏蔽中断 NMI l 支持硬件中断堆栈(HPE)，无需指令开销 l 提供 2 路免表中断(VTF) l 支持地址或指令模式的向量表模式 l 支持 2 级中断嵌套 l 支持中断尾部链接功能 1.4.8 外部中断/事件控制器（EXTI） 外部中断/事件控制器总共包含 8 个边沿检测器，用于产生中断/事件请求。每个中断线都可以独 立地配置其触发事件（上升沿或下降沿或双边沿） ，并能够单独地被屏蔽；挂起寄存器维持所有中断请 求状态。EXTI 可以检测到脉冲宽度小于内部 AHB 的时钟周期。18 个通用 I/O 口都可选择连接到同一个 个外部中断源。 1.4.9 通用 DMA 控制器 系统内置了 1 组通用 DMA 控制器，管理 7 个通道，灵活处理存储器到存储器、外设到存储器和存 储器到外设间的高速数据传输，支持环形缓冲区方式。每个通道都有专门的硬件 DMA 请求逻辑，支持 一个或多个外设对存储器的访问请求，可配置访问优先权、传输长度、传输的源地址和目标地址等。 DMA 用于主要的外设包括：通用/高级定时器 TIMx、ADC、USART、I2C、SPI。 注:DMA 和 CPU 经过仲裁器仲裁之后对系统 SRAM 进行访问。 1.4.10 时钟和启动 系统时钟源 HSI 默认开启，在没有配置时钟或者复位后，内部 24MH 的 RC 振荡器作为默认的 CPU 时钟，随后可以另外选择外部 4~25MHz 时钟或 PLL 时钟。当打开时钟安全模式后，如果 HSE 用作系统 时钟（直接或间接） ，此时检测到外部时钟失效，系统时钟将自动切换到内部 RC 振荡器，同时 HSE 和 PLL 自动关闭；对于关闭时钟的低功耗模式，唤醒后系统也将自动地切换到内部的 RC 振荡器。如果使 能了时钟中断，软件可以接收到相应的中断。 1.4.11 ADC（模拟/数字转换器） 产品内嵌 1 个 10 位的模拟/数字转换器(ADC)，共用多达 8 个外部通道和 2 个内部通道采样，可编 程的通道采样时间，可以实现单次、连续、扫描或间断转换。提供模拟看门狗功能允许非常精准地监 视一路或多路选中的通道，用于监视通道信号电压。支持外部事件触发转换，触发源包括片上定时器 的内部信号和外部引脚。支持使用 DMA 操作。支持外部触发延迟功能，使能该功能后，当外部触发沿 产生时，控制器根据配置的延迟时间将触发信号进行延迟，延迟时间到即刻触发 ADC 转换。 1.4.12 定时器及看门狗 系统中的定时器包括 1 个高级定时器、1 个通用定时器、2 个看门狗定时器以及系统时基定时器。 l 高级控制定时器 高级控制定时器是一个 16 位的自动装载递加/递减计数器，具有 16 位可编程的预分频器。除了完 V1.1 6 CH32V003 数据手册 http://wch.cn 整的通用定时器功能外，可以被看成是分配到 6 个通道的三相 PWM 发生器，具有带死区插入的互补 PWM 输出功能，允许在指定数目的计数器周期之后更新定时器进行重复计数周期，刹车功能等。高级控制 定时器的很多功能都与通用定时器相同，内部结构也相同，因此高级控制定时器可以通过定时器链接 功能与其他 TIM 定时器协同操作，提供同步或事件链接功能。 l 通用定时器 通用定时器是一个 16 位的自动装载递加/递减计数器，具有一个可编程的 16 位预分频器以及 4 个独立的通道，每个通道都支持输入捕获、输出比较、PWM 生成和单脉冲模式输出。还能通过定时器 链接功能与高级控制定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结， 同时 PWM 输出被禁止，从而切断由这些输出所控制的开关。任意通用定时器都能用于产生 PWM 输出。 每个定时器都有独立的 DMA 请求机制。这些定时器还能够处理增量编码器的信号，也能处理 1 至 3 个 霍尔传感器的数字输出。 l 独立看门狗 独立看门狗是一个自由运行的 12 位递减计数器，支持 7 种分频系数。由一个内部独立的 128KHz 的 RC 振荡器（LSI）提供时钟；LSI 独立于主时钟，可运行于待机模式。IWDG 在主程序之外，可以完 全独立工作，因此，用于在发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管 理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下，计数器可以被冻结。 l 窗口看门狗 窗口看门狗是一个 7 位的递减计数器，并可以设置成自由运行。可以被用于在发生问题时复位整 个系统。其由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。 l 系统时基定时器（SysTick） 这是内核控制器自带的一个 32 位递增的计数器，用于产生 SYSTICK 异常（异常号:15） ，可专用于 实时操作系统，为系统提供“心跳”节律，也可当成一个标准的 32 位计数器。具有自动重加载功能及 可编程的时钟源。 1.4.13 通讯接口 1.4.13.1 通用同步/异步收发器（USART） 产品提供了 1 组通用同步/异步收发器（USART） 。支持全双工异步通信、同步单向通信以及半双工 单线通信，也支持 LIN(局部互连网)，兼容 ISO7816 的智能卡协议和 IrDA SIR ENDEC 传输编解码规范， 以及调制解调器(CTS/RTS 硬件流控)操作，还允许多处理器通信。其采用分数波特率发生器系统，并 支持 DMA 操作连续通讯。 1.4.13.2 串行外设接口（SPI） 1 个串行外设 SPI 接口，提供主或从操作，动态切换。支持多主模式，全双工或半双工同步传输， 支持基本的 SD 卡和 MMC 模式。可编程的时钟极性和相位，数据位宽提供 8 或 16 位选择，可靠通信的 硬件 CRC 产生/校验，支持 DMA 操作连续通讯。 1.4.13.3 I2C 总线 1 个 I2C 总线接口，能够工作于多主机模式或从模式，完成所有 I2C 总线特定的时序、协议、仲 裁等，支持标准和快速两种通讯速度。 I2C 接口提供 7 位或 10 位寻址，并且在 7 位从模式时支持双从地址寻址。内置了硬件 CRC 发生器 /校验器。 V1.1 7 CH32V003 数据手册 http://wch.cn 1.4.14 通用输入输出接口（GPIO） 系统提供了 3 组 GPIO 端口， 共 18 个 GPIO 引脚。 每个引脚都可以由软件配置成输出(推挽或开漏)、 输入(带或不带上拉或下拉)或复用的外设功能端口。多数 GPIO 引脚都与数字或模拟的复用外设共用。 除了具有模拟输入功能的端口，所有的 GPIO 引脚都有大电流通过能力。提供锁定机制冻结 IO 配置， 以避免意外的写入 I/O 寄存器。 系统中 IO 引脚电源由 VDD 提供，通过改变 VDD 供电将改变 IO 引脚输出电平高值来适配外部通讯接 口电平。具体引脚请参考引脚描述。 1.4.15 运放/比较器（OPA） 产品内置 1 组运放/比较器，内部选择关联到 ADC 和 TIM2 外设，其输入和输出均可通过更改配置 对多个通道进行选择。支持将外部模拟小信号被放大送入 ADC 以实现小信号 ADC 转换，也可以完成信 号比较器功能，比较结果由 GPIO 输出或者直接接入 TIMx 的输入通道。 1.4.16 串行单线调试接口（1-wire SDI Serial Debug Interface） 内核自带一个串行单线调试的接口，SWIO 引脚（Single Wire Input Output）。系统上电或复位 后默认调试接口引脚功能开启。 V1.1 8 CH32V003 数据手册 http://wch.cn 第 2 章 引脚信息 2.1 引脚排列 CH32V003F4P6 1 2 3 4 5 6 7 8 9 10 PD4/A7/UCK/T2CH1ETR/OPO/T1CH4ETR_ PD3/A4/T2CH2/AETR/UCTS/T1CH4_ PD5/A5/UTX/T2CH4_/URX_ PD2/A3/T1CH1/T2CH3_/T1CH2N_ PD6/A6/URX/T2CH3_/UTX_ PD1/SWIO/AETR2/T1CH3N/SCL_/URX_ PD7/NRST/T2CH4/OPP1/UCK_ PC7/MISO/T1CH2_/T2CH2_/URTS_ PA1/OSCI/A1/T1CH2/OPN0 PC6/MOSI/T1CH1CH3N_/UCTS_/SDA_ PA2/OSCO/A0/T1CH2N/OPP0/AETR2_ PC5/SCK/T1ETR/T2CH1ETR_/SCL_/UCK_/T1CH3_ VSS PC4/A2/T1CH4/MCO/T1CH1CH2N_ PD0/T1CH1N/OPN1/SDA_/UTX_ PC3/T1CH3/T1CH1N_/UCTS_ VDD PC2/SCL/URTS/T1BKIN/AETR_/T2CH2_/T1ETR_ PC0/T2CH3/UTX_/NSS_/T1CH3_ PC1/SDA/NSS/T2CH4_/T2CH1ETR_/T1BKIN_/URX_ 20 19 18 17 16 15 14 13 12 11 20 19 18 17 16 PD5/A5/UTX PD5/T2CH4_/URX_ PD4/A7/UCK/T2CH1ETR PD4/OPO/T1CH4ETR_ PD3/A4/T2CH2/AETR PD3/UCTS/T1CH4_ PD2/A3/T1CH1/T2CH3_ PD2/T1CH2N_ VSS PD0/T1CH1N/OPN1 PD0/SDA_/UTX_ 6 VDD 5 14 13 PC5/SCK/T1ETR/T2CH1ETR_ PC5/SCL_/UCK_/T1CH3_ 12 PC4/A2/T1CH4/MCO PC4/T1CH1CH2N_ 11 PC3/T1CH3/T1CH1N_ PC3/UCTS_ 4 PC7/MISO/T1CH2_ PC7/T2CH2_/URTS_ PC6/MOSI/T1CH1CH3N_ PC6/UCTS_/SDA_ 10 PA2/OSCO/A0/T1CH2N PA2/OPP0/AETR2_ PC2/SCL/URTS/T1BKIN PC2/AETR_/T2CH2_/T1ETR_ PA1/OSCI/A1 PA1/T1CH2/OPN0 3 15 9 2 PD1/SWIO/AETR2 PD1/T1CH3N/SCL_/URX_ PC1/SDA/NSS/T2CH4_ PC1/T2CH1ETR_/T1BKIN_/URX_ PD7/NRST/T2CH4 PD7/OPP1/UCK_ 8 1 PC0/T2CH3/UTX_ PC0/NSS_/T1CH3_ VSS 7 0 PD6/A6/URX PD6/T2CH3_/UTX_ CH32V003F4U6 CH32V003A4M6 1 2 3 4 5 6 7 8 PC1/SDA/NSS/T2CH4_/T2CH1ETR_/T1BKIN_/URX_ PC0/T2CH3/UTX_/NSS_/T1CH3_ PC2/SCL/URTS/T1BKIN/AETR_/T2CH2_/T1ETR_ VDD PC3/T1CH3/T1CH1N_/UCTS_ VSS PC4/A2/T1CH4/MCO/T1CH1CH2N_ PA2/OSCO/A0/T1CH2N/OPP0/AETR2_ PC6/MOSI/T1CH1CH3N_/UCTS_/SDA_ PA1/OSCI/A1/T1CH2/OPN0 PC7/MISO/T1CH2_/T2CH2_/URTS_ PD7/NRST/T2CH4/OPP1/UCK_ PD1/SWIO/AETR2/T1CH3N/SCL_/URX_ PD6/A6/URX/T2CH3_/UTX_ PD4/A7/UCK/T2CH1ETR/OPO/T1CH4ETR_ PD5/A5/UTX/T2CH4_/URX_ 16 15 14 13 12 11 10 9 CH32V003J4M6 1 2 3 4 V1.1 PD6/A6/URX/T2CH3_/UTX_ PA1/OSCI/A1/T1CH2/OPN0 PD4/A7/UCK/T2CH1ETR/OPO/T1CH4ETR_ PD5/A5/UTX/T2CH4_/URX_ PD1/SWIO/AETR2/T1CH3N/SCL_/URX_ VSS PC4/A2/T1CH4/MCO/T1CH1CH2N_ PC2/SCL/URTS/T1BKIN PC2/AETR_/T2CH2_/T1ETR_ PA2/OSCO/A0/T1CH2N/OPP0/AETR2_ VDD PC1/SDA/NSS/T2CH4_/T2CH1ETR_/T1BKIN_/URX_ 9 8 7 6 5 CH32V003 数据手册 http://wch.cn 注:引脚图中复用功能均为缩写。 示例: A:ADC_,A7(ADC_IN7) T:TIME_,T2CH4(TIM2_CH4) U:USART,URX(USART_RX) OP:OPA_,OPO(OPA_OUT)、OPP1(OPA_P1) OSCI(OSCIN) OSCO(OSCOUT) SDA(I2C_SDA) SCL(I2C_SCL) SCK(SPI_SCK) NSS(SPI_NSS) MOSI(SPI_MOSI) MISO(SPI_MISO) AETR(ADC_ETR) V1.1 10 CH32V003 数据手册 http://wch.cn 2.2 引脚描述 表 2-1 CH32V003xx 引脚定义 注意，下表中的引脚功能描述针对的是所有功能，不涉及具体型号产品。不同型号之间外设资源有差 异，查看前请先根据产品型号资源表确认是否有此功能。 引脚编号 重映射功能 - SOP8 默认复用功能 QFN20 主功能 （复位后） TSSOP20 引脚 类型 SOP16 引脚 名称 - - 0 - VSS P VSS - 8 1 18 8 PD4 I/O PD4 UCK/T2CH1ETR/A7/OPO 9 2 19 8 PD5 I/O PD5 UTX/A5 T2CH4_/URX_ 10 3 20 1 PD6 I/O PD6 URX/A6 T2CH3_/UTX_ 11 4 1 - PD7 I/O PD7 NRST/T2CH4/OPP1 UCK_ 12 5 2 1 PA1 I/O PA1 T1CH2/A1/OPN0 OSCI 13 6 3 3 PA2 I/O PA2 TICH2N/A0/OPP0 OSCO/AETR2_ 14 7 4 2 VSS P VSS - - - 8 5 - PD0 I/O PD0 TICH1N/OPN1 SDA_/UTX_ 15 9 6 4 VDD P VDD - - 16 10 7 - PC0 I/O PC0 T2CH3 NSS_/UTX_/T1CH3_ 1 11 8 5 PC1 I/O/FT PC1 SDA/NSS T1BKIN_/T2CH4_ T2CH1ETR_/URX_ 2 12 9 6 PC2 I/O/FT PC2 SCL/URTS/T1BKIN AETR_/T2CH2_/T1ETR_ 3 13 10 - PC3 I/O PC3 T1CH3 T1CH1N_/UCTS_ 4 14 11 7 PC4 I/O PC4 T1CH4/MCO/A2 - 15 12 - PC5 I/O/FT PC5 SCK/T1ETR T2CH1ETR_/SCL_ UCK_/T1CH3_ TICH4ETR_ (1) (2) T1CH1CH2N_ (3) 5 16 13 - PC6 I/O/FT PC6 MOSI T1CH1CH3N_ UCTS_/SDA_ 6 17 14 - PC7 I/O PC7 MISO T1CH2_/URTS_/T2CH2_ 7 18 15 8 PD1 I/O PD1 SWIO/T1CH3N/AETR2 SCL_/URX_ - 19 16 - PD2 I/O PD2 T1CH1/A3 T2CH3_/T1CH2N_ - 20 17 - PD3 I/O PD3 A4/T2CH2/AETR/UCTS T1CH4_ 注:（1）TIM1_CH4、TIM1_ETR （2）TIM1_CH1、TIM1_CH2N （3）TIM1_CH1、TIM1_CH3N 注:表格缩写解释 I = TTL/CMOS 电平斯密特输入； O = CMOS 电平三态输出； P = 电源； FT = 耐受5V； V1.1 11 CH32V003 数据手册 http://wch.cn 2.3 引脚复用功能 注意，下表中的引脚功能描述针对的是所有功能，不涉及具体型号产品。不同型号之间外设资源有差异，查看前请先根据产品型号资源表确认是否有此功能。 表 2-2 CH32V003xx 引脚复用功能 复用 ADC TIM1 TIM2 USART SYS I2C SPI SWIO OPA 引脚 PA1 A1 T1CH2 OSCI OPN0 PA2 A0/AETR2_ T1CH2N OSCO OPP0 PC0 T1CH3_ T2CH3 UTX_ NSS_ PC1 T1BKIN_ T2CH4_/T2CH1ETR_ URX_ SDA NSS PC2 AETR_ T1BKIN/T1ETR_ T2CH2_ URTS SCL PC3 T1CH3/T1CH1N_ UCTS_ (2) PC4 A2 MCO T1CH4/T1CH1CH2N_ PC5 T1ETR/T1CH3_ T2CH1ETR_ UCK_ SCL_ SCK （3） PC6 UCTS_ SDA_ MOSI T1CH1CH3N_ PC7 T1CH2_ T2CH2_ URTS_ MISO PD0 T1CH1N UTX_ SDA_ OPN1 PD1 AETR2 T1CH3N URX_ SCL_ SWIO PD2 A3 T1CH1/T1CH2N_ T2CH3_ PD3 A4/AETR T1CH4_ T2CH2 UCTS (1) T2CH1ETR UCK OPO PD4 A7 T1CH4ETR_ PD5 A5 T2CH4_ UTX/URX_ PD6 A6 T2CH3_ URX/UTX_ PD7 T2CH4 UCK_ NRST OPP1 注:（1）TIM1_CH4、TIM1_ETR （2）TIM1_CH1、TIM1_CH2N （3）TIM1_CH1、TIM1_CH3N V1.1 12 CH32V003 数据手册 http://wch.cn 第 3 章 电气特性 3.1 测试条件 除非特殊说明和标注，所有电压都以 VSS 为基准。 所有最小值和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。典型数值是基 于常温 25℃和 VDD = 3.3V 或 5V 环境下用于设计指导。 对于通过综合评估、设计模拟或工艺特性得到的数据，不会在生产线进行测试。在综合评估的基 础上，最小和最大值是通过样本测试后统计得到。除非特殊说明为实测值，否则特性参数以综合评估 或设计保证。 供电方案: 图 3-1 常规供电典型电路 VDD 2.7-5.5V 0.1uF VSS 3.2 绝对最大值 临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏。 表 3-1 绝对最大值参数表 符号 描述 最小值 最大值 单位 TA 工作时的环境温度 -40 85 ℃ TS 存储时的环境温度 -40 125 ℃ 外部主供电电压（VDD） -0.3 5.5 V FT（耐受 5V）引脚上的输入电压 VSS-0.3 5.5 V 其他引脚上的输入电压 VSS-0.3 VDD+0.3 VDD-VSS VIN |△VDD_x| 不同主供电引脚之间的电压差 50 mV |△VSS_x| 不同接地引脚之间的电压差 50 mV VESD(HBM) ESD 静电放电电压（人体模型，非接触式） 4K V IVDD 经过 VDD 电源线的总电流（供应电流） 100 IVss 经过 VSS 地线的总电流（流出电流） 80 任意 I/O 和控制引脚上的灌电流 20 任意 I/O 和控制引脚上的输出电流 -20 HSE 的 OSC_IN 引脚 +/-4 其他引脚的注入电流 +/-4 所有 IO 和控制引脚的总注入电流 +/-20 IIO IINJ(PIN) ∑IINJ(PIN) V1.1 13 mA CH32V003 数据手册 http://wch.cn 3.3 电气参数 3.3.1 工作条件 表 3-2 通用工作条件 符号 参数 FHCLK 内部 AHB 时钟频率 VDD 标准工作电压 TA TJ 条件 最小值 最大值 单位 50 MHz 未使用 ADC 2.7 5.5 使用 ADC（建议） 2.8 5.5 环境温度 -40 85 ℃ 结温度范围 -40 85 ℃ 最小值 最大值 单位 VDD 上升速率 0 ∞ VDD 下降速率 30 ∞ V 表 3-3 上电和掉电条件 符号 tVDD 参数 条件 us/V 3.3.2 内嵌复位和电源控制模块特性 表 3-4 复位及电压监测（PDR 选择高阈值档位） 符号 (1) VPVD 参数 可编程电压检测器的电 平选择 VPVDhyst PVD 迟滞 VPOR/PDR 上电/掉电复位阈值 VPDRhyst PDR 迟滞 tRSTTEMPO 条件 典型值 最大值 单位 PLS[2:0] = 000(上升沿) 2.85 V PLS[2:0] = 000(下降沿) 2.7 V PLS[2:0] = 001(上升沿) 3.05 V PLS[2:0] = 001(下降沿) 2.9 V PLS[2:0] = 010(上升沿) 3.3 V PLS[2:0] = 010(下降沿) 3.15 V PLS[2:0] = 011(上升沿) 3.5 V PLS[2:0] = 011(下降沿) 3.3 V PLS[2:0] = 100(上升沿) 3.7 V PLS[2:0] = 100(下降沿) 3.5 V PLS[2:0] = 101(上升沿) 3.9 V PLS[2:0] = 101(下降沿) 3.7 V PLS[2:0] = 110(上升沿) 4.1 V PLS[2:0] = 110(下降沿) 3.9 V PLS[2:0] = 111(上升沿) 4.4 V PLS[2:0] = 111(下降沿) 4.2 V 0.18 V 上升沿 2.32 2.5 2.68 V 下降沿 2.3 2.48 2.66 V 20 上电复位 12 17 300 其他复位 注:1.常温测试值。 V1.1 最小值 14 mV 22 mS uS CH32V003 数据手册 http://wch.cn 3.3.3 内置的参考电压 表 3-5 内置参考电压 符号 VREFINT TS_vrefint 参数 条件 内置参考电压 TA = -40℃～85℃ 当读出内部参考电压 时，ADC 的采样时间 最小值 典型值 最大值 单位 1.17 1.2 1.23 V 500 1/fADC 3 3.3.4 供电电流特性 电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的 负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。 电流消耗测量方法如下图: 图 3-2 电流消耗测量 Electric current measurement VDD Electric current measurement 微控制器处于下列条件: 常温 VDD = 3.3V 或 5V 情况下，测试时:所有 IO 端口配置上拉输入；HSE 或 HSI 只开 1 个，HSE= 24M， HIS= 24M（已校准） ；当 FHCLK > 24MHz 时，系统时钟来源 CLK*2；打开所有外设时仅打开所有外设的时 钟；运行模式和睡眠模式关闭所有外设时，滴答定时器时钟未关闭。使能或关闭所有外设时钟的功耗。 表 3-6-1 运行模式下典型的电流消耗，数据处理代码从内部闪存中运行（VDD = 3.3V） 符号 参数 外部时钟 (1) IDD 运行模式下的 供应电流 典型值 条件 使能所有外设 关闭所有外设 FHCLK = 48MHz 6.96 4.67 FHCLK = 24MHz 5.01 3.87 FHCLK = 16MHz 4.43 3.64 FHCLK = 8MHz 2.81 2.42 FHCLK = 750KHz 1.50 1.46 FHCLK = 48MHz 6.57 4.16 = 24MHz 4.60 3.42 = 16MHz 4.06 3.26 = 8MHz 2.43 2.03 = 750KHz 1.11 1.07 运行于高速内部 FHCLK RC 振荡器（HSI） ， FHCLK 使用 AHB 预分频 FHCLK 以减低频率 FHCLK 单位 mA 注:1.以上为实测参数。 表 3-6-2 运行模式下典型的电流消耗，数据处理代码从内部闪存中运行（VDD = 5V） 符号 (1) IDD V1.1 参数 运行模式下的 典型值 条件 外部时钟 FHCLK = 48MHz 15 使能所有外设 关闭所有外设 8.02 5.77 单位 mA CH32V003 数据手册 http://wch.cn 供应电流 FHCLK = 24MHz 6.21 5.17 FHCLK = 16MHz 5.64 4.85 FHCLK = 8MHz 3.61 3.22 FHCLK = 750KHz 1.93 1.89 = 48MHz 7.67 5.27 = 24MHz 5.77 4.60 = 16MHz 5.28 4.48 = 8MHz 3.24 2.84 = 750KHz 1.54 1.50 FHCLK 运行于高速内部 FHCLK RC 振荡器（HSI） ， FHCLK 使用 AHB 预分频 FHCLK 以减低频率 FHCLK 注:1.以上为实测参数。 表 3-7-1 睡眠模式下典型的电流消耗，数据处理代码从内部闪存或 SRAM 中运行（VDD = 3.3V） 符号 (1) IDD 参数 典型值 条件 睡眠模式下 的供应电流 （此时外设供 电和时钟保 持） 外部时钟 使能所有外设 关闭所有外设 FHCLK = 48MHz 5.07 2.66 FHCLK = 24MHz 3.05 1.86 FHCLK = 16MHz 2.64 1.84 FHCLK = 8MHz 1.83 1.43 FHCLK = 750KHz 1.28 1.24 FHCLK = 48MHz 4.31 1.88 = 24MHz 2.24 1.05 = 16MHz 1.84 1.04 = 8MHz 1.03 0.62 = 750KHz 0.47 0.43 运行于高速内部 FHCLK RC 振荡器（HSI） ， FHCLK 使用 AHB 预分频 FHCLK 以减低频率 FHCLK 单位 mA 注:1.以上为实测参数。 表 3-7-2 睡眠模式下典型的电流消耗，数据处理代码从内部闪存或 SRAM 中运行（VDD = 5V） 符号 (1) IDD 参数 典型值 条件 睡眠模式下 的供应电流 （此时外设供 电和时钟保 持） 外部时钟 使能所有外设 关闭所有外设 FHCLK = 48MHz 5.29 2.91 FHCLK = 24MHz 3.28 2.08 FHCLK = 16MHz 2.87 2.07 FHCLK = 8MHz 2.06 1.66 FHCLK = 750KHz 1.50 1.47 FHCLK = 48MHz 4.39 1.95 = 24MHz 2.31 1.13 = 16MHz 1.92 1.11 = 8MHz 1.10 0.70 = 750KHz 0.54 0.50 运行于高速内部 FHCLK RC 振荡器（HSI） ， FHCLK 使用 AHB 预分频 FHCLK 以减低频率 FHCLK 单位 mA 注:1.以上为实测参数。 表 3-8 待机模式下典型的电流消耗 符号 V1.1 参数 条件 16 典型值 单位 CH32V003 数据手册 http://wch.cn LSI 打开 IDD 待机模式下的供应电流 LSI 关闭 VDD = 3.3V 10.26 VDD = 5V 10.65 VDD = 3.3V 8.76 VDD = 5V 9.15 uA 注:以上为实测参数。 3.3.5 外部时钟源特性 表 3-9 来自外部高速时钟 符号 FHSE_ext 参数 条件 外部时钟频率 最小值 典型值 最大值 单位 4 24 25 MHz (1) HSEH OSC_IN 输入引脚高电平电压 0.8VDD VDD V V (1) HSEL OSC_IN 输入引脚低电平电压 0 0.2VDD V Cin(HSE) OSC_IN 输入电容 V DuCy(HSE) IL 5 占空比 40 50 OSC_IN 输入漏电流 pF 60 % ±1 uA 注:1.不满足此条件可能会引起电平识别错误。 图 3-3 外部提供高频时钟源电路 External clock source fHS E_ext OSC_IN OSC_OUT 表 3-10 使用一个晶体/陶瓷谐振器产生的高速外部时钟 符号 FOSC_IN 参数 条件 谐振器频率 典型值 最大值 单位 4 24 25 MHz RF 反馈电阻（无需外置） 250 kΩ C 建议的负载电容与对应晶体 (1) RS = 60Ω 串行阻抗 RS 20 pF I2 HSE 驱动电流 VDD = 3.3V，20p 负载 0.53 mA gm 振荡器的跨导 启动 17.5 mA/V 启动时间 VDD 稳定，24M 晶体 2 ms tSU(HSE) 注:1.25M 晶体 ESR 建议不超过 60 欧，低于 25M 可适当放宽。 电路参考设计及要求: 晶体的负载电容以晶体厂商建议为准，通常情况 CL1=CL2。 V1.1 最小值 17 CH32V003 数据手册 http://wch.cn 图 3-4 外接 24M 晶体典型电路 CL1 OSC_IN 24MHz Crystal Oscillator OSC_OUT CL2 3.3.6 内部时钟源特性 表 3-11 内部高速(HSI)RC 振荡器特性 符号 FHSI 参数 条件 最小值 典型值 频率(校准后) 最大值 24 DuCyHSI 占空比 45 ACCHSI HSI 振荡器的精度（校准后） tSU(HSI) HSI 振荡器启动稳定时间 IDD(HSI) HSI 振荡器功耗 单位 MHz 50 55 % TA = 0℃～70℃ -1.2 1.6 % TA = -40℃～85℃ -2.2 2.2 % 10 120 us 180 270 uA 表 3-12 内部低速(LSI)RC 振荡器特性 符号 最小值 典型值 最大值 单位 频率 100 128 150 KHz DuCyLSI 占空比 45 50 55 % tSU(LSI) LSI 振荡器启动稳定时间 80 us IDD(LSI) LSI 振荡器功耗 0.6 uA FLSI 参数 条件 3.3.7 从低功耗模式唤醒的时间 (1) 表 3-13 低功耗模式唤醒的时间 符号 参数 条件 典型值 单位 twusleep 从睡眠模式唤醒 使用 HSI RC 时钟唤醒 30 us tWUSTDBY 从待机模式唤醒 LDO 稳定时间 + HSI RC 时钟唤醒 200 us 最大值 单位 注:以上为实测参数。 3.3.8 存储器特性 表 3-14 闪存存储器特性 符号 参数 条件 最小值 典型值 tERASE_64 页（64 字节）编程时间 TA = -20℃～85℃ 2.4 3.1 ms tERASE 页（64 字节）擦除时间 TA = -20℃～85℃ 2.4 3.1 ms tprog 16 位的编程时间 TA = -20℃～85℃ 2.4 3.1 ms tME 整片擦除时间 TA = -20℃～85℃ 2.4 3.1 ms Vprog 编程电压 2.8 5.5 V 最大值 单位 表 3-15 闪存存储器寿命和数据保存期限 符号 V1.1 参数 条件 18 最小值 典型值 CH32V003 数据手册 http://wch.cn NEND 擦写次数 TA = 25℃ tRET 数据保存期限 10K 80K (1) 次 10 年 注:实测操作擦写次数，非担保。 3.3.9 I/O 端口特性 表 3-16 通用 I/O 静态特性 符号 参数 条件 最小值 典型值 单位 标准 I/O 脚，输入高电平电压 0.41*(VDD1.8)+1.3 VDD+0.3 V FT IO 引脚，输入高电平电压 0.42*(VDD1.8)+12 5.5 V 标准 I/O 脚，输入低电平电压 -0.3 0.28*(VDD1.8)+0.6 V FT IO 引脚，输入低电平电压 -0.3 0.32*(VDD1.8)+0.55 V 标准 I/O 脚施密特触发器电压迟滞 150 FT IO 引脚施密特触发器电压迟滞 90 VIH VIL Vhys 最大值 mV 标准 IO 端口 1 FT IO 端口 3 Ilkg 输入漏电流 RPU 弱上拉等效电阻 35 45 55 kΩ RPD 弱下拉等效电阻 35 45 55 kΩ CIO I/O 引脚电容 uA 5 pF 输出驱动电流特性 GPIO(通用输入/输出端口)可以吸收或输出多达±8mA 电流，并且吸收或输出±20mA 电流(不严格 达到 VOL/VOH)。在用户应用中，所有 IO 引脚驱动总电流不能超过 3.2 节给出的绝对最大额定值。 表 3-17 输出电压特性 符号 参数 条件 VOL 输出低电平，8 个引脚吸收电流 VOH 输出高电平，8 个引脚输出电流 VOL 输出低电平，8 个引脚吸收电流 VOH 输出高电平，8 个引脚输出电流 CMOS 端口，IIO = +8mA 2.7V< VDD