CA-IS2062A

CA-IS2062A 上海川土微电子有限公司 Preliminary CA-IS2062A 内置 DC-DC 转换器的 2.5kVRMS 隔离式 CAN 收发器 1. 产品特性 • • 符合 ISO 11898-2:2016 物理层标准 • • 集成 DC-DC 转换器，为总线侧提供 5V 隔离供电 级并具有优异的性能，可以满足工业应用的需求。器件 内部的逻辑输入与输出缓冲器之间通过二氧化硅（SiO2） 绝缘栅隔离，能够承受高达 2.5kVRMS（1 分钟）的隔离 电压以及±150kV/μs 的典型共模瞬态抗扰度。绝缘栅阻 断了逻辑侧与总线侧的地环路，有助于降低端口间地电 势差较高的噪声，确保数据的正确传输。 集成保护功能支持可靠的数据通信 ▪ 总线故障保护电压范围：±42V ▪ 总线共模输入电压范围：±30V ▪ 驱动器显性超时保护避免总线闭锁，允许最低 传输速率为 4.4kbps ▪ 热关断保护和总线端口限流保护 ▪ 未上电时总线引脚为高阻态，理想无源特性 ▪ VDDP 和 VDDL 电源欠压保护 CA-IS2062A 逻辑侧的 DC-DC 转换器电源 VDDP 采用+5V 单电源供电，逻辑电源 VDDL 支持 2.5V 到 5.5V 供电范 围，VDDL 和 VDDP 分开可以使用不同电压供电，方便 和低压控制电路的信号交互。若 VDDL 使用 5V 电源供 电，可以直接和 VDDP 共用一个外部电源。器件的总线 侧 VISOOUT 由内部 DC-DC 转换器产生 5V 输出电压，为总 线 侧 CAN 收 发 器 电 源 VISOIN 供 电 ， 应 用 中 需 要 把 VISOOUT 和 VISOIN 直接短接。 • • • • • • • • 逻辑侧电源 VDDL 支持 2.5V 到 5.5V 供电范围 支持高达 1Mbps 经典 CAN 和 5Mbps 的 CAN FD （灵活数据速率） 扩展工业工作温度范围：–40°C 至 125°C 高共模瞬态抗扰度：±150kV/μs（典型值） 低环路延时：165ns（典型值） ，255ns（最大值） LGA16 超紧凑型封装 额定工作电压下隔离栅寿命>40 年 提供 2.5kVRMS（1 分钟）的隔离耐压等级 安全认证（申请中） ▪ 根据 UL 1577 的 UL 认证 ▪ 根据 EN61010-1:2010+A1 的 TUV 认证 2. 应用 • • • • • 工业控制 楼宇自动化 光储充系统 医疗设备 电信设备 3. 概述 CA-IS2062A 是一款隔离式控制器局域网（CAN）收发器， 内部集成 DC-DC 转换器，省去了外部隔离电源，有效节 省系统空间和简化设计。该器件提供较高的电气隔离等 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS2062A 的 CAN 收发器支持高达 5Mbps 的传输速率 （CAN FD），并在总线端口（CANH/CANL）提供限流保 护、热关断保护以及高达±42V 的故障电压保护，驱动 器显性超时保护则可避免由于控制器错误或 TXD 输入故 障而导致的总线闭锁。此外，该器件的 CAN 接收器输 入具有±30V 的共模输入范围（CMR），远远超出 ISO 11898-2 规范定义的–2V 至+7V 的范围，支持可靠的数据 通信。 CA-IS2062A 采用 LGA16 超紧凑型封装，能够显著节省 PCB 布板空间，支持从–40°C 至 125°C 的工业扩展温度 范围。 表 3-1 器件信息 零件号 封装 封装尺寸 （标称值） CA-IS2062A LGA16 5.2mm x 4.65mm CA-IS2062A 上海川土微电子有限公司 Preliminary 简化原理图 GNDP1 DC-DC Primary Side DC-DC Secondary Side Isolation Barrier VDDP TXD RXD VDDL GND1 VISOOUT GNDP2 CANH CANL VISOIN GND2 订购指南 4. 表 4-1 有效订购零件编号 2 型号 VDDP VDDL 数据速率 隔离耐压等级 封装 CA-IS2062A 4.5~5.5V 2.5~5.5V 5Mbps 2.5kVRMS LGA16 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS2062A 上海川土微电子有限公司 Preliminary 目录 1. 2. 3. 4. 5. 6. 7. 产品特性 ............................................................1 应用 ...................................................................1 概述 ...................................................................1 订购指南 ............................................................2 修订记录 ............................................................3 引脚功能描述 ....................................................4 产品规格 ............................................................5 7.1. 7.2. 7.3. 7.4. 7.5. 7.6. 7.7. 7.8. 8. 9. 9.3.1. 9.3.2. 9.3.3. 9.3.4. 9.4.1. 9.4.2. 驱动器 ............................................................. 15 接收器 ............................................................. 15 应用信息 ................................................... 16 10. 10.1. 10.2. 10.3. 应用概述 .......................................................... 16 多节点组网 ...................................................... 16 PCB 布线指导 ................................................... 17 封装信息 ................................................... 19 11. 11.1. 12. 13. 14. 信号隔离和电源隔离...................................... 14 热关断保护 ..................................................... 14 限流保护 ......................................................... 14 驱动器显性超时保护...................................... 14 器件功能模式 .................................................. 15 9.4. 1 参数测量信息 .................................................. 10 详细说明 .......................................................... 14 9.1. 5. 绝对最大额定值 ..............................................5 ESD 额定值 .........................................................5 建议工作条件.....................................................5 热量信息.............................................................5 隔离特性.............................................................6 安全相关认证.....................................................7 电气特性.............................................................8 时序特性.............................................................9 总线状态 .......................................................... 14 器件保护功能 .................................................. 14 9.2. 9.3. LGA16 外形尺寸 ............................................... 19 焊接信息 ................................................... 20 卷带信息 ................................................... 21 重要声明 ................................................... 22 概述 ..................................................................14 修订记录 修订版本号 Preliminary Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 修订内容 NA 修订日期 2024/04/19 页码 NA 3 CA-IS2062A 上海川土微电子有限公司 Preliminary 引脚功能描述 6. RXD 1 16 NC NC 2 15 CANH NC 3 14 CANL TXD 4 GNDP1 5 CA-IS2062A 13 LGA16 Top View 12 VDDP 6 11 VISOOUT VDDL 7 10 VISOIN GND1 8 9 GND2 NC GNDP2 图 6-1 引脚分布图 表 6-1 引脚功能描述 引脚名称 引脚编号 类型 RXD 1 数字 I/O NC 2，3 -- TXD 4 数字 I/O GNDP1 5 地 VDDP VDDL GND1 6 7 8 电源 电源 地 GND2 9 地 VISOIN 10 电源 VISOOUT 11 电源 GNDP2 12 地 NC CANL CANH 13，16 14 15 -总线 I/O 总线 I/O 4 描述 接收器数据输出端：当总线为隐性状态时，RXD 输出高电平；当总线为显 性状态时，RXD 输出低电平。 内部引脚无连接。 发送器数据输入端：当 TXD 为低电平时，CANH 和 CANL 输出为显性状态； 当 TXD 为高电平时，CANH 和 CANL 输出为隐性状态。 逻辑侧 DC-DC 转换器的参考地，GNDP1 和 GND1 应该在 PCB 上直接短接在 一起。 逻辑侧 DC-DC 转换器的供电电源。 逻辑侧逻辑电路的供电电源。 逻辑侧逻辑电路的地，GNDP1 和 GND1 应该在 PCB 上直接短接在一起。 总线侧 CAN 收发器的参考地，GND2 和 GNDP2 应该在 PCB 上直接短接在一 起。 总线侧 CAN 收发器的供电电源，VISOIN 和 VISOOUT 应该在 PCB 上直接短接 在一起。 总线侧 DC-DC 转换器的电源输出，VISOIN 和 VISOOUT 应该在 PCB 上直接短 接在一起。 总线侧 DC-DC 转换器的参考地，GND2 和 GNDP2 应该在 PCB 上直接短接在 一起。 内部引脚无连接。 CAN 总线输入/输出，低电平逻辑。 CAN 总线输入/输出，高电平逻辑。 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS2062A 上海川土微电子有限公司 7. 产品规格 7.1. Preliminary 绝对最大额定值 1 参数 最小值 最大值 单位 VDDP, VDDL –0.5 6.0 V 逻辑侧电源电压 2 2 VISOIN, VISOOUT –0.5 6.0 V 总线侧电源电压 VI –0.5 VDDL + 0.53 V 逻辑侧输入电压（TXD） VBUS –42 42 V 总线侧电压（CANH 或 CANL） ，参考 GND2 VBUS_DIFF –42 42 V CANH 和 CANL 之间的差分电压 IO 接收器输出电流（RXD） –20 20 mA TJ –40 150 °C 结温 TSTG –65 150 °C 存储温度 备注： 1. 等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规 范操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。 2. 所有电压值均相对于本地接地端（GND1 或 GND2） ，并且是峰值电压值。 3. 最大电压不得超过 6V。 7.2. VESD 7.3. ESD 额定值 静电放电 参数 逻辑侧 DC-DC 转换器电源电压 逻辑侧 CAN 收发器电源电压 总线引脚电压（单端或共模） 逻辑高电平输入 TXD 逻辑低电平输入 TXD 高电平输出电流 RXD 低电平输出电流 RXD 工作环境温度 结温 单位 最大值 5.5 5.5 30 VDDL 0.3 × VDDL 单位 V V V V V mA mA °C °C kV 最小值 4.5 2.5 –30 0.7 × VDDL 0 –4 典型值 5 3.3 或 5 4 125 150 –40 –40 热量信息 热量参数 RθJA 数值 ±6 ±6 ±2 建议工作条件 VDDP VDDL VBUS VIH VIL IOH IOL TA TJ 7.4. 参数 逻辑侧所有引脚对 GND1 人体模型 （HBM）， 根据 ANSI/ESDA/JEDEC JS001 总线侧所有引脚对 GND2 器件充电模型（CDM） ，根据 JEDEC 规范 JESD22-C101 ，所有引脚 器件结到环境的热阻 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 封装形式 LGA16 133.8 单位 °C/W 5 CA-IS2062A 上海川土微电子有限公司 Preliminary 7.5. 隔离特性 CLR CPG DTI CTI 参数 外部气隙（间隙）1 外部爬电距离 1 隔离距离 相对漏电指数 材料组 IEC 60664-1 过压类别 DIN EN IEC 60747-17 (VDE 0884-17)2 VIORM 最大重复峰值隔离电压 VIOWM 最大工作隔离电压 VIOTM 最大瞬态隔离电压 VIOSM 最大浪涌隔离电压 3 qpd 表征电荷 4 CIO 栅电容，输入到输出 5 RIO 绝缘阻抗 测试条件 测量输入端至输出端，隔空最短距离 测量输入端至输出端，沿壳体最短距离 最小内部间隙（内部距离) DIN EN 60112 (VDE 0303-11)；IEC 60112 根据 IEC 60664-1 额定市电电压≤ 150 VRMS 额定市电电压≤ 300 VRMS 交流电压（双极) 交流电压；时间相关的介质击穿（TDDB）测试 直流电压 VTEST = VIOTM， t = 60 s（认证） VTEST = 1.2 × VIOTM t= 1 s（100% 量产测试） 测试方法根据 IEC 60065，1.2/50 μs 波形， VTEST = 1.6 × VIOSM（认证） 方法 a，输入/输出安全测试子类 2/3 后， Vini = VIOTM，tini = 60 s Vpd(m) = 1.2 × VIORM，tm = 10 s 方法 a，环境测试子类 1 后， Vini = VIOTM，tini = 60 s Vpd(m) = 1.6 × VIORM，tm = 10 s 方法 b1，常规测试 （100% 量产测试） 和前期预处理 （抽样测试） Vini = 1.2 × VIOTM，tini = 1 s Vpd(m) = 1.875 × VIORM，tm = 1 s VIO = 0.4 × sin (2πft)，f = 1 MHz VIO = 500 V，TA = 25°C VIO = 500 V，100°C ≤ TA ≤ 125°C VIO = 500 V，TS = 150°C 污染度 数值 3.45 3.45 18 > 400 II I-IV I-III 单位 mm mm μm V 566 400 566 VPK VRMS VDC 5300 VPK 5000 VPK ≤5 pC ≤5 pC ≤5 pC ~3 > 1012 > 1011 > 109 2 pF 3000 VRMS Ω UL 1577 VISO 最大隔离电压 VTEST = VISO， t = 60 s（认证） VTEST = 1.2 × VISO，t = 1 s （100% 量产测试） 备注: 1. 根据应用的特定设备隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离 器的安装焊盘不会缩短该距离。 在某些情况下印刷电路板上的爬电距离和间隙变得相等。 诸如在印刷电路板上插入凹槽的技术 用于帮助增加这些规格。 2. 这种耦合器只适用于在最大工作额定值范围内的基本电气绝缘。应通过适当的保护电路确保符合安全额定值。 3. 测试在空气或油中进行，以确定隔离屏障的固有浪涌抗扰度。 4. 表征电荷是由局部放电引起的放电电荷（pd） 。 5. 栅两侧的所有引脚连接在一起，形成双端子器件。 6 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS2062A 上海川土微电子有限公司 7.6. 安全相关认证 UL（认证中） 根据 UL 1577 器件认可程序认证 最大隔离耐压 VISO：2500VRMS 证书编号： Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 Preliminary TUV（认证中） 根据 EN61010-1:2010+A1 认证 2500VRMS 证书编号： 7 CA-IS2062A 上海川土微电子有限公司 Preliminary 7.7. 电气特性 测试时 VDDP 和 VDDL 短接，GNDP1 和 GND1 短接，VISOOUT 和 VISOIN 短接，GNDP2 和 GND2 短接，除非有额外说明，本表格数据均为建议 工作条件下的测试结果。所有典型值在 VDDP = VDDL = 5V，TA = 25°C 下测得（除非另有说明）。 参数 测试条件 最小值 典型值 最大值 单位 输入输出特性 105 150 显性状态，TXD = 0V，RL = 60Ω IVDDP mA 逻辑侧供电电流 10 20 隐形状态，TXD = VDDL 隔离电源 VISO VDDPUVLO+ VDDPUVLOVDDPUVLO_HYS VDDLUVLO+ VDDLUVLOVDDLUVLO_HYS 隔离输出电压 欠压锁定上升阈值 欠压锁定下降阈值 欠压锁定迟滞窗口 欠压锁定上升阈值 欠压锁定下降阈值 欠压锁定迟滞窗口 IISO = 0 到 80mA，VDDP = VDDL = 5V VDDP 电源 4.5 2.5 2.1 VDDL 电源 2.05 1.9 5.0 2.7 2.3 0.4 2.25 2.1 0.15 5.5 2.9 2.5 2.45 2.3 V V V 驱动器 VO(D) 总线输出电压（显性） VO(R) 总线输出电压（隐性） VOD(D) 差分输出电压（显性） VOD(R) 差分输出电压（隐性） VOC(D) IIH IIL 共模输出电压（显性） 高电平输入电流 TXD 低电平输入电流 TXD IOS(SS) 短路输出电流 CMTI 共模瞬态抑制比 CANH VI = 0V，RL = 60Ω， CANL 见图 8-1 和图 8-2 VI = VDDL，RL = 60Ω，见图 8-1 和图 8-2 VI = 0V，RL = 60Ω，见图 8-1、图 8-2 和图 8-3 VI = 0V，RL = 45Ω，见图 8-1、图 8-2 和图 8-3 VI = VDDL，RL = 60Ω，见图 8-1 和图 8-2 VI = VDDL，无负载，见图 8-1 和图 8-2 见图 8-4 TXD = VDDL TXD = 0V VCANH = –30V，CANL 开路，见图 8-5 VCANH = 30V，CANL 开路，见图 8-5 VCANL = –30V，CANH 开路，见图 8-5 VCANL = 30V，CANH 开路，见图 8-5 VTEST = ±1kV，见图 8-12 2.9 0.5 2 1.5 1.3 –80 –50 2 2.5 2.5 4.5 2 3 3 3 80 50 3 20 –20 –105 5 –5 V V V V mV mV V µA µA mA 105 ±100 ±150 kV/µs 接收器 VIT 接收器输入阈值电压 VHYS 输入阈值迟滞 VCM = –20V 到 20V VCM = –30V 到 30V 逻辑高电平输出电压 RXD IOH = –20µA，见图 8-6 VOL 逻辑低电平输出电压 RXD CI CID RIN RID 单端对地电容 差分输入电容 单端输入电阻 差分输入电容 输入电阻匹配(1 – [RIN(CANH)/RIN(CANL)]) 共模瞬态抑制比 RI(M) CMTI 0.9 1.0 120 IOH = –4mA，见图 8-6 VOH 0.5 0.4 VDDL – 0.4 VDDL – 0.1 V V mV 4.8 V 5 0.2 0 24 12 0.4 0.1 IOH = 4mA，见图 8-6 IOH = 20µA，见图 8-6 CANH 或 CANL 对 GND2 CANH 和 CANL 之间 TXD = VDDL，CANH 或 CANL 对 GND2 TXD = VDDL，CANH 和 CANL 之间 10 20 40 80 VCANH = VCANL –2% 2% VTEST = ±1kV，见图 8-12 ±100 V pF pF kΩ kΩ ±150 kV/µs 180 15 °C °C 过温保护 TSD TSDHYS 8 热关断温度 热关断迟滞 温度上升 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS2062A 上海川土微电子有限公司 7.8. Preliminary 时序特性 测试时 VDDP 和 VDDL 短接，GNDP1 和 GND1 短接，VISOOUT 和 VISOIN 短接，GNDP2 和 GND2 短接，除非有额外说明，本表格数据均为建议 工作条件下的测试结果。所有典型值在 VDDP = VDDL = 5V，TA = 25°C 下测得（除非另有说明）。 参数 测试条件 最小值 典型值 最大值 单位 收发器 tloop1 tloop2 总环路延时 总环路延时 隐性到显性， RL = 60Ω，CLD = 100pF，见图 8-7 显性到隐性， RL = 60Ω，CLD = 100pF，见图 8-7 165 185 255 255 55 65 35 50 6.8 100 110 70 100 10 95 105 2.5 2.5 165 175 6 6 ns ns 驱动器 tPLH tPHL tr tf tTXD_DTO1 TXD 传输延时（隐性到显性） TXD 传输延时 （显性到隐性） 差分输出信号上升时间 差分输出信号下降时间 TXD 显性超时保护时间 RL = 60Ω，CL = 100pF，见图 8-8 2.5 RL = 60Ω，CL = 100pF，见图 8-9 ns ms 接收器 RXD 传输延时（隐性到显性） RXD 传输延时 （显性到隐性） RXD 输出信号上升时间 RXD 输出信号下降时间 CAN FD 时序 tPLH tPHL tr tf Tbit(BUS) 传输隐性位宽 Tbit(RXD) RXD 引脚位宽 Δtrec 脉冲偏差 CL = 15pF，见图 8-10 RL = 60Ω，CLD = 100pF，CL = 15pF，见图 8-11 Tbit(TXD) = 500ns Tbit(TXD) = 200ns Tbit(TXD) = 500ns Tbit(TXD) = 200ns Tbit(TXD) = 500ns Tbit(TXD) = 200ns 435 155 400 120 –65 –45 530 210 550 220 40 15 ns ns ns ns 备注： 1. 一旦 TXD 处于显性状态的时间超出 tTXD_DTO，TXD 超时检测电路将关闭驱动器从而释放总线，总线从显性状态转为隐性状态，以防 止由于本地失效而将总线一直锁定在显性状态。 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 9 CA-IS2062A 上海川土微电子有限公司 Preliminary 8. 参数测量信息 IO(CANH) CANH RL/2 II TXD VOD VO(CANH) RL/2 CANL VI VO(CANL) GND1 IO(CANL) VOC GND2 图 8-1 驱动器电压、电流测试条件 显性 （Dominant） 隐性 （Recessive） ~3.5V VO(CANH) ~2.5V ~1.5V VO(CANL) 图 8-2 总线逻辑状态的电压定义 CANH 0V 330Ω±1% TXD VOD 60Ω±1% 330Ω±1% CANL + - –30V VTEST 30V GND2 图 8-3 驱动器 VOD 测试电路@带共模负载 CANH 27Ω±1% TXD VOC(pp) 27Ω±1% CANL VI GND1 CL=47nF ± 20% VOC = [V O(CANL) + VO(CANH)] / 2 VOC GND2 图 8-4 驱动器输出电压峰值测试电路与波形 10 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS2062A 上海川土微电子有限公司 Preliminary IOS CANH TXD 0V or VDDL VO 30V CANL + - VI –30V or 30V or GND2 –30V 图 8-5 驱动器短路电流测试电路 VIC = [VI(CANL) + VI(CANH)] / 2 CANH IO VID RXD VI(CANH) CANL VO VI(CANL) GND2 GND1 VI TXD RXD VO Isolation Barrier 图 8-6 接收器输出电压、电流测试条件 VDDL TXD In tloop2 CANL RL 50% CLD 0V VOH RXD Out CANH 15 pF ± 20% tloop1 50% VOL GND1 图 8-7 环路延时（从 TXD 到 RXD）测试电路与波形 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 11 CA-IS2062A 上海川土微电子有限公司 Preliminary CANH TXD VDDL VOD CL=100pF±20% 60Ω±1% VI (Note2) VI VDDL/2 VDDL/2 tPLH tPHL CANL (Note1) 0V VO(D) 90% VO 10% tr GND1 VO(R) tf 备注： 信号源产生的输入脉冲有如下要求：脉冲重复率 PRR  125 kHz，50%占空比，上升时间 tr  6ns，下降时间 tf  6ns，输出阻抗 ZO = 50Ω； 负载电容 CL 包括仪器和夹具的寄生电容。 1. 2. 图 8-8 驱动器测试电路与时序图 CANH TXD VDDL VOD VI 60Ω±1% CL=100pF±20% (Note2) VI 0V CANL (Note1) VOD(D) VOD 900 mV 500 mV tTXD_DTO VOL GND1 备注： 信号源产生的输入脉冲有如下要求：脉冲重复率 PRR  125 kHz，50%占空比，上升时间 tr  6ns，下降时间 tf  6ns，输出阻抗 ZO = 50Ω； 负载电容 CL 包括仪器和夹具的寄生电容。 1. 2. 图 8-9 驱动显性超时保护时序图 CANH 3.5 V IO CANL VI (Note1) 1.5 V VI RXD tPLH CL = 15pF ± 20% VO (Note2) 2.4 V 2V VO VOH 90% 0.7VDDL 0.3VDDL 10% GND2 GND1 1.5 V tPHL tr tf VOL 备注： 信号源产生的输入脉冲有如下要求：脉冲重复率 PRR  125 kHz，50%占空比，上升时间 tr  6ns，下降时间 tf  6ns，输出阻抗 ZO = 50Ω； 负载电容 CL 包括仪器和夹具的寄生电容。 1. 2. 图 8-10 接收器测试电路与时序图 12 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS2062A 上海川土微电子有限公司 Preliminary CANH TXD RL CLD CANL RXD CL 70% TXD 30% 30% 5*tbit Tbit(TXD) Tbit(BUS) 900mV Vdiff 500mV 70% RXD Tbit(RXD) 30% 图 8-11 CAN FD 时序示意图 VISOOUT/VISOIN VDDP/VDDL 10μF 10μF 0.1μF 0.1μF TXD 0V RXD Isolation Barrier 2V 15pF ±20% CANL CANH VOH or VOL 60Ω GNDP2/GND2 GNDP1/GND1 VTEST 图 8-12 共模瞬态抑制比（CMTI）测试电路 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 13 CA-IS2062A Preliminary 9. 详细说明 9.1. 上海川土微电子有限公司 概述 CA-IS2062A 隔离型 CAN 收发器在总线侧与逻辑侧提供高达 2.5kVRMS 的电气隔离，该器件具有±150kV/μs 的共模瞬 态抑制比，允许高达 5Mbps 的数据跨过绝缘栅进行传输。CA-IS2062A 内部集成隔离式 DC-DC 转换器，为总线侧提供隔 离的 5V 供电电压，省去了外部隔离电源，仅需少数几个去耦电容即可构成完备的隔离 CAN 接口。可靠的隔离特性和 高速通信能力使得 CA-IS2062A 能够在恶劣的环境下实现可靠的数据传输，适用于工业自动化、楼宇自动化、光储充系 统等广泛应用。CA-IS2062A 的接收器输入端允许±30V 的共模输入，远超出 ISO 11898 规范定义的–2V 至+7V 的范围；总 线引脚 CANH 和 CANL 可承受高达±42V 的故障电压，为系统提供有效的过压保护。此外，当 CANH/CANL 发生短路故障 时，驱动器限流保护电路会将驱动器输出限流，而热关断保护电路则在检测到器件过热时，将驱动器输出强制设成高 阻态，避免器件产生过大功耗导致热损坏。驱动器显性超时保护电路用于防止总线因为 TXD 一直拉低而导致总线闭锁， 能够及时释放总线。 CA-IS2062A 采用 LGA16 超紧凑型封装，能够显著节省 PCB 布板空间，支持从–40°C 至 125°C 的工业扩展温度范围。 9.2. 总线状态 CAN 总线具有两个状态：显性状态和隐性状态。显性状态下（“0”位，用于确定信息发送的优先级），CANH-CANL 之间的差分电压介于 1.5V 至 3V（高于 1V） ，该状态对应于 TXD/RXD 的逻辑“0”；隐性状态下（ “1”位，总线空闲状 态） ，总线通过内部电路拉至 VISOIN/2，CANH-CANL 之间的差分电压介于–80mV 至+80mV，或接近 0V（低于 0.4V，取 决于总线负载） ，该状态对应于 TXD/RXD 的逻辑“1” ，如图 8-2 所示。 9.3. 器件保护功能 9.3.1. 信号隔离和电源隔离 CA-IS2062A 器件内部集成数字隔离器，采用基于开关键控（OOK）调制的电容隔离技术，在逻辑侧与总线侧提供 高达 2.5kVRMS 的电气隔离，允许两侧电路工作在不同的电源域；内部 DC-DC 转换器则提供电源隔离，产生 5V 输出用作 总线侧供电，进一步简化隔离接口设计。 9.3.2. 热关断保护 CA-IS2062A 内部集成热关断保护，当器件的结温超出热关断温度 TSD（180°C，典型值） 时，输出电压 VISOOUT 关 断，驱动器输出关闭。一旦结温降低到正常工作范围 （165°C，典型值），器件自动退出热关断状态，VISOOUT 和驱动器 输出均恢复到正常状态。 9.3.3. 限流保护 CA-IS2062A 器件的驱动器提供输出短路保护，一旦发生输出短路到电源或地故障时，驱动器将限制输出电流，此 时有可能消耗较大的电源电流使器件结温升高，触发热关断功能，为输出短路提供了二次防护。一旦输出短路故障解 除，驱动器将退出限流保护状态。 9.3.4. 驱动器显性超时保护 CA-IS2062A 的 CAN 驱动器具有显性超时保护功能，超时时间为 tTXD_DTO，由此防止由于 CAN 控制器故障而将总线钳 制在低电平（对应总线的显性状态） 。当 TXD 保持低电平的时间超出 tTXD_DTO 时，器件关闭驱动器，将总线释放到隐性 状态。当出现显性超时故障后，器件在 TXD 信号的上升沿处重新使能驱动器。 驱动器超时保护时间限制了 CA-IS2062A 的最小数据传输速率，按照 CAN 总线通信协议，允许在最差工作环境下连 续发送 11 个“显性”位，据此可以估算出 CA-IS2062A 所允许的最低速率限定为：11bits / tTXD_DTO = 11/2.5ms = 4.4kbps。 14 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS2062A 上海川土微电子有限公司 9.4. 器件功能模式 Preliminary 9.4.1. 驱动器 驱动器将来自 CAN 控制器的单端输入信号（TXD）转换成差分输出 CANH 和 CANL，真值表如表 9-1 所示。驱动器 显性超时保护确保显性电平持续时间未超出 tTXD_DTO 的前提下，驱动器处于正常工作状态。CANH 和 CANL 输出具有短路 限流保护和热关断保护，能够限制器件的最大功耗防止热损坏。 表 9-1 驱动器真值表 1 上电 输入 TXD2 Low Low 断电 H 或开路 X VDDP 和 VDDL 输出 TXD 低电平时间 CANH H VISOIN/2 VISOIN/2 Hi-Z < tTXD_DTO > tTXD_DTO X X CANL L VISOIN/2 VISOIN/2 Hi-Z 总线状态 显性 隐性 隐性 Hi-Z 备注： 1. X = 无关；H = 高电平；L = 低电平；Hi-Z = 高阻。 2. TXD 引脚内部弱上拉至 VDDL。 9.4.2. 接收器 接收器将总线的差分输入（CANH 和 CANL）转换成 CAN 控制器需要的单端信号 RXD，内部比较器检测总线差分电 压 VID = (VCANH – VCANL)，当 VID > VIT+时，RXD 输出逻辑低电平；当 VID < VIT–，RXD 输出逻辑高电平；当 CANH 和 CANL 短 路、开路或者总线处于空闲状态时，RXD 输出高电平，真值表如表 9-2 所示。 表 9-2 接收器真值表 VID = VCANH – VCANL VCM = –20V 到 20V VID ≥ 0.9V 0.5V < VID < 0.9V VID ≤ 0.5V VCM = –30V 到 30V VID ≥ 1V 0.4V < VID < 1V VID ≤ 0.4V VID ≈ 0V Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 总线状态 RXD 显性 不确定 隐性 开路、短路或者总线空闲 低电平 不确定 高电平 高电平 15 CA-IS2062A 上海川土微电子有限公司 Preliminary 10. 应用信息 10.1. 应用概述 CT RT/2 3.3V GPIO1 RXD NC NC CANH NC CANL RT/2 MCU TXD GPIO2 HV GNDP1 10μF CA-IS2062A Top View NC GNDP2 0.1μF 5V 0.1μF VDDP VISOOUT VDDL VISOIN 10μF PMU 3.3V 1μF 1μF GND1 RT/2 RT/2 GND2 CT 图 10-1 典型应用电路 CAN 接口由于其灵活的优先级管理和出色的仲裁能力而广泛用于工业领域，而多数工业系统高低压供电电源并存， 隔离成为必要的选项，为低压侧工作的低压器件提供必要的电气保护。CA-IS2062A 是上述应用的理想选择，采用 LGA16 超紧凑型封装，能够显著节省 PCB 布板空间，同时提供电源隔离和信号隔离，仅需外部少数的几个去耦电容即 可构成完整的 CAN 隔离接口，典型应用电路如图 10-1 所示。 在逻辑侧，VDDL 和 VDDP 可以分开，其中 VDDP 为 5V，为内部的 DC-DC 转换器提供输入电压从而产生总线侧的供 电电压；VDDL 可以和低压的 CAN 控制器共电源，例如使用 3.3V 的电压（最低可以到 2.5V），这样配置可以省去传统应 用中低压控制器和 CAN 收发器之间信号交互所需的电平移位器，节省物料清单。 CA-IS2062A 能够支持高达 5Mbps 的 CAN FD 数据传输速率，需要注意的是总线网络的最高速率还受限于总线负载、 节点数、电缆长度以及匹配等因素。设计 CAN 总线网络时必须考虑信号在电缆上的损耗、寄生负载、延时、网络的不 均衡性、地电位偏差以及信号完整性，因此在实际系统中的最高速率和最远传输距离常常低于理论值，在实际应用中 可以根据实际情况适当降低 CAN FD 的数据传输速率。 根据 ISO11898-2 标准，CAN 总线的最高节点数为 30。CA-IS2062A 具有较高的输入阻抗，通过谨慎设计网络布局， 可以允许多达 110 个节点挂接在同一 CAN 总线上。 10.2. 多节点组网 在多节点 CAN 总线网络中，保持线路阻抗均匀和连续非常重要，由此需要提供适当的终端匹配。网络拓扑不能使 用星形、树形或环形架构，在网络相距最远的两个端点之间，挂接任何一个节点都会产生一个“接头”，而高速信号 在这些电缆“接头”上将产生信号反射，在总线上引入干扰。设计中需要使用尽可能短的电缆挂接每个节点（即控制 图 10-2 中所示的分支长度 Lstub） ，尤其是对于高速传输网络。CAN 总线的典型拓扑如图 10-2 所示，在总线的两个终端 节点建议采用终端电阻（RT）加共模电容（CT）的方式进行匹配，其中 RT 应该和线缆的特征阻抗匹配，典型值为 120Ω， 16 Copyright © 2024, Chipanalog Incorporated 上海川土微电子有限公司 CA-IS2062A 上海川土微电子有限公司 Preliminary 共模电容 CT 推荐值为 4.7nF，加在两个典型值为 60Ω 的终端电阻之间，可以滤除总线上的共模噪声，改善总线通信时 的电磁辐射。 RXD TXD VISOOUT/VISOIN CANH CANH RT/2 RT/2 RT/2 CT GND2 GND4 CT CANL GND1 RT/2 RXD TXD CANL GND2 GND4 VDDP VDDL VDDL VDDP Isolation Barrier VISOOUT/VISOIN Isolation Barrier VDDP VDDL GND5 VISOOUT/VISOIN Isolation Barrier Lstub RXD TXD GND6 CANH CANL GND3 图 10-2 CAN 总线典型拓扑