CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
上海川土微电子有限公司
Version 1.00
CA‐IS372xC 通用双通道数字隔离器
1.
产品特性
•
•
•
•
•
•
•
•
•
信号传输速率：DC to 40Mbps
宽电源电压范围：3.0V to 5.5V
宽温度范围：‐40°C to 125°C
无需启动初始化
施密特触发器输入
默认输出高电平和低电平选项
优异的电磁抗扰度
高 CMTI：±150kV/µs（典型值）
低功耗（典型值）：
▪
电流为 2.6mA/通道（@5V，1Mbps ）
▪
电流为 5.2mA/通道（@5V，40Mbps ）
精确时序（典型值）：
▪
22ns 传播延迟
▪
3ns 脉冲宽度失真
▪
1ns 传播延迟偏差
▪
20ns 最小脉冲宽度
最高可达 5kVRMS 的隔离电压
隔离栅寿命：>40 年
窄体 SOIC8 (S)，宽体 SOIC8‐WB (G)封装和宽体
•
•
•
•
•
件版本均具有施密特触发器输入，可实现高抗噪性能。
每个隔离通道的逻辑输入和输出缓冲器之间均由二氧化
硅 （SiO2）绝缘栅隔离。 CA‐IS3720C 器件具有两个前向
双通道，CA‐IS3721C 具有一个前向通道和一个反向通道，
CA‐IS3722C 和 CA‐IS3721C 通道排序相反，具有一个反向
通道和一个前向通道。所有器件都具有故障安全模式选
项。 如果输入侧电源掉电或信号丢失，对于后缀为 L 的
器件，默认输出为低，对于带有后缀 H 的器件，默认输
出为高。
CA‐IS372xC 器件具有高绝缘能力，有助于防止数据总线
或其他电路上的噪声和浪涌进入本地接地端，从而干扰
或损坏敏感电路。 高 CMTI 能力有望保证数字信号的正
确传输。 CA‐IS372xC 器件采用 8 脚窄体 SOIC，8 脚宽体
SOIC 和 16 脚宽体 SOIC 封装。 其中，窄体封装的器件
具有 3.75kVRMS 的隔离耐压等级，宽体封装的器件则支
持高达 5kVRMS 的隔离耐压等级。
器件信息
零件号
SOIC16‐WB (W)，符合 RoHS 标准
安规认证
▪
DIN V VDE V 0884‐17:2021‐10 认证
▪
UL1577 器件程序认证
2.
应用
•
•
•
•
•
•
工业自动化
电机控制
医疗电子
隔离开关电源
太阳能逆变器
隔离 ADC, DAC
3.
概述
CA‐IS372xC 是一款高性价比两通道数字隔离器，具有精
确的时序特性和低电源损耗。在隔离 CMOS 数字 I/O 时，
CA‐IS372xC 器件可提供高电磁抗扰度和低辐射。所有器
Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
CA‐IS3720C,
CA‐IS3721C,
CA‐IS3722C
封装
封装尺寸(标称值)
SOIC8 (S)
4.90 mm × 3.90 mm
SOIC8‐WB (G)
5.85 mm ×7.50 mm
SOIC16‐WB (W) 10.30mm ×7.50 mm
简化通道结构图
Channel B side
Channel A side
Schmitt Trigger
Mixer
Driver
Isolation
Barrier
VIN
GNDA
VOUT
Driver
RX
GNDB
通道 A 和 B 被隔离电容隔开。
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
Version 1.00
4.
上海川土微电子有限公司
订购指南
表 4‐1 有效订购零件编号
型号
输入通道数
A 侧
输入通道数
B 侧
故障安全输出状态
额定耐压(kVRMS)
封装
CA‐IS3720CLS
2
0
低
3.75
SOIC8 (S)
CA‐IS3720CLG
2
0
低
5.0
SOIC8‐WB (G)
CA‐IS3720CHS
2
0
高
3.75
SOIC8 (S)
CA‐IS3720CHG
2
0
高
5.0
SOIC8‐WB (G)
CA‐IS3721CLS
1
1
低
3.75
SOIC8 (S)
CA‐IS3721CLG
1
1
低
5.0
SOIC8‐WB (G)
CA‐IS3721CHS
1
1
高
3.75
SOIC8 (S)
CA‐IS3721CHG
1
1
高
5.0
SOIC8‐WB (G)
CA‐IS3722CLS
1
1
低
3.75
SOIC8 (S)
CA‐IS3722CLG
1
1
低
5.0
SOIC8‐WB (G)
CA‐IS3722CHS
1
1
高
3.75
SOIC8 (S)
CA‐IS3722CHG
1
1
高
5.0
SOIC8‐WB (G)
2 Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
上海川土微电子有限公司 Version 1.00
目录
1.
2.
3.
4.
5.
6.
7.
产品特性 ............................................................ 1
应用 .................................................................... 1
概述 .................................................................... 1
订购指南 ............................................................ 2
修订历史 ............................................................ 3
引脚功能描述 ..................................................... 4
产品规格 ............................................................ 6
7.1.
7.2.
7.3.
7.4.
7.5.
7.6.
7.7.
7.8.
绝对最大额定值 .............................................. 6
ESD 额定值 ......................................................... 6
建议工作条件 ..................................................... 6
热量信息............................................................. 7
额定功率............................................................. 7
隔离特性............................................................. 8
安全相关认证 ..................................................... 9
电气特性........................................................... 10
7.10.
8.
9.
VDDA = VDDB = 5V ± 10%, TA = ‐40 to 125°C ........ 10
VDDA = VDDB = 3.3V ± 10%, TA = ‐40 to 125°C ..... 10
电源电流特性 ................................................... 11
VDDA = VDDB = 5V ± 10%, TA = ‐40 to 125°C.... 13
VDDA = VDDB = 3.3V ± 10%, TA = ‐40 to 125°C 13
参数测量信息 ................................................... 14
详细说明 .......................................................... 16
9.1.
9.2.
9.3.
工作原理 .......................................................... 16
功能框图 .......................................................... 16
真值表 .............................................................. 17
应用电路 ................................................... 18
封装信息 ................................................... 19
10.
11.
11.1.
11.2.
11.3.
12.
13.
14.
VDDA = VDDB = 5V ± 10%, TA = ‐40 to 125°C ........ 11
VDDA = VDDB = 3.3V ± 10%, TA = ‐40 to 125°C ..... 12
时序特性 .......................................................... 13
7.10.1.
7.10.2.
1
7.8.1.
7.8.2.
7.9.
7.9.1.
7.9.2.
SOIC8 窄体外形尺寸 ........................................ 19
SOIC8 宽体外形尺寸 ........................................ 20
SOIC16 宽体外形尺寸 ...................................... 21
焊接信息 ................................................... 22
编带信息 ................................................... 23
重要声明 ................................................... 24
5.
修订历史
修订版本号
Version 1.00
修订内容
修订日期
2024/04/19
页码
NA
Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
3
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
Version 1.00
6.
上海川土微电子有限公司
引脚功能描述
CA‐IS3720C 8‐Pin SOIC Top View
1
VI1
2
TX
VI2
3
TX
GNDA
4
ISOLATION BARRIER
VDDA
8
VDDB
RX
7
VO1
RX
6
VO2
5
GNDB
8
VDDB
RX
7
VO1
TX
6
VI2
5
GNDB
8
VDDB
TX
7
VI1
RX
6
VO2
5
GNDB
CA‐IS3721C 8‐Pin SOIC Top View
1
VI1
2
TX
VO2
3
RX
GNDA
4
ISOLATION BARRIER
VDDA
CA‐IS3722C 8‐Pin SOIC Top View
1
VO1
2
RX
VI2
3
TX
GNDA
4
ISOLATION BARRIER
VDDA
图 6‐1 CA‐IS372xC SOIC8 窄体和宽体封装顶部视图
表 6‐1 CA‐IS372xC SOIC8 封装引脚功能描述
引脚名称
VDDA
VI1/VO1
VI2/VO2
GNDA
GNDB
VI2/VO2
VI1/VO1
VDDB
引脚编号
1
2
3
4
5
6
7
8
类型
电源
逻辑输入/输出
逻辑输入/输出
地
地
逻辑输入/输出
逻辑输入/输出
电源
描述
A 侧电源电压
CA‐IS3720C/21C A 侧逻辑输入/ CA‐IS3722C A 侧逻辑输出
CA‐IS3720C/22C A 侧逻辑输入/ CA‐IS3721C A 侧逻辑输出
A 侧接地基准点
B 侧接地基准点
CA‐IS3721C B 侧逻辑输入/CA‐IS3720C/22C B 侧逻辑输出
CA‐IS3722C B 侧逻辑输入/CA‐IS3720C/21C B 侧逻辑输出
B 侧电源电压
4 Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
上海川土微电子有限公司 Version 1.00
CA‐IS3720C 16‐Pin SOIC WB Top View
CA‐IS3721C 16‐Pin SOIC WB Top View
CA‐IS3722C 16‐Pin SOIC WB Top View
GNDB
GNDA
1
16
GNDB
GNDA
1
16
GNDB
NC
2
15
NC
NC
2
15
NC
NC
2
15
NC
VDDA
3
14
VDDB
VDDA
3
14
VDDB
VDDA
3
14
VDDB
VI1
4
TX
RX
13
VO1
VI1
4
TX
RX
13
VO1
VO1
4
RX
TX
13
VI1
VI2
5
TX
RX
12
VO2
VO2
5
RX
TX
12
VI2
VI2
5
TX
RX
12
VO2
NC
6
11
NC
NC
6
11
NC
NC
6
11
NC
GNDA
7
10
NC
GNDA
7
10
NC
GNDA
7
10
NC
NC
8
9
GNDB
NC
8
9
GNDB
NC
8
9
GNDB
ISOLATION BARRIER
16
ISOLATION BARRIER
1
ISOLATION BARRIER
GNDA
图 6‐2 CA‐IS372xC SOIC16 宽体封装顶部视图
表 6‐2 CA‐IS372xC SOIC16 宽体引脚功能描述
引脚名称
GNDA
NC
VDDA
VI1/VO1
VI2/VO2
GNDA
NC
GNDB
NC
VI2/VO2
VI1/VO1
VDDB
GNDB
引脚编号
1
2, 6
3
4
5
7
8
9
10, 11, 15
12
13
14
16
类型
地
‐‐
电源
逻辑输入/输出
逻辑输入/输出
地
‐‐
地
‐‐
逻辑输入/输出
逻辑输入/输出
电源
地
描述
A 侧接地基准点
无内部连接，可以连接至 VDDA 或者 GNDA 或者悬空
A 侧电源电压
CA‐IS3720C/21C A 侧逻辑输入/CA‐IS3722C A 侧逻辑输出
CA‐IS3720C/22C A 侧逻辑输入/CA‐IS3721C A 侧逻辑输出
A 侧接地基准点
该引脚内部连接至 GNDA，可以连接至 GNDA 或者悬空
B 侧接地基准点
无内部连接，可以连接至 VDDB 或者 GNDB 或者悬空
CA‐IS3721C B 侧逻辑输入/CA‐IS3720C/22C B 侧逻辑输出
CA‐IS3722C B 侧逻辑输入/CA‐IS3720C/21C B 侧逻辑输出
B 侧电源电压
B 侧接地基准点
Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
5
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
Version 1.00
7. 产品规格
7.1.
上海川土微电子有限公司
绝对最大额定值 1
参数
最小值
最大值
单位
‐0.5
7.0
V
VDDA, VDDB
电源电压 2
3
‐0.5
VDDI + 0.5
V
VIN
输入电压 VIx
‐20
20
mA
IO
输出电流
150
°C
TJ
结温
‐65
150
°C
TSTG
存储温度范围
备注:
1. 等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规
范操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。
2. 除差分 I / O 总线电压以外的所有电压值，均相对于本地接地端子（GNDA 或 GNDB），并且是峰值电压值。
3. 最大电压不得超过 7 V。
7.2.
ESD 额定值
人体模型（HBM）, 根据 ANSI/ESDA/JEDEC JS‐001,同侧引脚
组件充电模式（CDM）, 根据 JEDEC specification JESD22‐C101, 所有引脚
VESD 静电放电
数值
单位
±8000
±2000
V
7.3.
建议工作条件
VDDA, VDDB
VDD（UVLO+）
VDD（UVLO‐）
VHYS（UVLO）
参数
电源电压
VDD 电源电压上升时的欠压阈值
VDD 电源电压下降时的欠压阈值
VDD 迟滞欠压阈值
IOH
高电平输出电流
IOL
低电平输出电流
VDDO1 = 5V
VDDO1 = 3.3V
VDDO1 = 5V
VDDO1 = 3.3V
VIH
输入阈值逻辑高电平
VIL
输入阈值逻辑低电平
DR
信号传输速率
TA
环境温度
备注:
1.
VDDO = 输出侧 VDD
2.
VDDI = 输入侧 VDD
最小值
3.0
2.55
2.35
150
‐4
‐2
0.7 × VDDI2
0
0
‐40
典型值
3.3
2.7
2.5
200
27
最大值
5.5
2.85
2.65
270
4
2
VDDI2
0.3 × VDDI2
40
125
单位
V
V
V
mV
mA
mA
V
V
Mbps
°C
6 Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
上海川土微电子有限公司 Version 1.00
7.4. 热量信息
热量表
RθJA
CA‐IS372xC
IC 结至环境的热阻
SOIC8‐NB(S)
109.0
SOIC8‐WB(G)
92.3
SOIC16‐WB(W)
83.4
单位
°C/W
7.5.
额定功率
参数
CA‐IS3720C
PD
最大功耗
PDA
A 侧的最大功耗
PDB
B 侧的最大功耗
CA‐IS3721C
PD
最大功耗
PDA
A 侧的最大功耗
PDB
B 侧的最大功耗
CA‐IS3722C
PD
最大功耗
PDA
A 侧的最大功耗
PDB
B 侧的最大功耗
测试条件
VDDA = VDDB = 5.5V，CL = 15pF，TJ = 150°C，
输入 20MHz、50% 占空比方波
上海川土微电子有限公司
最大值
单位
60
20
40
mW
mW
mW
VDDA = VDDB = 5.5V，CL = 15pF，TJ = 150°C，
输入 20MHz、50% 占空比方波
60
30
30
mW
mW
mW
VDDA = VDDB = 5.5V，CL = 15pF，TJ = 150°C，
输入 20MHz、50% 占空比方波
60
30
30
mW
mW
mW
Copyright © 2023, Chipanalog Incorporated
最小值 典型值
7
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
Version 1.00
7.6. 隔离特性
参数
CLR
CPG
DTI
CTI
外部气隙（间隙）1
外部爬电距离 1
隔离距离
相对漏电指数
材料组
IEC 60664‐1 过压类别
最大工作隔离电压
VIOTM
最大瞬态隔离电压
测量输入端至输出端，隔空最短距离
测量输入端至输出端，沿壳体最短距离
最小内部间隙 （内部距离)
DIN EN 60112 (VDE 0303‐11); IEC 60112
依据 IEC 60664‐1
额定市电电压≤ 300 VRMS
额定市电电压≤ 600 VRMS
额定市电电压 ≤ 1000 VRMS
交流电压(双极)
交流电压; 时间相关的介质击穿 (TDDB) 测试
直流电压
VTEST = VIOTM,
t = 60s (认证);
VTEST = 1.2 × VIOTM,
t= 1 s (100% 产品测试)
测试方法根据 IEC 62368‐1，1.2/50μs 波形
测试方法根据 IEC 62368‐1，1.2/50μs 波形， VIOSM ≥
1.3 x VIMP，在油中测试（认证）
方法 a，输入/输出安全测试子类 2/3 后，
Vini = VIOTM, tini = 60s;
Vpd(m) = 1.2 × VIORM, tm = 10s
方法 a，环境测试子类 1 后，
Vini = VIOTM, tini = 60s;
Vpd(m) = 1.6 × VIORM, tm = 10s
方法 b1, 常规测试 (100% 生产测试) 和前期 预处理(抽
样测试)
Vini = 1.2 × VIOTM, tini = 1s;
Vpd(m) = 1.875 × VIORM, tm = 1s
VIO = 0.4 × sin (2πft), f = 1MHz
VIO = 500V, TA = 25°C
VIO = 500V, 100°C ≤ TA ≤ 125°C
VIO = 500V at TS = 150°C
VIMP 最大脉冲电压
VIOSM
qpd
最大浪涌隔离电压 3
表征电荷 4
CIO
栅电容, 输入到输出 5
RIO
绝缘电阻 5
UL 1577
污染度
VISO
最大隔离电压
上海川土微电子有限公司
测试条件
DIN V VDE V 0884‐17:2021‐102
VIORM
最大重复峰值隔离电压
VIOWM
VTEST = VISO , t = 60 s (认证),
VTEST = 1.2 × VISO , t = 1 s (100%生产测试)
数值
G/W
S
8
4
8
4
28
28
>600
>600
I
I
I‐IV
I‐IV
I‐IV
I‐III
I‐III
n/a
单位
mm
mm
μm
V
1414
1000
1414
566
400
566
VPK
VRMS
VDC
7070
5300
VPK
8700
4077
VPK
11312
5300
VPK
≤5
≤5
≤5
≤5
≤5
≤5
~0.5
>1012
>1011
>109
2
~0.5
>1012
>1011
>109
2
pF
5000
3750
VRMS
pC
Ω
备注:
1.
根据应用的特定器件隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离
器的安装焊盘不会缩短该距离。 在某些情况下印刷电路板上的爬电距离和间隙相等。 在印刷电路板上插入凹槽的技术有助于提
高这些指标。
2.
该标准仅适用于安全等级内的安全电气绝缘。 应通过适当的保护电路确保符合安全等级。
3.
测试在空气或油中进行，以确定隔离屏障的固有浪涌抗扰度。
4.
表征电荷是由局部放电引起的放电电荷(pd)。
5.
栅两侧的所有引脚连接在一起，形成双端子器件。
8 Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
上海川土微电子有限公司 Version 1.00
7.7. 安全相关认证
VDE
根据 DIN EN IEC60747‐17(VDE 0884‐17):2021‐10;
EN IEC60747‐17:2020+AC:2021 认证
增强绝缘（SOIC8‐WB/ SOIC16‐WB）:
VIORM: 1414VPK
VIOTM: 7070VPK
VIOSM: 11312VPK
UL (Pending)
UL 1577 器件程序认证
SOIC8: 3750VRMS;
SOIC8‐WB: 5000VRMS;
SOIC16‐WB: 5000VRMS
基本绝缘（SOIC8）：
VIORM: 566VPK
VIOTM: 5300VPK
VIOSM: 5300VPK
证书编号：
增强绝缘：40057278
基本绝缘：40052786
证书编号：
Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
9
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
Version 1.00
7.8. 电气特性
7.8.1.
上海川土微电子有限公司
VDDA = VDDB = 5V ± 10%, TA = ‐40 to 125°C
VOH
参数
输出电压逻辑高电平
VOL
输出电压逻辑低电平
测试条件
VIT+(IN) 输入阈值逻辑高电平
VIT‐(IN)
输入阈值逻辑低电平
IIH
输入高电平漏电流
IIL
输入低电平漏电流
ZO
输出阻抗 2
CMTI
共模瞬变抗扰度
最小值
典型值
IOH = ‐4mA；图 8‐1
VDDO1 ‐ 0.4
VDDO1 ‐ 0.2
IOL = 4mA；图 8‐1
0.7 × VDDI
‐20
100
VIH = VDDI1 at VIx
VIL = 0V at VIx
VI = VDDI1 or 0V, VCM = 1200V；图 8‐3
VI = VDD/2 + 0.4×sin(2πft), f = 1MHz, VDD = 5V
3
CI
输入电容
备注:
1. VDDI = 输入侧 VDD，VDDO = 输出侧 VDD。
2. 正常隔离器通道的输出阻抗约为 50Ω±40%。
3. 从引脚到地测量。
7.8.2.
最大值
单位
0.2
50
150
2
0.4
0.3 × VDDI
20
V
V
V
V
µA
µA
Ω
kV/µs
pF
最大值
单位
0.4
0.3 × VDDI
20
V
V
V
V
µA
µA
Ω
kV/µs
pF
VDDA = VDDB = 3.3V ± 10%, TA = ‐40 to 125°C
VOH
参数
输出电压逻辑高电平
VOL
输出电压逻辑低电平
测试条件
VIT+(IN) 输入阈值逻辑高电平
VIT‐(IN)
输入阈值逻辑低电平
IIH
输入高电平漏电流
IIL
输入低电平漏电流
ZO
输出阻抗 2
CMTI
共模瞬变抗扰度
最小值
典型值
IOH = ‐2mA；图 8‐1
VDDO1 ‐ 0.4
VDDO1 ‐ 0.2
IOL = 2mA；图 8‐1
0.7 × VDDI
‐20
100
0.2
50
150
2
VIH = VDDI1 at VIx
VIL = 0V at VIx
VI = VDDI1 or 0V, VCM = 1200V；图 8‐3
VI = VDD/2 + 0.4×sin(2πft), f = 1MHz, VDD = 3.3V
3
CI
输入电容
备注:
1. VDDI = 输入侧 VDD，VDDO = 输出侧 VDD。
2. 正常隔离器通道的输出阻抗约为 50Ω±40%。
3. 从引脚到地测量。
10 Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
上海川土微电子有限公司 Version 1.00
7.9. 电源电流特性
7.9.1.
VDDA = VDDB = 5V ± 10%, TA = ‐40 to 125°C
参数
CA‐IS3720C
电源电流 –直流信号
电源电流 – 交流信号
测试条件
电源电流
最小值
典型值
最大值
单位
1Mbps
(500kHz)
10Mbps
(5MHz)
40Mbps
(20MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.0
2.9
3.8
3.1
2.5
3.1
3.0
3.9
3.4
6.5
2.1
5.0
6.3
5.3
4.4
5.3
5.1
6.5
5.7
10.4
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
40Mbps
(20MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.8
1.9
3.3
3.4
2.6
2.7
3.3
3.4
5.3
5.4
3.4
3.5
4.9
5.0
5.4
5.5
6.5
6.6
9.5
9.6
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
40Mbps
(20MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.8
1.9
3.3
3.4
2.6
2.7
3.3
3.4
5.3
5.4
3.4
3.5
4.9
5.0
5.4
5.5
6.5
6.6
9.5
9.6
mA
VIN = 0V (CA‐IS3720CL);
VIN = VDDI1 (CA‐IS3720CH)
VIN = VDDI1 (CA‐IS3720CL);
VIN = 0V (CA‐IS3720CH)
所有通道输入 50%占空比，幅值
为 5V 的方波；每个通道 CL = 15pF
CA‐IS3721C
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA‐IS3721CL);
VIN = VDDI1 (CA‐IS3721CH)
VIN = VDDI1 (CA‐IS3721CL);
VIN = 0V (CA‐IS3721CH)
所有通道输入 50%占空比，幅值
为 5V 的方波；每个通道 CL = 15pF
CA‐IS3722C
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA‐IS3722CL);
VIN = VDDI1 (CA‐IS3722CH)
VIN = VDDI1 (CA‐IS3722CL);
VIN = 0V (CA‐IS3722CH)
所有通道输入 50%占空比，幅值
为 5V 的方波；每个通道 CL = 15pF
备注:
1.
VDDI = 输入侧 VDD
Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
11
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
Version 1.00
7.9.2. VDDA = VDDB = 3.3V ± 10%, TA = ‐40 to 125°C
参数
上海川土微电子有限公司
测试条件
电源电流
最小值
典型值
最大值
单位
1Mbps
(500kHz)
10Mbps
(5MHz)
40Mbps
(20MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.0
2.8
3.7
3.0
2.4
3.0
2.8
3.4
3.2
5.0
2.1
4.8
6.2
5.1
4.2
5.1
4.8
5.7
5.4
8.7
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
40Mbps
(20MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.8
1.8
3.1
3.2
2.5
2.6
3.0
3.1
4.3
4.4
3.2
3.2
4.9
5.0
5.4
5.4
6.0
6.1
8.0
8.1
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
40Mbps
(20MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.8
1.8
3.1
3.2
2.5
2.6
3.0
3.1
4.3
4.4
3.2
3.2
4.9
5.0
5.4
5.4
6.0
6.1
8.0
8.1
mA
CA‐IS3720C
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA‐IS3720CL);
VIN = VDDI1 (CA‐IS3720CH)
VIN = VDDI1 (CA‐IS3720CL);
VIN = 0V (CA‐IS3720CH)
所有通道输入 50%占空比，幅值为
3.3V 的方波；每个通道 CL = 15pF
CA‐IS3721C
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA‐IS3721CL);
VIN = VDDI1 (CA‐IS3721CH)
VIN = VDDI1 (CA‐IS3721CL);
VIN = 0V (CA‐IS3721CH)
所有通道输入 50%占空比，幅值为
3.3V 的方波；每个通道 CL = 15pF
CA‐IS3722C
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA‐IS3722CL);
VIN = VDDI1 (CA‐IS3722CH)
VIN = VDDI1 (CA‐IS3722CL);
VIN = 0V (CA‐IS3722CH)
所有通道输入 50%占空比，幅值为
3.3V 的方波；每个通道 CL = 15pF
备注:
1.
VDDI = 输入侧 VDD
12 Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
上海川土微电子有限公司 Version 1.00
7.10. 时序特性
7.10.1. VDDA = VDDB = 5V ± 10%, TA = ‐40 to 125°C
参数
测试说明
最小值
典型值
最大值
0
40
DR
数据速率
20
PWmin
最小脉宽
22
35
tPLH, tPHL 传播延迟
图 8‐1
2.5
7
PWD
脉冲宽度失真 |tPLH ‐ tPHL|
1
3
tsk(o)
通道与通道输出偏移时间 1
同方向通道
1
7
tsk(pp)
片与片之间通道输出偏移时间 2
2.5
4.8
t r
输出上升时间
图 8‐1
2.5
4.8
tf
输出下降时间
图 8‐1
10
15
tDO
从输入电源掉电到默认输出延迟时间
图 8‐2
25
37
tSU
启动时间
备注:
1. tsk(o) 为所有驱动的输入连接在一起的单个器件的输出在驱动相同负载时沿相同方向切换的输出之间的偏差
2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意端口之间传播延迟时间的差值
单位
Mbps
ns
ns
ns
ns
ns
ns
ns
ns
µs
7.10.2. VDDA = VDDB = 3.3V ± 10%, TA = ‐40 to 125°C
参数
测试说明
最小值
典型值
最大值
0
40
DR
数据速率
20
PWmin
最小脉宽
22
35
tPLH, tPHL 传播延迟
图 8‐1
3
7
PWD
脉冲宽度失真 |tPLH ‐ tPHL|
1
1
3
tsk(o)
通道到通道输出偏移时间
同方向通道
1
7
tsk(pp)
片与片之间通道输出偏移时间 2
2.5
4.8
t r
输出上升时间
图 8‐1
2.5
4.8
tf
输出下降时间
图 8‐1
10
15
tDO
从输入电源掉电到默认输出延迟时间
图 8‐2
25
37
tSU
启动时间
备注:
1. tsk(o) 为所有驱动的输入连接在一起的单个器件的输出在驱动相同负载时沿相同方向切换的输出之间的偏差
2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意端口之间传播延迟时间的差值
单位
Mbps
ns
ns
ns
ns
ns
ns
ns
ns
µs
Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
13
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
Version 1.00
上海川土微电子有限公司
参数测量信息
Isolation Barrier
8.
IN
VIN1
OUT
50%
VIN
VOUT
tPHL
tPLH
CL2
50Ω
50%
90%
VOUT
50%
50%
10%
tf
tr
备注:
1.
信号发生器产生输入信号 VIN 具有以下约束条件：波形频率≤100kHz，占空比 50%，tr≤3ns，tf≤3ns。由于波形发生器的输出阻抗 Zout
= 50Ω，图中的 50Ω 电阻是用来匹配，在实际应用中不需要。
2.
CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升/下降时间，因此它是时序特性测量的关键因素。
图 8‐1 时序特性测试电路和电压波形
VDDI
VDDO
VDDI
VDDO
IN = 0 V for CA‐IS372xCH
IN = VDDI for CA‐IS372xCL
Isolation Barrier
2.5V
IN
OUT
0V
VOUT
tDO
Default High for CA‐IS372xCH
CL1
VOH
VOUT
50%
Default Low for CA‐IS372xCL
VOL
备注:
1.
CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升/下降时间，因此它是时序特性测量的关键因素。
2.
电源电压斜率速率 = 10mV/ns
图 8‐2 默认输出延迟时间测试电路和电压波形
14 Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
上海川土微电子有限公司 Version 1.00
IN
CBP4
VDDO
Isolation Barrier
VDDI
OUT
VOUT3
CBP4
CL 2
High Voltage
Surge
Generator1
GNDI
GNDO
备注:
1.
高压浪涌脉冲发生器产生振幅>1kV，上升/下降时间150kV/μs 的重复高压脉冲。
2.
CL 是大约 15pF 的负载电容以及仪表电容。
3.
通过‐失败标准：每当高压浪涌到来时，输出必须保持稳定。
4.
CBP 是 0.1μF~1μF 的旁路电容。
图 8‐3 共模瞬变抗扰度测试电路
Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
15
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
Version 1.00
9.
上海川土微电子有限公司
详细说明
工作原理
CA‐IS372xC 系列产品采用全差分隔离电容技术。由 SiO2 构成的高压隔离电容为不同的电压域之间提供可靠的绝缘
屏障，并提供可靠的高频信号传输路径；为了保证稳定的数据传输质量，引入开关键控(OOK)调制解调技术。发射机
(TX)将输入信号调制到载波频率上，即 TX 在一个输入状态下通过隔离电容传递高频信号，而在另一个输入状态下无信
号通过隔离电容，然后接收机根据检测到的带内数据重建输入信号。这个架构为隔离的不同电压域之间提供了可靠的
数据传输路径，在启动时不需要考虑初始化。全差分的隔离电容架构可以最大限度地提高信号共模瞬态抗干扰能力。
CA‐IS372xC 系列产品采用先进的电路技术可以有效的抑制载波信号和 IO 开关引入的 EMI。相比于电感耦合隔离架
构，电容耦合架构具有更高的电磁抗干扰能力。OOK 调制方案消除了脉冲调制方案中可能出现的脉冲丢失引起的误码
现象。分别为单通道功能框图和 OOK 开关键控调制方案波形示意图。
9.2. 功能框图
9.1.
Isolation
Barrier
Transmitter (TX)
Receiver (RX)
Schmitt Trigger
Driver
VIN
Demodulator
Modulator
VOUT
RF Carrier
Generator
图 9‐1 单通道功能框图
VIN
Signal through
isolation barrier
VOUT
图 9‐2 OOK 开关键控调制方案波形示意图
16 Copyright © 2023, Chipanalog Incorporated
上海川土微电子有限公司
CA‐IS3720C, CA‐IS3721C, CA‐IS3722C
上海川土微电子有限公司 Version 1.00
9.3. 真值表
表 9‐1 为 CA‐IS372xC 器件真值表。
表 9‐1 真值表 1
VDDI
PU
PD
VDDO
PU
PU
输入(VIx)2
H
L
输出(VOx)
H
L
Open
Default
X
Default
模式
正常运行模式：
通道的输出跟随通道输入状态
默认输出故障安全模式：
如果通道的输入保持断开状态，则其输出将变为默认值
默认输出故障安全模式：
如果输入侧 VDD 未通电，则输出进入默认输出故障安全模式高电平
如果输出侧 VDD 未供电，则输出的状态不确定 3。
X
PD
X
Undetermined
备注:
1.
VDDI = 输入侧 VDD；VDDO = 输出侧 VDD；PU = 上电（VDD ≥ VDD（UVLO+））；PD = 断电（VDD ≤VDD（UVLO‐））；X = 无关；H = 高电平；L = 低电
平；Z = 高阻态。
2.
强驱动的输入信号可以通过内部保护二极管微弱地驱动浮动的 VDD，从而导致输出不确定。
3.
当电源电压 VDDI > VDD（UVLO+），VDDO
