CD4052BM/TR

CD4052 CD4052 2路四选一模拟开关 1、概 述 CD4052 是一块带有公共使能输入控制位的 2 路四选一模拟开关电路。每一个多路选择开关都有 四个独立的输入/输出（Y0 到 Y3）、一个公共的输入/输出端（Z）和选择输入端（A）。公共使能输入 控制位包括两个选择输入端 A0、A1 和一个低有效的使能输入端 E 。 每一路都包含了四个双向模拟开关，开关的一边连接到独立输入/输出（Y0 到 Y3） ，另一边连接 到公共输入/输出端（Z） 。 当 E 为低电平时，四个开关中的其中一个被 A0 和 A1 选通（低阻导通态）。当 E 为高电平时，所 有开关都处于高阻关断态，与 A0 和 A1 无关。 VDD 和 VSS 是连接到数字控制输入（A0、A1 和 E ）的电源电压。 （VDD－VSS）的范围是 3～9V，模拟输入输出（Y0～Y3 和 Z）能够在最高 VDD，最低 VEE 之间变 化。（VDD - VEE）不会超过 9V。 对于用做数字多路选择开关，VEE 和 VSS 是连在一起的（通常接地）。 CD4052 主要应用于模拟多路选择开关、数字多路选择开关及信号选通。 封装形式：DIP16 / SOP16 / SSOP16 / TSSOP16 2、功能框图及引脚说明 2.1、功能框图 http://www.hgsemi.com.cn 1 2018 AUG CD4052 电路图（一个开关） 逻辑图 http://www.hgsemi.com.cn 2 2018 AUG CD4052 2.2、引脚排列图 Y0B 1 16 VDD Y2B 2 15 Y2A ZB 3 14 Y1A Y3B 4 13 ZA Y1B 5 12 Y0A E VEE 6 11 Y3A 7 10 A0 VSS 8 9 A1 能 引脚 2.3、引脚说明 引脚 符 号 功 符 号 功 能 1 Y0B B 路独立输入/输出 9 A1 选择输入 2 Y2B B 路独立输入/输出 10 A0 选择输入 3 ZB A、B 路各自共用输入/输出 11 Y3A A 路独立输入/输出 4 Y3B B 路独立输入/输出 12 Y0A A 路独立输入/输出 5 Y1B B 路独立输入/输出 13 ZA A、B 路各自共用输入/输出 6 使能输入（低电平有效） 14 Y1A A 路独立输入/输出 7 E VEE 负电源电压 15 Y2A A 路独立输入/输出 8 VSS 接地 16 VDD 正电源电压 2.4、功能说明（真值表、逻辑关系等） 输入 沟道导通 E L A1 A0 L L Y0A-ZA; Y0B-ZB L L H Y1A-ZA; Y1B-ZB L H L Y2A-ZA; Y2B-ZB L H H Y3A-ZA; Y3B-ZB H × × 无 注：1. H 是高电平状态（较高的正电压） 2. L 是低电平状态（较低的正电压） 3.＂×＂是任意状态 http://www.hgsemi.com.cn 3 2018 AUG CD4052 3、电特性 3.1、 极限参数 符号 参数 条件 最小 最大 单位 VDD 电源电压范围 -0.5 +12 V VDD- VEE 电源电压范围 -0.5 +12 V 2 μA VDD+0.5 V IQ 静态电流 VI 输入电压范围 |IIH| 高电平输入电流 VDD=5V，VI= VDD 1 μA |IIL| 低电平输入电流 VDD=5V，VI= 0V 1 μA VIO 输入输出电压范围 VEE-0.5 VDD+0.5 V IIK 输入钳位电流 VI＜-0.5V 或 VI＞VDD+0.5V - ±20 mA IIOK 输入输出钳位电流 VIO＜VEE-0.5V 或 VIO＞VDD+0.5V - ±20 mA 开关导通电流 VO= -0.5V～VDD+0.5V - ±25 mA - ±50 mA 500 mW IT IDD，IGND PD VDD-VEE=12V -0.5 VDD 或 GND 电流 功耗 TSTG 贮存温度 -65 +150 ℃ TOP 工作温度 -40 +85 ℃ TL 焊接温度 10 秒 DIP 封装 245 SOP 封装 250 ℃ 3.2、推荐使用条件 符号 参数 条件 最小 典型 最大 单位 5.0 9.0 V VDD 电源电压 3.0 VEE 电源电压 -6.0 0 V VDD- VEE 电源电压 3.0 9.0 V VI 输入电压 0 - VDD V VIO 输入输出电压 VEE - VDD V VCC=3.0V - - 1000 ns VCC=5.0V - 500 ns VCC=6.0V - - 400 ns -40 - +85 ℃ tr,tf TOP 输入上升、下降时间 工作温度 http://www.hgsemi.com.cn 4 2018 AUG CD4052 3.3、电气特性 3.3.1、直流特性 参数 VDD - VEE (V) 符号 典型 最大 单 位 导通电阻 5 9 RON 350 80 2500 245 Ω 导通电阻 5 9 RON 115 50 340 160 Ω 导通电阻 5 9 RON 120 65 365 200 Ω 5 9 ΔRON 25 — 10 — 5 9 IOZZ — — — 1000 5 9 IOZY — — — 200 任意两个通道导 通电阻的差值 关断态漏电流 （所有通道关断） 关断态漏电流 （任一通道） 图1 http://www.hgsemi.com.cn Ω 条件 Vis=0～VDD－VEE 见图 1 Vis=0 见图 1 Vis=VDD－VEE 见图 1 Vis=0～VDD－VEE 见图 1 nΑ E 处于 VDD nΑ E 处于 VEE 导通电阻的测试 5 2018 AUG CD4052 图2 导通电阻是输入电压的函数（Iis=200μΑ VSS=VEE=0V） 3.3.2、交流特性（VSS=VEE=0V；Tamb=25℃；输入跃变时间≤20ns） VDD（V） 功率计算公式（μW） 5 9 1300fi+∑(f0CL)×VDD2 CL 是负载电容(pF) 6100fi+∑(f0CL)×VDD2 ∑(f0CL)是输出之和 fi 是输入频率(MHz) f0 是输出频率(MHz) 一块电路的动态 功率耗散（P） VDD 是电源电压(V) VDD（V） 符号 典型 最大 单 位 备注 高到低 5 9 tPHL 10 5 20 10 ns 注释 1 低到高 5 9 tPLH 10 5 20 10 ns 注释 1 高到低 5 9 tPHL 注释 2 5 9 tPLH 305 135 300 150 ns 低到高 150 65 150 75 ns 注释 2 参数 传输延时 Vis → Vos 传输延时 An → Vos http://www.hgsemi.com.cn 6 2018 AUG CD4052 输出 禁止 时间 高 5 9 tPHZ 低 5 9 tPLZ 高 5 9 tPZH 低 5 9 tPZL E →Vos 输出 使能 时间 E →Vos 95 90 190 180 ns 注释 3 100 90 205 180 ns 注释 3 130 55 260 115 ns 注释 3 120 50 240 100 ns 注释 3 % 注释 4 MHz 注释 5 mV 注释 6 MHz 注释 7 MHz 注释 8 5 9 0.25 0.04 5 9 — 5 9 — 关断态 5 9 — 导通态频率响应 5 9 失真 （正弦波响应） 任意两个通道 之间的干扰 串扰，使能端或 选择端到输出 1 50 1 13 40 注释：Vis 是 Y 或 Z 端的输入电压，Vos 是 Y 或 Z 端的输出电压 1. RL=10KΩ到 VEE ；CL=50pF 到 VEE ； E = VSS；Vis=VDD (方波)；如图 3 所示 2. RL=10KΩ；CL=50pF 到 VEE ； E = VSS；An=VDD (方波)；测量 tPLH 时 Vis=VDD,RL 到 VEE; 测量 tPHL 时 Vis=VEE, RL 到 VDD，如图 3 所示 3. RL=10KΩ；CL=50pF 到 VEE ； E = VDD (方波)；测量 tPHZ 和 tPZH 时，Vis=VDD，RL 到 VEE ；测量 tPLZ 和 tPZL 时；Vis=VEE,RL 到 VDD；如图 3 所示 4. RL=10KΩ；CL=15Pf；通道开通；Vis=VDD（P-P）/2(正弦波，在 VDD/2 处对称)，fis=1KHz；如图 4 所 示 5. RL=1KΩ；Vis=VDD（P-P）/2(正弦波，在 VDD/2 处对称)；20lg(Vos/Vis)=-50dB；如图 5 所示 6. RL=10KΩ到 VEE ；CL=15pF 到 VEE ； E 或 An=VDD (方波)；干扰是│Vos│(峰值)；如图 3 所示 7. RL=1KΩ；CL=5pF；通道关断；Vis=VDD（P-P）/2(正弦波，在 VDD/2 处对称)；20lg(Vos/Vis)=-50dB； 如图 4 所示 8. RL=1KΩ；CL=5pF；通道开；Vis=VDD（P-P）/2(正弦波，在 VDD/2 处对称)；20lg(Vos/Vis)=-3dB；如图 4 所示 http://www.hgsemi.com.cn 7 2018 AUG CD4052 图3 图4 图5 http://www.hgsemi.com.cn 8 2018 AUG CD4052 4、应用说明 电路工作区域 http://www.hgsemi.com.cn 9 2018 AUG