LP55135

LP55135 高性能副边同步整流驱动芯片 概述 特点 LP55135 是一款高性能的副边同步整流控制芯片， 适用于 AC-DC 的同步整流应用，适用于正激系统           和反激系统。LP55135 支持 DCM，BCM，QR 和 CCM 多种工作模式。 LP55135 采用专利的整流管开通技术和周期追踪技 术，可以有效的避免因激磁振荡引起的驱动芯片误 动作以及在 CCM 工作条件下纯电压判定的关断延 迟造成的效率损失。 LP55135 采用专利的死区时间外置可编程技术，通 过调整一个电阻阻值即可以调节系统在 CCM 模式 下同步整流管关断的死区时间。 LP55135 内置 VCC 供电，在不需要辅助绕组供电 的情况下，保证 AC-DC 控制器在多种输出电压条 件时，芯片 VCC 供电脚都不会欠压。 隔离型的同步整流控制应用 适用正激和反激系统 兼容 DCM，BCM，QR，CCM 多种工作模式 专利的整流管开通技术和周期追踪技术 内置 VCC 供电 芯片供电欠压保护 芯片过压钳位 芯片启动前驱动脚防误导通 外围元器件少 SOT23-6 封装 应用   充电器和适配器的同步整流 正激控制器和反激控制器 LP55135 采用 SOT23-6 封装。 典型应用 DRAIN GND DRV DRAIN VD T VCC 图1 VS LP55135 反激典型应用图 图2 VS VD DRV T GND VCC LP55135 正激典型应用图 定购信息 定购型号 封装 包装形式 打印 LP55135 SOT23-6 盘装 3000 颗/盘 55XXXX XXXX：批号 LP55135_CN_DS_Rev.0.97 www.chip-hope.com SHENZHEN Chip Hope Micro-electronics LTD Confidential– Customer Use Only LP55135 高性能副边同步整流驱动芯片 管脚封装 DRV VD 55XXXX VS T VCC GND 图 3 管脚封装图 管脚描述 管脚号 管脚名称 描述 1 2 3 4 5 6 DRV VS GND VCC T VD 同步整流驱动脚位，和 MOS 管的栅极连接 供电，短接 VD，然后串电阻连接 MOS 管的 DRAIN 同步整流驱动器的芯片地，和 MOS 管的源极连接 同步整流管的供电脚位，接旁路电容到 GND 预关断设置脚位，外接电阻可设置死区时间 同步信号检测，短接 VS，然后串电阻连接 MOS 管的 DRAIN 极限参数(注 1) 符号 VD VS T VCC DRV PDMAX θJA TJ TSTG 参数 同步信号检测 供电 芯片死区时间设置端 电源电压 芯片驱动脚位 功耗(注 2) PN结到环境的热阻 工作结温范围 储存温度范围 ESD (注 3) 参数范围 单位 -0.3~60 -0.3~60 -0.3~6 -0.3~6 -0.3~6 0.45 240 -40 to 150 -55 to 150 2 V V V V V W ℃/W ℃ ℃ KV 注 1：最大极限值是指超出该工作范围，芯片有可能损坏。推荐工作范围是指在该范围内，器件功能正常，但并不完全 保证满足个别性能指标。电气参数定义了器件在工作范围内并且在保证特定性能指标的测试条件下的直流和交流电参数 规范。对于未给定上下限值的参数，该规范不予保证其精度，但其典型值合理反映了器件性能。 注 2：温度升高最大功耗一定会减小，这也是由 TJMAX, θJA,和环境温度 TA 所决定的。最大允许功耗为 PDMAX = (TJMAX TA)/ θJA 或是极限范围给出的数字中比较低的那个值。 注 3： 人体模型，100pF 电容通过 1.5KΩ 电阻放电。 LP55135_CN_DS_Rev.0.97 www.chip-hope.com SHENZHEN Chip Hope Micro-electronics LTD Confidential– Customer Use Only LP55135 高性能副边同步整流驱动芯片 电气参数(注 4, 5)（无特别说明情况下，VCC =5.2 V,TA =25℃） 符号 描述 说明 最小值 典型值 最大值 单位 VCC VCC 工作电压 D=40V，Other Floating 5.2 V VCC_ON VCC 启动电压 VCC 上升 3.6 V VCC_UVLO VCC 欠压保护阈值 VCC 下降 3.2 V IST VCC 启动电流 VCC= VCC-ON - 0.5V 120 uA Icc VCC 工作电流 260 uA Vcc_clamp VCC 钳位电压 6.0 V 电源电压 ICC=40mA 阈值电压设置 VON 整流管开通电压阈值 -0.20 V VOFF1 整流管第一关断阈值 -5 mV Tb1 快速比较器屏蔽时间 3.6 us Td1 快速比较器响应时间 Td 总关断延迟 VOFF2 整流管第二关断阈值 Tb2 慢速比较器屏蔽时间 快速比较器 10 快速比较器，Cg=5nF ns 30 ns -5 mV 1.6 us 慢速比较器 判定设置 整流管最小死区时间 T 短路到 GND TRISE 驱动上升时间 TFALL 驱动下降时间 TDEAD 100 350 500 ns Cg=5nF 25 ns Cg=5nF 10 ns 驱动能力 注 4：典型参数值为 25˚C 下测得的参数标准。 注 5：规格书的最小、最大规范范围由测试保证，典型值由设计、测试或统计分析保证。 LP55135_CN_DS_Rev.0.97 www.chip-hope.com SHENZHEN Chip Hope Micro-electronics LTD Confidential– Customer Use Only LP55135 高性能副边同步整流驱动芯片 内部结构框图 VCC VS 电源产生模块 BG Vref BG VREF IREF -5mV OFF1 UVLO BG VD VD POK OFF2 Vref CMP1 -5mV CMP2 原边开通判定 ON LOGIC -0.2V SR_ON Driver DRV OFF3 CMP VD 预关断 时间设置 POK 钳位电路 GND T 图4 LP55135 内部框图 应用信息 LP55135 是一款高性能的副边同步整流芯片，适 用于隔离型的同步整流应用，适用于正激和反激 系统，支持 DCM，BCM，CCM 和 QR 多种工作 模式。LP55135 采用专利的整流管开通技术和周 期追踪技术，可以有效避免因激磁振荡引起的驱 动芯片误动作以及在 CCM 工作条件下纯电压判 定的关断延迟造成的效率损失。LP55135 内置 VCC 供电技术，在不需要辅助绕组供电的情况下， 保证 AC-DC 控制器在多种输出电压条件时，芯片 VCC 供电脚都不会欠压。 LP55135_CN_DS_Rev.0.97 www.chip-hope.com 启动 当系统上电后，通过内置 MOS 的体二极管对输出 电容充电，输出电压上升。LP55135 通过 VS 脚连 接输出电压，当输出电压上升时，经过芯片内部 供电电路，给 VCC 电容充电，当 VCC 的电压充 到开启阈值电压时，芯片内部控制电路开始工作， MOS 正常的导通和关断。MOS 正常的导通时，电 流不再从体二极管流过，而从 MOS 的沟道流过。 芯片正常工作时，所需的工作电流仍然会通过 VS 脚，给 VCC 供电。 SHENZHEN Chip Hope Micro-electronics LTD Confidential– Customer Use Only LP55135 高性能副边同步整流驱动芯片 VCC 供电技术 正激系统： 反激系统： 情况 1（典型应用） ：MOS 管 Ciss≤6nF，通过 VS 情况 1（典型应用） ： MOS 管，Ciss≤6nF 时，通 过 D 脚给 VCC 供电。如图 5、图 6 脚给 VCC 供电，如图 10 DRAIN DRAIN VD GND T GND DRV VS VD VCC VCC T T VD VS VCC VS DRV DRV GND 图 10 此种方式供电，芯片的带载能力 30W~60W。 DRAIN 图 5 输出上端 图 6 输出下端 此种方式供电，芯片的带载能力 30W~60W。 情况 2：Ciss＞6nF 时， VCC 可外加 CVF 电路加 强 VCC 供电，如图 11 情况 2：Ciss＞6nF 时， VCC 可外加 CVF 电路加 强供电，如图 7、图 8 D1 C1 D2 DRAIN VD VS DRV GND T DRAIN C1 VCC VCC T VD DRV GND D1 VS GND DRV VD D2 T VCC 图 11 C1： 取值 MOS 管 Ciss 的 1/10， C1 可以适当调整， VS DRAIN D1 C1 D2 图 7 输出上端 图 8 输出下端 C1： 取值 MOS 管 Ciss 的 1/10， C1 可以适当调整， 尽量使 VCC 工作于 5.0V~5.4V； D1、 D2： 用 1N4148。 此种方式供电，芯片的带载能力 60W~120W。 情况 3：输出电压 Vo≈5.0V 时，驱动器的地和输 出的地连接应用， VCC 与输出电容正端之间串接 500Ω~1KΩ电阻如图 9 T VD DRV 情况 3：输出电压 Vo≈5.0V 时，VCC 与输出电容 正端之间串接 500Ω~1KΩ电阻，如图 12 DRAIN VD VS DRV GND T VCC 图 12 此种方式供电，建议 MOS 管的 Ciss 小于 8nF，芯 VCC VS 尽量使 VCC 工作于 5.0V~5.4V； D1、 D2： 用 1N4148。 此种方式供电，芯片的带载能力 60W~120W。 GND 图 9 输出下端 片的带载能力 100W~200W。说明：VCC 与输出 电容正端之间串接 500Ω~1KΩ电阻的作用是防止 VCC 与输出电容正端连接走线过长，较强的干扰 此种方式供电，建议 MOS 管的 Ciss 小于 8nF，芯 片的带载能力 100W~200W。说明：VCC 与输出 电容正端之间串接 500Ω~1KΩ电阻的作用是防止 信号导致 VCC 脚损伤。 备注： 1）以上供电方式： MOS 管的 Ciss 越小，V DS VCC 与输出电容正端连接走线过长，较强的干扰 信号导致 VCC 脚损伤。 平台电压越低，频率越小（建议频率小于 66KHz）， 芯片的温升效果越好，即带载能力越强 2）同步整流放输出下端，VCC 通过电阻与系 DRAIN 统输出 Vo 正端连接时，Vo 必须