SD2015A

1.0 特点  符合 HART 通信协议物理层要求  可与 HT2015、A5191HRT 完全兼容  功耗低  误码率典型值小于百万分之一  工作电压 3.0V～5.5V  单芯片、半双工 1200b/s 的 FSK 调制解调器  符合 Bell202 标准，载波为 1200Hz 和 2200Hz  内部集成接收滤波器,以及输出 HART 波形整形 SD2015 使用相位连续的频移键控 FSK 技术， 传输速率为 1200 位/秒，采用半双工通信，符合 电路  可外接 460.8kHz 晶体或陶瓷谐振器或使用外 HART 协议物理层要求。芯片的典型电流值在 5V 电压时 250μA，3.3V 时 150μA，低于现有的其他 部时钟源  工业级工作温度:-40℃～+85℃ HART 芯片。误码率典型值小于百万分之一，是  28 脚 PLCC 和 32 脚 LQFP 封装 HART 协议要求的百分之一。SD2015A（28 脚 PLCC）  满足 RoHS 环保要求 与 SD2015B（32 脚 LQFP）都满足 RoHS 环保标准。 该芯片管脚与 HT2015 或 A5191HRT 完全兼容，可 2.0 描述 直接替代上述两种产品，而无需修改外围电路， SD2015 是专为实现 HART 协议而设计的 CMOS 也无需改动 PCB 板。当替代 A5191HRT 时无需修 单芯片调制解调器，用于支持 HART 协议的现场 改任何参数，替代 HT2015 时只需修改一个电阻 仪表和控制器中。芯片只需外加少量无源元件， 值（图 8 的 R6）。 即可满足 HART 物理层规范功能要求，包括调制 与解调，输入信号滤波，载波检测和发送信号波 4 TEST9 5 VDD TEST2 TEST1 TEST12 OCD ORXD TEST3 26 25 24 SDIC 12 13 14 15 16 17 18 TEST11 24 ITXD 23 INRTS VSS 6 22 VDD OTXA 7 21 VSS IAREF 8 20 IXTL 19 OXTL XXXXXXX SD2015B ITXD 22 INRTS 21 VDD 20 VSS 19 VSSA 18 IXTL 17 OXTL 9 10 11 12 13 14 15 16 IRXAC SD2015A 25 TEST11 23 ORXAF OCD TEST12 TEST2 TEST1 ORXD TEST8 27 IRXA 11 3 28 VDDA IAREF TEST7 29 VSSA 10 2 30 TEST10 9 OTXA INRESET 32 31 ICDREF TEST9 IRXAC 8 YYWWFNN IRXA TEST8 SDIC ORXAF 7 1 26 VDDA TEST7 27 TEST10 6 1 ICDREF 5 2 OCBIAS TEST5 INRESET 3 28 TEST5 OCBIAS 4 TEST3 TEST4 TEST4 形整形等。详细资料请看管脚描述与功能描述。 图 2. 32 脚 LQFP 外部引脚图 图 1. 28 脚 PLCC 外部引脚图 晶华微电子 http://www.SDICmicro.cn 版本. 1.4b 2011/5/6 1 3.0 订购信息 表 1. 订购信息 SD2015 有两种封装形式，分别是 28 脚 PLCC 与 32 脚 LQFP 封装，请根据表 1 进行订购。 封装形式： 订货名称： 28 脚 PLCC SD2015A 32 脚 LQFP SD2015B 4．0 管脚描述 表 2. 端口描述 管脚名称 属性 PLCC LQFP 管脚描述 TEST1 - 1 28 悬空或连接到VSS TEST2 - 2 29 悬空 * TEST3 - 3 31 悬空 TEST4 - 4 32 悬空 TEST5 - 5 1 悬空或连接到VSS INRESET 输入 6 2 低电平有效，复位所有数字逻辑 TEST7 输入 7 3 连接到VSS TEST8 输入 8 4 连接到VSS TEST9 输入 9 5 连接到VSS OTXA 输出 10 7 模拟输出脚，发送符合 HART 规范的 FSK 调制信号，信号发送到 4-20 毫安 电流环回路接口 IAREF 输入 11 8 模拟参考电压 ICDREF 输入 12 9 载波检测参考电压 OCBIAS 输出 13 10 输出脚，设置偏置电流 TEST10 - 14 11 悬空或连接到VSS VDDA 电源 15 13 模拟电源 IRXA 输入 16 14 模拟输入脚，接收符合HART规范的FSK调制信号，信号来自4-20毫安电流 环回路端口 ORXAF 输出 17 15 模拟端口，接收滤波器输出 IRXAC 输入 18 16 模拟端口，接收比较器输入 OXTL 输出 19 17 晶体振荡器输出 IXTL 输入 20 18 晶体振荡器输入 VSS 接地 21 6,20 地 VDD 电源 22 21,30 数字电源 INRTS 输入 23 22 发送请求，低电平有效 ITXD 输入 24 23 输入来自UART的待发送数据串，经OTXA调制发送 - 25 24 悬空 ORXD 输出 26 25 接收解调后的HART数据，送到UART口 OCD 输出 27 26 载波检测输出，IRXA有效时高电平 TEST12 - 28 27 悬空 VSSA 接地 - 12,19 模拟地 TEST11 *IC内部无连接，为兼容以前HT2015和A5191HRT可连接到VSS。 晶华微电子 http://www.SDICmicro.cn 版本. 1.4b 2011/5/6 2 IXTL：振荡器输入 IAREF: 模拟参考电压 设置电路内部放大器和比较器的静态直流 接460.8kHz的晶振或陶瓷谐振器，在外接时钟时 工作点，根据表4选择适当的电压值。 该管脚直接接地，如图9与图10所示。 ICDREF: 载波检测电压 根据IAREF与ICDREF的差值控制载波检测的 阈值，只有大于该阈值的信号才能使OCD使能， V*IAREF-VICDREF=80mV 时 ， 载 波 检 测 阈 值 为 100mVp-p。 INRESET:数字逻辑复位信号 低电平时复位数字逻辑，正常工作下保持高 电平。上电过程中，在VDD大于2.5V后，INRESET 必须继续保持低电平大于10ns，如图3。 数。通常情况下，OCBIAS电流（记为IOCBIAS）设 定为2.5μA。 OCD: 载波检测输出 接收滤波器输入端接收到一个有效输入并 保持连续四个周期后，OCD变高。有效输入指其 电平峰峰值大于由IAREF和ICDREF设定的阈值。 ORXD: 数字接收输出 (CMOS) 输出解调后的数字信号。当接收信号是 0 10ns 经过该管脚的电流用于设定内部模块的参 接收端的高通滤波器的放大输出，见图8。 0 VDD VDD OCBIAS：电路偏置电流 ORXAF: 模拟接收滤波器输出 2.5V INRESET 振荡器的输入端，在使用内部振荡电路时外 1200Hz正弦波时，ORXD输出高电平，当接收信号 是2200Hz正弦波时，ORXD输出低电平。ORXD有效 图3. 复位时序 与否取决于OCD：当OCD是低电平时，ORXD保持高 INRTS:发送请求 低电平有效。高电平时，芯片处于接收解调 状态，OTXA无信号输出并保持在梯形波的中心电 电平（此时为无效信号）。 OTXA: 模拟传输输出 平上；当INRTS变为低电平时，芯片开始进入调 该管脚输出调制后的梯形波，在INRTS为低 制状态，OTXA开始输出梯形波信号。在上电时， 电平且ITXD为低电平时，输出信号频率2200Hz； 该管脚应保持高电平。 在INRTS为低电平且ITXD为高电平时，输出信号 IRXA: 接收端的模拟信号输入 频率为1200Hz。 接 收 叠 加 在 4-20mA 电 流 回 路 上 的 1200/2200Hz载波信号，详见图8。 OXTL: 振荡器输出 管 脚 接 到 外 部 460.8kHz 时 钟 源 或 者 460.8 kHz晶振或陶瓷谐振器。 IRXAC: 模拟接收比较器输入 连接到载波检测比较器和接收滤波比较器 TEST(1：12): 测试接口 正输入端。 VDD: 数字电源 ITXD:发送数据的输入 VDDA:模拟电源 调制器输入端，接收输入的不归零制（NRZ） 数字信号。当ITXD低电平（逻辑0）时，OTXA管 VSS: 接地 32管脚LQFP数字地，28管脚PLCC的模拟和数 脚输出2200Hz梯形波信号；ITXD高电平（逻辑1） 字地 时，OTXA管脚输出1200Hz梯形波信号。 VSSA: 模拟地 * VIAREF 指IAREF管脚的电压值；VICDREF指ICDREF管脚的电压值 晶华微电子 http://www.SDICmicro.cn 版本. 1.4b 2011/5/6 3 5.0 功能描述 SD2015与HT2015、A5191HRT 的功能 完全相 同。该芯片包含一个发送数据的调制器和波形整 形器、模拟接收滤波器和解调器、载波检测电路、 振荡器，功能框图如图4所示。 ITXD INRTS 调制器和 逻辑控制 传输波形整形 ORXD OTXA IRXA OCD 载波检测 接收滤波器 和解调器 IXTL IRXAC ORXAF IAREF ICDREF 振荡器 OCBIAS OXTL 图5. OTXA波形(1200HZ)逻辑1 图4. SD2015结构图 调制解调器调制发送信号、解调接收信号， 信号波形整形电路对发送信号进行波形整形，使 之符合HART规范。载波检测电路将把接收滤波器 输出和两个外部参考电压VIAREF与VICDREF之间的 差值进行比较，以确定载波是否出现。模拟接收 电路对接收信号进行带通滤波，然后输入解调电 路和载波检测电路。振荡电路通过外接一个谐振 器或时钟源，给整个该电路提供时钟基准。 该调制电路使用FSK调制方式（1200Hz为1， 图6. OTXA波形(2200HZ)逻辑0 2200Hz为0），比特率1200位/秒。 5.2 解调器和载波检测 5.1调制器和传输波形整形 调制器在ITXD管脚接收非归零制（NRZ）的 数字信号，进行调制并经波形整形电路整形后在 OTXA管脚输出符合HART协议要求的FSK调制信 解调器在IRXA接收FSK信号，经解调后在 ORXD脚输出基带数字信号，比特率为1200bps， 解调器的解调过程如图7所示。 号，如图5与图6所示。INRTS管脚必须保持低电 平才能保证调制器的正常工作。 当VIAREF=1.235VDC 时,OTXA 将有一个0.25～ 0.75 V的电压摆幅，VIAREF=2.5VDC OTXA 将有一 个0.5～1.5V的电压摆幅。 图7. 解调器信号时序 晶华微电子 http://www.SDICmicro.cn 版本. 1.4b 2011/5/6 4 解调器输出受控于载波检测输出（OCD）， 5.3 模拟接收电路 只有当接收滤波器输入信号大于一定值(典型值 5.3.1 参考电压 为100mVp-p)，被载波检测电路判定为有效后，才 SD2015 有VIAREF 与VICDREF 两个电压基准。 会在ORXD口输出接收到的数据。根据HART协议， VIAREF设定内部放大器和比较器的直流静态工作 在时钟频率为460.8kHz(±1.0%)，IRXA输入波形 点电压，查看表4选择适当的VIAREF值。OCD的电 对称的条件下，最大解调抖动不会超过ORXD输 平高低取决于两参考电压的差值。当VIAREF - * 出码率一个位元宽度的12% 。 VICDREF =80mV，载波检测的阈值为100mVp-p。 信号经过载波检测比较器和载波检测模块， 在OCD脚输出载波检测结果（见图4和图8）。当 *在460.8kHz时钟时，ORXD输出码率为1200Hz；随着时钟频率改变， 码率会变化。ORXD输出码率的一个位元宽度的12%(在460.8kHz时钟 INRTS高电平并且载波检测比较器输出四个连续 时)为1/1200*12%=100μS。 的脉冲后，OCD变成高电平。只有INRTS保持在高 电平，并且在2.5ms内有下一个脉冲到来，OCD才 会维持在高电平。 当OCD变为低电平后，只有在载波检测比较 器再次输出四个连续脉冲后OCD才会再次变为高 电平。当接收信号是1200Hz和2200Hz时，四个连 续脉冲的时间分别是3.33ms和1.82ms。 R7 215 K R6 422 K 17 (15) ORXAF H art_In C3 470pf C2 1nf C1 1nf C4 220pf 18 (16) IR X A C 300pf R1 499K 16 (14 ) IR X A + + 接收 接收放大 滤波器 比较器 R5 215 K R4 215K R3 787 K R2 3M 15M 到接收解调器 到 接收解调器 到接收解调器 - 214K 40pf + 44K V+ 载波检测 比较器 R8 Z1 *1.235 V /2.5V 到载波检测 到载波检测 11 (8) IA R E F 12 (9) IC D R E F R9 14.7K /6.98 K R 10 215K 管 脚 名 称 ： 28 脚 P LC C （ 32 脚 LQ F P） * 3.3V /5 V 供 电 电 压 图8. 接收滤波器图 晶华微电子 http://www.SDICmicro.cn 版本. 1.4b 2011/5/6 5 5.3.2 偏置电阻 SD2015需要一个偏置电阻RBIAS连接OCBIAS C1 OXTL 和VSS产生偏置电流IOCBIAS，用于设定内部几个 模块的工作点，该电流值约为2.5μA。当VIAREF 460.8kHz C2 是1.235V时，RBIAS推荐值是500KΩ，2.5V时推荐 振荡器 频率 输出 IXTL 值为1MΩ。 图9. 晶体振荡器 如图8所示，所有的外部电容器的误差范围 是±5%。除了一个3MΩ（R2）电阻的误差范围是 ±5%外，其余的电阻误差范围都是±1%。SD2015 460.8kHz 的外围电路（见图8）和内部的接收滤波放大器 OXTL 振荡器 一起组成一个三阶高通滤波器（截止频率为 624Hz），并叠加一个一阶低通滤波器（截止频 频率 输出 IXTL 率2500Hz）。在SD2015的内部，有一个截止频率 图10. 外部时钟振荡器 为35Hz高通滤波器，一个截止频率为109Hz的低 通滤波器，低通滤波极点有±30%的摆幅。滤波器 的输入阻抗在频率低于50Hz时大于6.7MΩ。 谐振器频率为460.8kHz（±1％误差范围） 。 5.4 振荡器 SD2015在OXTL上需要一个460.8kHz的时钟 电容器C1、C2值的选择取决于谐振器制造商的建 信号，可以通过外接外部时钟或振荡器获得。 议，但C1、C2值应该相同，通常在33pF到470pF 之间。 5.4.1内部振荡器 内部振荡器单元可以外接460.8kHz的晶体 5.4.2 外部时钟 图10为一个选用460.8kHz外部时钟的电路 或陶瓷谐振器，见图9。 示意图，此时IXTL必须接地。 晶华微电子 http://www.SDICmicro.cn 版本. 1.4b 2011/5/6 6 6.0 电气特性 表3. 最大绝对值 标识 参数 最小值 最大值 单位 TA 环境温度 -40 +85 °C TS 储存温度 -55 +150 °C VDD 供电电压 -0.3 +6.0 V VIN, VOUT 直流输入、输出 -0.3 VDD+0.3 V TL 回流焊温度曲线 Per IPC/JEDECJ-STD-020C °C 注意： 1. CMOS 器件易被高能静电损坏，设备必须储存在导电泡沫，注意避免工作电压超出范围。 2. 在插拔电路前请关闭电源 表4. 直流特性 (VDD= 3.0V到5.5V, VSS = 0V, TA = -40°C到+85°C) 标识 参数 VDD VIL 输入低电平，逻辑0 3.0-5.5 VIH 输入高电平，逻辑1 3.0-5.5 VOL 输出数字低电平 (IOL=0.67mA) 3.0-5.5 VOH 输出数字高电平 (IOH=0.67mA) 3.0-5.5 最小值 典型值 最大值 单位 0.3*VDD V 0.4 V 0.7*VDD V VDD-0.6 V 输入管脚电容 CIN 模拟输入管脚 2.9 IRXA 25 数字输入管脚 3.5 IIL/IH 输入管脚的漏电流 IOLL 输出管脚的漏电流 IDD 电源电流 VIAREF 模拟参考电压 VICDREF* 载波检测参考电压（VIAREF -0.08V) IOCBIAS 偏置电流 (RBIAS=500kΩ, IAREF = 1.235V 或 RBIAS=1MΩ, IAREF = 2.5V) pF ±500 nA ±10 μA 3.3 -- 150 400 5.0 -- 250 600 3.3 1.2 1.235 1.26 5.0 2.5 3.3 1.155 5.0 2.420 2.5 μA V V μA *HART协议要求载波检测（OCD）的阈值在80～120mVp-p之间，设置VIAREF -VICDREF=80mV时，载波检测的额定阈值为100mVp-p 晶华微电子 http://www.SDICmicro.cn 版本. 1.4b 2011/5/6 7 表5. 交流特性 (VDD=3.0V到5.5V, VSS = 0V, TA= -40°C到+85°C) 管脚名称 描述 最小值 典型值 频率-逻辑1 1190 1200 频率-逻辑0 2180 2200 最大值 单位 ±150 nA 1210 Hz 2220 Hz 模拟接收器输入 漏电流 IRXA 模拟接收滤波器的高通滤波器输出 IRXAC 0.025 转换速率（SR） ORXAF 增益带宽 (GBW) 500 电压范围 0.1 V/μs kHz VDD-0.15 V ±500 nA 模拟接收滤波器与载波检测比较器输入 漏电流 模拟调制器输出 OTXA* 频率-逻辑1 1200 Hz 频率-逻辑0 2200 Hz 振幅 (IAREF 1.235V) 500 mVp-p 振幅 (IAREF 2.5V) 1000 mVp-p 上升/下降速率 2.79 mV/μs 30 负载 ORXD OCD kΩ 输出管脚非有效状态电平(INRTS高电平) VDD=3.3V 0.5 V 输出管脚非有效状态电平(INRTS高电平) VDD=5V 1 V 数字接收输出 上升/下降时间 20 ns 20 ns 载波检测输出 上升/下降时间 *调制器输出频率正比于时钟频率（460.8kHz）。 表6. 调制解调器特性 (VDD =3.0V到5.5V, VSS = 0V, TA = -40°C到+85°C) 表7. 陶瓷谐振器和外部时钟规格 (VDD = 3.0V到5.5V, VSS = 0V, TA = -40°C到+85°C) 参数 最大值 单位 参数 解调抖动 12 % of 1 bit* 谐振器 条件： 容差 1. 输入频率在1200Hz±10Hz, 2200Hz±20Hz 频率 最小值 典型值 最大值 单位 ±1.0 % 460.8 kHz 外部时钟 2. 时钟频率460.8kHz ± 0.1% 3. IRXA输入信号对称 时钟频率 456.2 460.8 465.4 kHz *1bit是指ORXD输出码率的一个位元，在时钟频率为460.8kHz 占空比 40 50 60 % 时，1bit为1/1200秒。 振幅 晶华微电子 http://www.SDICmicro.cn 版本. 1.4b VOH-VOL V 2011/5/6 8 7.0 封装规格 管脚1标识 e j E a b f D1 h d g i 基准平面 底座平面 底座平面 E1 c D 俯视图 侧视图 尺寸: 英寸(毫米) 标记 最小值 典型值 最大值 E 0.4850 (12.320) - 0.4950 (12.574) E1 0.4500 (11.430) - 0.4560 (11.582) D 0.4850 (12.320) - 0.4950 (12.574) D1 0.4500 (11.430) - 0.4560 (11.582) a 0.3900(9.906) - 0.4300 (10.922) b 0.0130 (0.330) - 0.0210 (0.533) c 0.0260 (0.660) - 0.0320 (0.813) d 0.0900 (2.286) - 0.1200 (3.048) e - 0.0500 (1.270) - f 0.1650 (4.191) - 0.1800 (4.572) g 0.0075 (0.191) - 0.0125 (0.318) h 0.0200 (0.508) - - i 0.1480 (3.760) - 0.1540 (3.912) j 0.0420 (1.067) *45° 0.048 (1.219)*45° 图11. 28脚PLCC封装 晶华微电子 http://www.SDICmicro.cn 版本. 1.4b 2011/5/6 9 E E/2 E/2 E1 32 25 0.20 min D/2 24 + 1 0° min D D1 e 管脚 1 标识 D/2 0.08R min 17 8 9 L 0°-7° 放大图 A 16 b 俯视图 见放大图 A A c A2 0.08/0.20R A1 1.00 侧视图 尺寸：毫米 标记 最小值 典型值 A - - 1.6 A1 0.05 0.10 0.15 A2 1.35 1.40 1.45 D 9.00 D/2 4.50 D1 7.00 E 9.00 E/2 4.50 E1 最大值 7.00 L 0.45 e 0.60 0.75 0.80 b 0.30 0.37 0.45 c 0.09 - 0.20 图12. 32脚LQFP封装 晶华微电子 http://www.SDICmicro.cn 版本. 1.4b 2011/5/6 10