SD2421A

SD2421 环路供电型 4-20mA DAC SD2421 内置输出电压可选的稳压器，用 于自身及变送器系统中的其他器件供电，调 节输出值可通过引脚进行选择，可为 3V/3.3V/5V。同时片内的精密基准电压源可 以给系统中的其它器件提供 2.5V 和 1.25V 基准。所以，SD2421 不需要外部独立的稳压 器和基准电压源，只需若干外部元件和一个 调整管即可，其中调整管主要用于扩展环路 电压范围，令 SD2421 可以在最低 VCC+2V 至 该调整管的击穿电压范围内工作。 特点 4-20mA 电流输出  16 位分辨率和单调性  ±0.01%积分非线性  3V/3.3V/5V 稳压器输出  2.5V 和 1.25V 精密基准电压源输出  最大静态电流 520uA  兼容 HART®通信协议  灵活的抗干扰串行接口  可编程报警电流输出能力  过流保护以及短路保护  16 引脚 SOIC 和 20 引脚 QFN 封装  -40℃至+85℃工业级工作温度范围  SD2421 可以结合标准的 HART 或其他类 似的 FSK 协议通信电路使用，其额定性能不 受影响。高速串行接口能够以 3Mbps 速率工 作，并通过一个标准三线式串行接口与常用 的微处理器和微控制器简单相连。 描述 SD2421 是 一 款 完 整 的 环 路 供 电 型 4-20mA 数模转换器，将数字数据转换成为电 流，专为满足工业控制领域智能变送器制造 商的需求而设计，其高集成、高精度、低成 本解决方案，实现高分辨率 4-20mA 的智能变 送器。 本 DAC 采用Σ-Δ架构，保证 16 位分辨 率，单调性和±0.01%积分非线性。输出 4mA 零标度电流(误差±0.02%FS)至 20mA 满量程 电流(误差±0.1%FS)。满量程±0.1%建立时 间不超过 8ms。 SD2421 具有可编程报警电流功能，允许 变送器通过发送超量程电流来指示传感器故 障。 COM 与 LOOPRTN 之间有短路保护功能， BOOST 与 LOOPRTN 之间有过流保护功能，确 保器件本身及外围分立调整管不被烧毁。 订购信息 封装形式 订货名称 SOP16（宽体） SD2421A QFN20 SD2421B 管脚图和管脚描述 图 1.SOIC 管脚图 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 第 1 页 共 15 页 SD2421 表 1. 管脚描述 SOP QFN 管脚名称 属性 管脚描述 片内 1.25V 基准电压输出端，用作变送器中其他器件的精密基准电压 1 19 VREF1 模拟输出 源，可向外部提供 0.5mA 的负载能力。若要求 VREF1 提供灌电流，则应 外接 100kΩ电阻到 COM。 （参考“基准电压源”部分） 片内 2.5V 基准电压输出端，SD2421 采用自身基准电压源工作时， VREF2 2 20 VREF2 模拟输出 应接 VREFIN。可用作其他器件的精密基准电压源，可向外部提供 0.5mA 的负载能力。 3 1 VREFIN 模拟输入 4 2 LV 模拟 I/O 基准电压输入端，用于设置 SD2421 的量程。为了芯片正常工作，基准 电压需用 2.5V。此电压可用外部基准或器件本身的 VREF2。 稳压器输出（VCC）控制端。 连接选择请参阅表 2。 DAC 锁存控制逻辑输入端，LATCH 信号上升沿将串行输入移位寄存器中 5 4 LATCH 数字输入 的数据载入到 DAC 锁存器，更新 DAC 输出。锁存脉冲之间的时钟周期数 决定 DAC 的电流工作模式。 （参考“数字接口”部分） 数据时钟输入，DATA 输入端上的数据在此 CLOCK 输入的上升沿逐个输 6 5 CLOCK 数字输入 7 7 DATA 数字输入 8 8 LOOPRTN 模拟输出 9 ACOM 地 10 DCOM 地 10 11 C3 模拟 I/O 11 12 C2 模拟 I/O 内部开关电流源的模拟滤波器外接电容端（参考 C3 的描述） 。 12 13 C1 模拟 I/O 内部开关电流源的模拟滤波器外接电容端（参考 C3 的描述） 。 13 14 DRIVE 模拟输出 14 15 COMP 模拟输入 15 16 BOOST 模拟输入 9 入移位寄存器，时钟的周期即为输入串行数据比特率，最高可达 3MHz。 数字数据输入，SD2421 输入移位寄存器的数据从此端口加入，数据在 CLOCK 输入信号的上升沿必须有效。 电流环路回流输出端，是电流环路中电流的回流路径。 芯片模拟公共地，是 SD2421 模拟输入输出以及稳压器输出的参考电位。 芯片数字公共地，是 SD2421 数字输入输出参考电位，典型应用时接 ACOM。 内部开关电流源的模拟滤波器外接电容端。此引脚和 COM 之间应接一个 低电介质吸收性能的电容(陶瓷电容)。 内部稳压器驱动输出端，此信号负责驱动外部调整管，建立相应的 VCC 电压。 补偿电容输入端，为确保内部稳压器运放与外部调整管构成的反馈环路 稳定，需外接一个补偿电容到 DRIVE。 内部功率管的电流输入端，流经此端的电流为 4-20mA 环路电流的主要 组成部分。 芯片模拟供电电源输入端，同时还可以提供由外部调整管驱动的稳压 17 AVCC 电源 16 器输出，既可以实现 SD2421 自身供电，也可以为智能变送器系统的其 他部分电路供电，应外接 2.2uF 电容到 COM。VCC 输出电压大小由 LV 端口的连接方式决定(参考表 2 LV 引脚的描述)。 -- 18 DVCC 电源 3,6 NC -- 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 芯片数字供电电源输入端，典型应用时接 AVCC。 -- 第 2 页 共 15 页 SD2421 功能描述 VREFIN VREF2 VREF1 2.5V SD2421 VCC LV 1.25V 稳压器 带隙基准 电压源 COMP DRIVE 1.21V 过流保护 短路保护 振荡器 CLOCK DATA LATCH 输入移位 寄存器 上电 复位 基准电流 DAC 锁存器 16位 Σ-Δ DAC 开关电流调制器 电流放大器 RC 滤波器 BOOST 40kΩ COM 80kΩ C1 C2 40Ω LOOPRTN C3 图 2. 功能框图 图 2 是 SD2421 的功能模块框图。SD2421 是一款 16 位电流 DAC，用于环路供电型 4-20mA 智能变送器上。作为一种远程仪器， 智能变送器在 4-20mA 环路上获取电源，并控 制环路的电流信号输出。SD2421 提供智能变 送器中如下几个主要功能：将数字数据转换 成模拟格式的 DAC 功能、设定环路电流幅度 的电流放大器功能和稳定的工作电压功能。 另外，芯片还提供两个精确的基准电压源、 内置一个时钟振荡器以及高速串行接口。下 面详细说明 SD2421 的特性。 电流放大器 DAC BOOST通常连接到VCC引脚，此时外部FET必 须能够提供4mA至20mA整范围内的环路电流。 请参考“降低外部FET的功率负载”部分介绍 降低FET功耗的连接方法。 SD2421内置一个16位Σ-ΔDAC，将经DATA 引脚载入的数字信息转换成电流。DAC由二阶 调制器和模拟滤波器组成。来自调制器的单比 特码流控制一个开关电流源，电流源输出通过 模拟滤波器进行滤波处理。 滤波器由两个电阻和三个电容组成，电阻 均集成在芯片内，电容由连接在C1-C3引脚上 的外部对地（COM）滤波电容实现。滤波电容 应使用低电介质吸收性能的电容(NPO)。DAC的 满量程建立时间由滤波器决定，要实现8ms建 立 时 间 , 典 型 电 容 值 分 别 为 C1=C2=10nF 、 C3=3.3nF。 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 电流放大器设定从LOOPRTN流出的电流， 为DAC输出电流提供进一步放大与驱动。图3显 示SD2421的电流放大器部分，由运放和NPN晶 体管组成。DAC输出和环路回流LOOPRTN之间的 80kΩ为采样电阻，决定电流大小。通过放大 器和NPN晶体管组成的反馈电路，令流经40Ω 电阻的电流为开关电流源的2000倍，最终总环 路电流（从LOOPRTN流出）为开关电流源的2001 倍。流入BOOST的电流和流入COM的电流总和等 于设定的环路电流值。 SD2421 电流放大器 BOOST 40kΩ IDAC 80kΩ 40Ω COM LOOPRTN 图3. 电流放大器电路图 第 3 页 共 15 页 SD2421 稳压器 稳压器由运放、带隙基准电压源和一个 外部 N 沟道耗尽型 FET 调整管组成，向 SD2421 自身及变送器系统中其它器件提供 VCC 电压，图 4 显示 SD2421 的稳压器部分及 VCC=3.3V 时的相关外部电路连接。 耗尽型 D NFET S 2.2uF LOOP+ G 0.01uF SD2421 LV VCC 75k 115k COMP 134k 10nF DRIVE 121k 1.21V 基准电压源 1kΩ 稳压器运放 1nF 图 4. 稳压器输出 3.3V 设置电路图 通过改变 LV 引脚的连接方式，可以更改 运放反相端与 VCC 之间的电阻比值，而产生 VCC 的目标电压值，表 2 列出 LV 连接方式与 VCC 的关系。 表 2. LV 连接方式与 VCC 的关系 LV 连接至 VCC 值 COM 5V 通过 0.01uF 电容到 VCC 或 COM 3.3V VCC 3V 图 4 所示的环路电压范围由 NFET 的击穿 电压和饱和电压决定。用户必须选择合适的 VGS(off)、IDSS 及跨导等外部 NFET 参数，以便 DRIVE 引脚上的运放输出在 VCC 和 COM 的电 平范围内摆动时可以正确控制 NFET 的工作 点。表 3 列出选择 FET 调整管时应注意的主 要特性，其中 VLOOP 是环路电压，VCC 是 SD2421 的工作电压： 稳压器需要若干外接电阻电容进行频率补 偿以确保稳定工作：  DRIVE和COMP之间连接10nF电容  DRIVE和COM之间连接1kΩ电阻串联1nF 电容  VCC与COM之间连接2.2uF电容 基准电压源 SD2421内置带隙基准电压源，为稳压器环 路的一部分，同时还用于产生两个基准电压， 给 SD2421 及 其 他 外 部 电 路 使 用 。 VREF1 为 +1.25V基准电压，VREF2为+2.5V基准电压，两 基准电压均可提供0.5mA源电流。 要让SD2421采用自身的基准电压源来工 作，只需将VREFIN引脚连接到VREF2引脚。如 果要使用外部基准源，则将外部基准源连接在 VREFIN和COM之间。 为确保基准电压源稳定工作，VREF2必需 连接4.7uF电容到COM。VREF1在引用到外部电 路时必需连接4.7uF电容到COM，不用时可以不 接，但连接则可降低系统噪声。 芯片内部对VREF2实时监测，如果外部电 路从此引脚抽取的电流超过0.5 mA，芯片会进 入上电复位状态，此时DAC禁用、内部振荡器 停止且输入数据锁存清零。 VREF1的吸电流能力有限。如果需要提供 吸电流 ，则 要在VREF1端加接100k Ω电阻到 COM。 表 3. FET 特性 FET 类型 N 沟道耗尽型 饱和电流 IDSS 24mA (最小值) 漏源击穿电压 BVDS VLOOP-VCC (最小值) 截止电压 VGS(off) -VCC (最大值) 最小额定功率 24mA 晶华微电子 版本 v0.1d http://www.SDICmicro.cn × ( VLOOP-VCC) 2018/03 第 4 页 共 15 页 SD2421 数字接口 SD2421的数字接口由DATA、CLOCK和LATCH 三线组成，可直接连接到通用微控制器的串行 端口。数据以MSB先行方式在CLOCK上升沿载入 至输入移位寄存器，然后在LATCH上升沿以并 行传输形式送入DAC锁存器，如图5所示。图中 时间指标请参阅表7的数字输入参数部分。 tCK tCL CLOCK tCH tDS tDH DATA tDW tLD tLL LATCH tLH 图5. 串行接口时序图 使用SD2421 图6为SD2421工作在4-20mA正常工作模式 下的时序图，图中连续LATCH信号之间存在16 个时钟脉冲,输入数字信号为88C3h，输出电流 为12.547607mA。 CLOCK 1 0 0 0 1 1 0 0 0 0 1 1 B15 B14 B13 B12 B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 B0 1 0 0 0 B12 0 B13 0 B15 0 低位 1 B14 第‘N+1’个电流码值 第‘N’个电流码值 DATA 高位 SD2421可以设置为正常的4-20mA工作模 式或报警电流工作模式。在正常工作模式下， 编码为16位直接(自然)二进制码，输出电流范 围为4mA至20mA。在报警电流工作模式下，允 许用户设定一个4mA至20mA范围之外的电流值 作为来自变送器的一条指示，表示传感器存在 问题，此时编码为17位，输出电流范围为0mA 至32mA。 LATCH 为了判断工作模式，器件会对两个连续 LATCH脉冲上升沿之间的CLOCK脉冲进行计数。 脉冲数是0–16个则为正常模式，超过16个则 为报警电流模式。 4 - 20mA 编码 表4列出正常工作模式下输入代码与输出 电流之间的理想关系,分辨率为16位，VREFIN 为+2.5V,1LSB = 16mA/65536 = 244nA。如果 连续LATCH脉冲之间的CLOCK脉冲数小于16，少 输入的位在芯片内部默认为0。 表4. 正常工作模式(4-20mA)的理想输入/输 出代码对应表 代码 输出电流 0000 0000 0000 0000 4mA 0000 0000 0000 0001 4.000244mA 0100 0000 0000 0000 8mA 1100 0000 0000 0000 16mA 1111 1111 1111 1101 19.999268mA 1111 1111 1111 1111 19.999756mA 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 图6. 正常工作模式下的电流值写入时序图 报警电流编码 表5列出报警电流工作模式下输入代码与 输出电流之间的理想关系，分辨率为17位， VREFIN 为 +2.5V ， 1LSB = 32 mA/131072 = 244nA。SD2421仅接受串行写操作的最新17位， 数据是LSB靠后，即MSB是在LATCH脉冲之前的 第17个上升时钟沿载入。 在报警电流工作模式下，理想输出电流范 围为0mA至32mA，在实际操作中，SD2421无法 可靠地产生低于3.5 mA或超过24 mA的电流。 在表4给定范围之外的代码值，该器件可能会 给出不确定的电流输出，建议用户设置的电流 值代码应限制在表5所示的范围内。 第 5 页 共 15 页 SD2421 表5. 报警电流工作模式下(3.5mA至24mA)的 理想输入/输出代码对应表 代码 输出电流 0 0011 1000 0000 0000 3.5mA 0 0100 0000 0000 0000 4mA 0 1000 0000 0000 0000 8mA 1 0000 0000 0000 0000 16mA 1 0100 0000 0000 0000 20mA 1 1000 0000 0000 0000 24mA 图7显示8位微控制器使用三个8位写操作 让SD2421进入报警电流模式的时序图。输入数 字信号为03A00h，输出电流为3.625mA。 开始 SPI相关I/O口配置为SPI模式 配置SPI为8位数据形式 配置SPI时钟上升沿发送数据 配置DIOn为输出端口(LATCH) 高8位数据送至SPI数据寄存器 高8位 传输完成？ 否 低8位数据送至SPI数据寄存器 CLOCK 第‘N’个电流码值 B7 B6 B5 B4 B3 B2 B1 B0 低位 X X XX X X X 0 0 0 1 1 1 0 1 0 0 0 0 0 0 0 0 0 高位 B16 B15 B14 B13 B12 B11 B10 B9 B8 DATA 低8位 传输完成？ 否 LATCH 图7. 报警模式下的电流值写入时序图 结束 SD2421 –SPI总线接口 DIOn LATCH M_CLK CLOCK DATA SD2421 主机 图 8 显 示 SPI （ 串 行 外 设 接 口 ） 总 线 和 SD2421之间的典型接口。SPI的M_CLK和MOSI连 接到SD2421的CLOCK和DATA引脚，主机还需要 利 用 一 个 数 字 IO 口 连 接 到 SD2421 的 LATCH 引 脚。图9显示SPI的初始化及数据传输的典型流 程图。 MOSI 图8. SPI与SD2421接口示意图 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 向LATCH脚发送一个上升沿信号 2018/03 图9. 初始化和16位环路电流代码写入流程图 SPI数据端口配置为处理8位字节数据形 式，并配置SPI在时钟上升沿发送数据，另外 还配置DIOn为输出端口。 主机从存储器载入高8位字节，并产生八 个时钟脉冲，数据在时钟上升沿有效。发送高 8位字节后，主机从存储器载入低8位字节，并 以相同方式发送。当完整的16位字载入SD2421 后，DIOn引脚生成一个上升沿信号，从而完成 数据传输。 第 6 页 共 15 页 SD2421 典型应用 基本工作配置 流变化为1nA/mV，远远低于同类型产品， SD2421不需要因为不同VCC值而使用电阻作片 外补偿。 图10显示SD2421在VCC=5V下使用最少外部 元件的电路图。SD2421具有极低的VCC电源灵 敏度，在3V，3.3V或5V条件下，其典型环路电 耗尽型 NFET VCC=5V 提供电源给 系统其它模块 D 2.2uF LOOP+ G S 4.7uF VREFIN 微 控 制 器 串 行 端 口 VREF2 (2.5V) LATCH VREF1 (1.25V) LV BOOST COMP SD2421 CLOCK 4-20mA 电流环 电压源 VCC 10nF DRIVE DATA 1kΩ 1nF C1 10nF C2 C3 10nF LOOPRTN COM COM 系统其它模块 电源参考地 3.3nF LOOP- 图10. SD2421基本连接示意图 降低外部FET的功率负载 图11所示电路通过添加外部NPN晶体管来 降低FET的功率负载。FET仍供电给VCC，而外 部NPN管则提供BOOST所需的电流。流经FET的 电流可降低至520uA(只有SD2421本身使用VCC 电源)或4mA以下(系统中有其他器件与SD2421 共享VCC电源)。 在此应用中,COM与LOOPRTN之间必须接入 10nF电容。外部NPN管的耐压不能低于LOOP+至 LOOP-的最高电压。 耗尽型 NFET LOOP+ 2.2uF LV VCC SD2421 稳压器 DRIVE COMP 1.21V 1kΩ 10nF 电流放大器 40kΩ BOOST COM IDAC 80kΩ 1nF 40Ω LOOPRTN 10nF LOOP- 图11. 外部NPN晶体管降低FET功率负载 本电路应该在耗尽型NFET散热能力不足 或IDSS低于或接近24mA情况下才使用。 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 第 7 页 共 15 页 SD2421 智能变送器 VCC电压为3.3V。 SD2421是一款专门为4-20mA智能变送器 设计的电流DAC。图12为典型应用电路。一个 或多个传感器的电压信号通过模数转换器 （ADC）转换成数字信号。微处理器读取ADC数 据，然后进行温度补偿、线性化或其他信号处 理，最后经串行端口送入SD2421，SD2421将这 些数字数据转换成电流并通过4-20mA环路传 回控制中心。 VREF2给SD2421自身提供基准电压，VREF1 给系统的ADC提供基准电压，此时VREF1需要连 接4.7uF电容和100kΩ电阻到COM。 在此示例中，变送器并不具备数字通信功 能。 SD2421 和 外 部 耗 尽 型 NFET 管 配 合 ， 从 4-20mA环路提取电能，向SD2421自身及变送 器系统的其它器件提供稳定的VCC电压。在图 12中，LV引脚经10nF电容连接到VCC，获得的 耗尽型 NFET +3.3V VCC 2.2uF 10nF VDD 物理量 测量 传感器 温度 传感器 参考电压 16位 模数 转换器 4.7uF 100kΩ 4.7uF VREF1 LV 控制 MCU GND GND VREFIN LATCH CLOCK DATA C1 10nF BOOST VCC SD2421 电流 数模 转换器 VREF2 VDD 数据 LOOP+ C2 10nF C3 COMP 10nF 4-20mA 电流环 电压源 DRIVE 1kΩ 1nF COM LOOPRTN 3.3nF LOOP- 图12. 不带数字通信功能的典型4-20mA智能变送器 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 第 8 页 共 15 页 SD2421 HART接口 HART协议是一种通过频移键控（FSK）技 术 传 送 数 字 信 号 的 标 准 ， 它 利 用 1200Hz 和 2200Hz来代表二进制中的1和0，如图13所示。 这些正弦波信号以1mApp幅度、零直流量的形式 叠加在4-20mA电流环信号上，从而允许同时进 行模拟和数字通信。采用低通滤波器可有效消 除HART信号，所以纯模拟仪表仍可在采用HART 协议的系统中正常运行。一个单极点10Hz低通 滤波器就能将HART信号衰减至相当于满量程 信号±0.01%左右的纹波。 图14显示采用HART协议的智能变送器典型 应用电路。HART信号从电流环LOOP+端进入智 能变送器，经过外围带通滤波到达HART调制解 调器SD2015，SD2015将信号解调并传输到微处 理器。要发送HART数据时，微处理器将逻辑信 号传至SD2015进行调制以及波形整形，然后经 CC耦合至SD2421的C3引脚上。 按HART协议物理层要求，需要一个25Hz双 极点低通滤波，为满足此要求，SD2421的C2， C3引脚电容可设定为0.47uF和0.15uF。 C3引脚电容与耦合电容CC 将SD2015的HART 输出信号分压，从而保证最终表现在4-20mA电 流环上的HART信号幅度为1mApp ，CC 可设定为 6.8nF。 ILOOP +0.5mA t -0.5mA 1200Hz :“1” 2200Hz :“0” 图13. HART发送的数字信号 OCD VDD 10k 0.1uF VCC 3.3V ORXD INRESET ITXD VSS OTXA IAREF SD2015 INRTS HART VDD 调制解调器 VSS 0.1uF IRXAC IRXA ORXAF VDDA VSSA 3M ICDREF 14.7k OCBIAS VSSA 422k IXTL OXTL 499k 215k 499k 1nF 1nF 787k 220p 470p 215k 215k 215k 1.25V 物理量 测量 传感器 耗尽型 NFET VCC 10nF VDD 4.7uF 100k 参考电压 16位 模数 转换器 VREF1 2.2uF LV VREF2 BOOST 4.7uF LATCH CLOCK GND GND DATA C1 10nF 10nF SD2421 DRIVE 电流 数模转换器 VREFIN MCU VCC COMP VDD 温度 传感器 LOOP+ 4-20mA 电流环 电压源 1k 1nF COM C2 C3 LOOPRTN LOOP- 0.47uF 0.15uF CC 6.8nF 图14.带HART数字通信功能的典型4-20mA智能变送器 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 第 9 页 共 15 页 SD2421 电流源 在图15中，控制器和4-20mA环路之间利 用光耦合器实现隔离。如果光耦合器的上升时 间和下降时间较长，则需要在SD2421的数字输 入端连接施密特触发器，以免将错误数据提供 给DAC。 图15显示SD2421作为电流源的应用电路。 4-20mA电流环的电压源设在本地，其电流经过 SD2421按DATA信号调整成4-20mA，从Loop+端 输出，经远端负载后从Loop-回路到电压源， 远 端 负 载 一 般 为 横 跨 Loop+/Loop- 的 电 阻 负 载。 VCC VDD 1k +3.3V 10k 耗尽型 NFET 2.2uF LATCH 1k 10k 10nF LV VREF1 SD2421 电流 数模 转换器 VREF2 4.7uF VREFIN LATCH CLOCK CLOCK 1k DATA C1 10k 10nF C2 10nF C3 4-20mA 电流环 电压源 BOOST VCC COMP 10nF DRIVE 1k 1nF COM LOOPRTN LOOP+ 3.3nF LOOP- DATA 图15. 具体的电流源实现 备用电池 LOOP+ 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 4.7uF 0.1uF 2.2uF R1 VDD DRIVE 微处理器 /存储器 GND VCC PMOS VLOOP 图16显示具有备用电池的系统应用电路， 其中微处理器和存储器部分受到保护，以防止 在环路断开或其他原因失去VCC电源时出现数 据丢失。PMOS在VCC正常工作期间给超级电容 或可充电电池提供连续充电电流，可调整R1， R2值来获取适当的充电电流。丧失VCC时，PMOS 的栅极电压降至0V，从而允许超级电容或可充 电电池的电流流过PMOS沟道和体二极管给微 处理器和存储器供电。 R2 超级电容/ 可充电电池 SD2421 LOOPRTN COM 图16. 备用电池应用具体实现电路 第 10 页 共 15 页 LOOP- SD2421 电气特性 表 6. 极限参数 标识 参数 最小值 最大值 单位 TA 工作温度 -40 +85 °C TS 储存温度 -65 +150 °C VCC 至 COM 供电电压 -0.3 +7.0 V 模拟端口偏压 -0.3 VCC+0.3 V 数字端口偏压 -0.3 VCC+0.3 V DRIVE、BOOST、COMP 至 COM LATCH、CLOCK、DATA 至 COM TL 回流焊温度曲线 参考 IPC/JEDECJ-STD-020C °C θJA 封装热阻 110 °C /W ESD 注意： 1. 2. 人体模型 3500 V 机械模型 200 V CMOS 器件易被高能静电损坏，芯片必须储存在导电泡沫，注意避免工作电压超出范围。 在插拔芯片前请关闭电源。 表 7. VCC=+3V~+5V；TA= TMIN~TMAX；VREFIN=VREF2；使用 DN2540 作为外部功率管。 标识 参数名称 VCC 电源电压 Regline Regload 电压调整率 负载调整率 IDD 工作电流 环路电压 最小值 2.98 3.28 4.95 典型值 3 3.3 5 1 150 400 440 最大值 3.02 3.32 5.05 200 480 520 VCC+2 单位 V V V uV/V uV/mA uA uA V 满量程稳定时间 8 ms 环路输出阻抗 AC 电压灵敏系数 环路感性负载 100 0.5 50 MΩ uA/V mH 分辨率 16 30 200 90 550 Bits nArms nAp-p nArms nAp-p Bits % FS % FS ppm /℃ % FS ppm /℃ nA/mV 条件/备注 3V 典型电压 3.3V 典型电压 5V 典型电压 ΔVCC/ΔVLOOP ΔVCC/ΔILOAD 3V 供电 5V 供电 最大值为外部 N 沟道耗尽 型 FET 最大耐压 99.9%建立时间 C1=C2=10nF , C3=3.3nF 1200Hz~2200Hz 见说明 1 DAC In INL 晶华微电子 电流噪声 单调性 积分非线性 失调 失调漂移 总输出误差 总输出漂移 VCC 电源灵敏度 版本 v0.1d http://www.SDICmicro.cn 16 ±0.004 ±10 ±10 1 2018/03 ±0.01 ±0.02 ±30 ±0.1 ±30 3 4mA@25℃, VCC=5V 0.1Hz~10Hz 20mA@25℃, VCC=5V 0.1Hz~10Hz FS=满量程输出电流 4mA@+25℃,VCC=5V 包括片上基准漂移 20mA@+25℃,VCC=5V 包括片上基准漂移 第 11 页 共 15 页 SD2421 VREF2 输出电压 温漂 TC 电流输出能力 电源灵敏度 输出阻抗 Noise 2.494 输出电压 温漂 TC 电流输出能力 电源灵敏度 输出阻抗 Noise 输入阻抗 1.245 逻辑高电平 逻辑低电平 高电平电流 低电平电流 数据编码 串行数据速度 数据时钟周期 数据时钟低电平 数据时钟高电平 数据稳定宽度 数据建立时间 数据保持时间 锁存延时时间 锁存信号低电平 锁存信号高电平 0.7*VCC 2.5 ±5 2.506 ±10 60 1 12 350 1.25 ±5 1.256 ±10 30 2 7.6 60 160 0.5 V ppm /℃ mA uV/V Ω uVrms -40℃~+85℃ 0.1Hz~10Hz VREF1 REF_IN 数字输入参数 VIH VIL IIH IIL tCK tCL tCH tDW tDS tDH tLD tLL tLH 0.5 320 160 160 160 80 80 160 160 160 V ppm /℃ mA uV/V Ω uVrms kΩ V 0.3*VCC V ±0.5 uA ±0.5 uA 二进制 3 Mbps ns ns ns ns ns ns ns ns ns 100kΩ 负载到 COM -40℃~+85℃ 0.1Hz~10Hz VIN =VCC VIN =0V 说明： 1. 在应用上，如果采用环路电源上串联电感的方式来抑制高频干扰，那么需要在外部 FET 调整管的漏极（D）与 SD2421 芯片的 LOOPRTN 之间并联上 0.1uF 的电容，以确保系统稳定性。  晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 第 12 页 共 15 页 SD2421 0.015 0.005 0.004 0.01 INL误差(%FSR) INL误差(%FSR) 0.003 0.002 0.001 0 0.005 最大值 0 最小值 -0.005 TA=25℃ INT VREF VLOOP = 24V 4mA~20mA Range -0.001 -0.002 INT VREF VLOOP = 24V 4mA~20mA Range -0.01 -0.015 -0.003 0 8192 16384 24576 32768 40960 49152 57344 -50 65536 -30 -10 10 Code 30 50 70 90 温度(℃) 图 17. 积分非线性误差 vs. DAC Code 图 18. 积分非线性 vs.温度 4.0025 530 510 4.002 4.0015 静态功耗(uA) 环路电流(mA) 490 4.001 4.0005 470 450 430 410 390 4 370 3.9995 350 2.7 3.2 3.7 4.2 4.7 5.2 -50 -30 -10 10 电源电压(V) 30 50 70 90 温度(℃) 图 19. 环路电流与 vs.电源电压(VCC) 图 20. 静态功耗 vs.温度（VCC=5V） 25 2.5004 20 2.5 数量比例(%) VREF2电压(V) 2.5002 2.4998 2.4996 15 10 2.4994 5 2.4992 0 2.499 -50 -30 -10 10 30 50 70 温度(℃) 图 21. VREF2 基准电压 vs.温度 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 90 0 1 2 3 4 5 6 7 8 9 温度系数(ppm/℃) 图 22. VREF2 基准电压温漂系数分布 第 13 页 共 15 页 10 SD2421 封装规格 D A3 A2 A 0.25 θ A1 c L L1 b b1 With plating E1 E c1 c Base metal Cross section B-B e b B B 尺寸：毫米（mm） 标识 最小值 典型值 最大值 A — — 2.65 A1 0.10 — 0.30 A2 2.25 2.30 2.35 A3 0.97 1.02 1.07 b 0.35 — 0.44 b1 0.34 0.37 0.39 c 0.25 — 0.31 c1 0.24 0.25 0.26 D 10.10 10.30 10.50 E 10.26 10.41 10.60 E1 7.30 7.50 7.70 e 1.27BSC L 0.55 L1 — 0.85 1.40BSC θ 0.00 — 8° 图 23. SOP16(宽体)封装外形图 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 第 14 页 共 15 页 SD2421 D2 Nd L D h 1 2 1 2 E E2 Ne h e b EXPOSED THERMAL PAD ZONE TOP VIEW A BOTTOM VIEW A1 c 尺寸：毫米（mm） 标识 最小值 典型值 最大值 A 0.70 0.75 0.80 A1 — 0.02 0.05 b 0.18 0.25 0.30 c 0.18 0.20 0.25 D 3.90 4.00 4.10 D2 2.55 2.65 2.75 E 3.90 4.00 4.10 E2 2.55 2.65 2.75 e 0.50BSC Ne 2.00BSC Nd 2.00BSC L 0.35 0.40 0.45 h 0.30 0.35 0.40 图 24. QFN20 封装外形图 晶华微电子 版本 v0.1d http://www.SDICmicro.cn 2018/03 第 15 页 共 15 页