CBM1001A-Q

CBM1001A-Q 用户手册  产品特性  48pin LQFP 封装  支持处理器接口：8 位、16 位对内部存储 产品应用  器访问  兼容 3.3V 和 5V tolerant I/O 家庭网络设备：机顶盒、个人录像机、数码 媒体适配器 集 成 10/100M 收 发 器 ， 支 持 HP  Auto-MDIX 检测 串行转以太网：门禁控制、LED 显示屏、无 线 AP 继电器等 用于半双工时，支持 back pressure 流控模  并行转以太网：POS/微型打印机、复印机 式  USB 转以太网：存储设备、网络打印机  用于全双工时，支持 IEEE802.3x 流控模式  GPIO 转以太网：家庭网络传感器  支持唤醒帧、link 状态变化、magic packet  安全系统：数字录像机、网络摄像机、信息  事件等远程唤醒 亭  支持 100M 光纤接口  工厂和楼宇自动化控制系统  内建 16K 字节 SRAM  医疗监测设备  内建 3.3V 转 2.5V 稳压器  嵌入式服务器  支持 IP/TCP/UDP checksum 产生和检查  支 持 从 EEPROM 自 动 装 载 vendor ID, product ID.  可选的 EEPROM 配置  低功耗操作模式  Power reduced mode  Power down mode  可选的 tx drivers 1:1 或 1.25:1 变压器 产品描述 CBM1001A-Q 是一款集成了 10/100M PHY, MAC 层的高性价比的快速以太网控制器芯片，内建 16K 字节 SRAM, 对外提供了一个通用的处理器访问接口。本芯片具备低功耗，高性能的优良特性，支持 3.3V IO 电平，并可以接受 5V 输入 IO 电压。 CBM1001 支持 8 位和 16 位数据接口，用于访问内部的 SRAM。内建的 PHY 可以支持 UTP3,4,5 10Base-T 及 UTP5 100Base-TX。完全符合 IEEE 802.3u 规格。支持自动协商功能。 1 www.corebai.com CBM1001A-Q 用户手册 功能框图 引脚配置 16 位模式 2 www.corebai.com CBM1001A-Q 用户手册 8 位模式 引脚简述 管脚编号 引脚名称 类型 说明 Processor Interface 35 IOR# I,PD Processor read command 36 IOW# I,PD Processor write command 37 CS# I,PD Chip select 32 CMD I,PD Command type 34 INT O,PD Interrupt Request SD0~7 I/O,PD Processor Data Bus bit 0~7 18,17,16, 14,13,12, 3 www.corebai.com CBM1001A-Q 用户手册 11,10 31,29,28, 27,26,25, SD8~15 I/O,PD Processor Data Bus bit 8~15 24,22 8-bit mode pins 22 WAKE O,PD Issue a wake up signal when wake up event happens 24 LED3 O,PD Full-duplex LED 25,26,27 GP6~4 O,PD General Purpose output pins 28,29,31 GP3,GP2,GP1 I/O General I/O ports EEPROM interface 19 EEDIO I/O,PD IO data to eeprom 20 EECK O,PD Clock to eeprom 21 EECS O,PD Chip select to eeprom Clock interface 43 X2 O Crystal 25Mhz out 44 X1 I Crystal 25Mhz in LED interface 39 LED1 O Speed LED 38 LED2 O Link/Active LED 46 SD I Fiber-optic signal detect 48 BGGND P Bandgap ground 1 BGRES I/O Bandgap pin 2 RXVDD25 P 2.5V power output for TP RX 9 TXVDD25 P 2.5V power output for TP TX 3 RX+ I/O TP RX input 4 RX- I/O TP RX input 5,47 RXGND P RX Ground 6 TXGND P TX Ground 7 TX+ I/O TP TX output 8 TX- I/O TP TX output 41 TEST I Test mode 40 PWRST# I Power on reset Others 4 www.corebai.com CBM1001A-Q 用户手册 23,30,42 VDD P Digital VDD, 3.3V power input 15,33,45 GND P Digital GND 寄存器说明 MAC 寄存器 Register Description Offset Default value NCR Network control register 00H 00H NSR Network Status register 01H 00H NCR TX control register 02H 00H TSR I TX status register I 03H 00H TSR II TX status register II 04H 00H RCR RX control register 05H 00H RSR RX status register 06H 00H ROCR Receive overflow counter register 07H 00H BPTR Back pressure threshold register 08H 37H FCTR Flow control threshold register 09H 38H FCR RX flow control register 0AH 00H EPCR EEPROM & PHY control register 0BH 00H EPAR EEPROM & PHY address register 0CH 40H EPDRL EEPROM & PHY low byte data register 0DH xxH EPDRH EEPROM & PHY high byte data register 0EH xxH WCR Wake Up Control Register (in 8 bit mode) 0FH 00H Physical address register 10H~15H Determined by PAR MAR GPCR eeprom Multicast address register 16H-1DH xxH General purpose control register (in 8-bit 1EH 01H mode) GPR General purpose register 1FH xxH TRPAL TX SRAM read pointer address low byte 22H 00H TRPAH TX SRAM read pointer address high byte 23H 00H RWPAL RX SRAM write pointer address low byte 24H 00H RWPAH RX SRAM write pointer address high byte 25H 0CH VID Vendor ID 28H~29H 0A46H 5 www.corebai.com CBM1001A-Q 用户手册 PID Product ID 2AH~2BH 9000H CHIPR CHIP revision 2CH 19H TCR2 TX control register 2 2DH 00H OCR Operation control register 2EH 00H SMCR Special mode control register 2FH 00H ETXCSR Early transmit control/status register 30H 00H TCSCR Transmit check sum control register 31H 00H RCSCSR Receive check sum control status register 32H 00H MPAR MII PHY address register 33H 00H LEDCR LED pin control register 34H 00H BUSCR Processor bus control register 38H 61H INTCR INT pin control register 39H 00H SCCR System clock tum on control register 50H 00H RSCCR Resume system clock control register 51H XXH Memory data pre-fetch read command F0H XXH with F1H XXH with F2H XXH Memory data read address register low F4H 00H F5H 00H F6H XXH with F8H XXH Memory data write address register low FAH 00H FBH 00H FCH XXH MRCMDX MRCMDX1 MRCMD MRRL MRRH MWCMDX MWCMD MWRL MWRH TXPLL without address increment register Memory data read command address increment register Memory data read command address increment register byte Memory data read address register high byte Memory data write command without address increment register Memory data write command address increment register byte Memory data wirte address register high byte TX packet length low byte register 6 www.corebai.com CBM1001A-Q 用户手册 TXPLH TX packet length high byte register FDH XXH ISR Interrupt status register FEH 00H IMR Interrupt mask register FFH 00H PHY 寄存器 功能说明 主机接口 主机接口是一个通用的处理器局部总线接口，采用片选信号 CS#来选中 CBM1001, CS#默认是低有 效，可以通过 EEPROM 设定改变极性。主机可通过两路端口，一是 INDEX, 二是 DATA, 复用 SD 信号， 当 CMD=0 时，SD 表示 INDEX 信息；当 CMD=1 时，SD 表示 DATA 信息。INDEX 是要访问的寄存器 的地址信息，在访问任何寄存器前，需要先设置 INDEX 信息。 DMA 控制 CBM1001 提供了 DMA 支持，用于简化对内部存储器的访问。在配置存储器的起始地址后，首先发 送一个 dummy read/write 命令，装载当前数据到内部数据缓冲器，然后，可以通过 read/write 命令访 问目标地址。地址将按照 8 位或 16 位模式自动递增。下一地址的数据被自动装载入数据缓冲器。 内部存储器大小是 16K 字节，前 3K 字节用于发送，后 13KB 字节用于接收。 帧发送 TX SRAM 可以存储两个包，分别命名为 Index I 和 Index II。Index register 02h 控制 CRC 和 pads 的插入。状态在 03h 和 04h 寄存器内记录。硬件或软件复位后，发送起始地址位于 00h, Index I 有效。 7 www.corebai.com CBM1001A-Q 用户手册 首先写入数据到 TX SRAM, 然后写入数据大小到 byte_count register fch 和 fdh。设置 control register 的 bit1 后，CBM1001 开始发送 index I 包。在 index I 包发送完成前，index II 的包数据可以写入 TX SRAM, 在 index I 发送完成后，可以马上设置 index II 的 byte_count 和 control register 的 bit1。这样 index I 和 index II 可循环交替发送。 帧接收 RX SRAM 是 ring 的结构。在硬件或软件复位后，RX SRAM 的起始地址位于 C00h 处。每个包拥有 4 字节的 header，跟随接收到的数据，包括 CRC 数据。Header 的结构是 01h, status, byte_count low, byte_count high。 收发器操作 100Base TX 操作 发 送 包 括 4B5B encoder, scrambler, parallel to serial converter, NRZ to NRZI 转 换 ， NRZI 到 MLT-3 转换，最后经 MLT-3 驱动器驱动信号到线缆。 接收包括 signal decteck, 数字自适应均衡器，MLT-3 到 binary 译码器，时钟恢复模块，NRZI 到 NRZ 译码器，串行到并行转换器，descrambler 解扰，编码对齐，4B5B 译码器。 10Base-T 操作 10Base-T 收发器符合 IEEE 802.3u 标准，当 CBM1001 工作在 10base-t 模式，编码方案是曼彻斯特 编码， 电气特性 操作条件 8 www.corebai.com CBM1001A-Q 用户手册 Symbol DVDD Tc PD (Power DIssipation) Parameter Min Max Unit 3.135 3.465 V Case Reserve - 85 ℃ 100BASE-TX - 87 mA 3.3V 10BASE-T TX(100% utilization) - 92 mA 3.3V 10BASE-T idle - 38 mA 3.3V Auto-negotiation - 56 mA 3.3V Power Reduced Mode(without cable) - 31 mA 3.3V Power Down Mode - 21 mA 3.3V Power Down Mode (system clock off) - 7 mA 3.3V Conditions Supply Voltage Conditions 直流电气特性 Symbol Parameter Min Typ Max Unit Input VIL Input Low Voltage - - 0.8 V VIL Input High Voltage 2.0 - - V IIL Input Low Leakage Current -1 - - uA VIN=0.0V IIH Input High Leakage Current - - 1 uA VIN=3.3V Cin Input capapcitance 4 5 6 pf VOL Output Low Voltage - - 0.4 V IOL=4mA VOH Output High Voltage 2.4 - - V IOH=-4mA Outputs Receiver VICM RX+/RX-Common Mode Input Voltage 100Ω - 2.5 - V Termination Across Transmitter VTD100 VTD10 ITD100 100TX+/-Differential Output Voltage 10TX+/- Differential Output Voltage 100TX+/- Differential Output Current 1.9 2.0 2.1 V 4.4 5 5.6 V |19| |20| |21| mA Peak to Peak Peak to Peak Absolute Value 交流特性 TP 接口 9 www.corebai.com CBM1001A-Q 用户手册 Symbol Parameter Min Typ Max Unit tTR/F 100TX+/- Differential Rise/Fall Time 3.0 - 5.0 ns 0 - 0.5 ns 0 - 0.5 ns 0 - 1.4 ns 0 - 5 % Min Typ Max Unit Conditions 39.998 40 40.002 ns 50ppm 100TX+/- Differential Rise/Fall Time tTM Mismatch 100TX+/- Differential Output Duty tTDC Cycle Distortion 100TX+/- Tt/T Differential Output Peak-to-Peak Jitter 100TX+/- XOST Differential Voltage Overshoot Conditions 晶振时序 Symbol Parameter TCKC OSC Clock Cycle TPWH OSC Pulse Width High 16 20 24 ns TPWL OSC Pulse Width Low 16 20 24 ns 处理器读时序 Symbol T1 Parameter CS#,CMD valid to IOR# valid Min 0 Typ Max Unit ns 10 www.corebai.com CBM1001A-Q 用户手册 T2 IOR# width T3 System Date(SD) Delay time T4 T5 T6 10 ns IOR# invalid to System Date(SD) invalid IOR# invalid to CS#,CMD invalid IOR# invalid to next IOR#/IOW# valid When read CBM1001 register 3 ns 3 ns 0 ns 2 clk* 4 clk* 1 clk* IOR# invalid to next IOR#/IOW# T6 valid When read CBM1001 memory withF2h register IOR# invalid to next IOR#/IOW# T2+T6 valid When read CBM1001 memory with F2h register T7 CS#,CMD valid to IO 16 valid 3 ns T8 CS#,CMD invalid to IO16 invalid 3 ns Max Unit 处理器写时序 Symbol Parameter Min Typ T1 CS#,CMD valid to IOW# valid 0 ns T2 IOW# width 10 ns T3 System Date(SD) Setup time 10 ns T4 System Date(SD) Hold time 3 ns T5 IOW # Invalid to CS#,CMD invalid 0 ns 1 clk* IOW# invalid to next IOW#/IOR# T6 valid When write CBM1001 INDEX port 11 www.corebai.com CBM1001A-Q 用户手册 IOW# Invalid to next IOW#/IOR# T6 valid When write CBM1001 2 clk* 1 clk* memory DATE port IOW# invalid to next IOR#/IOW# T2+T6 valid When write CBM1001 memory T7 CS#,CMD valid to IO 16 valid 3 ns T8 CS#,CMD invalid to IO16 invalid 3 ns Max Unit EEPROM 接口时序 Symbol Parameter Min Typ T1 EECK Frequency 0.375 Mhz T2 EECS Setup Time 500 ns T3 EECS Hold Time 2166 ns T4 EEDIO Setup Time wheno output 480 ns T5 EEDIO Hold Time when output 2200 ns T6 EEDIO Setup Time when input 8 ns T7 EEDIO Hold Time when input 8 ns 应用指南 12 www.corebai.com CBM1001A-Q 用户手册 Auto MDIX 应用 Non auto MDIX 应用 封装信息 13 www.corebai.com CBM1001A-Q 用户手册 Symbol Dimensions in inches Dimensions in mm Min Nom Max Min Nom Max A - - 0.063 - - 1.60 A1 0.002 - 0.006 0.05 - 0.15 A2 0.053 0.055 0.057 1.35 1.40 1.45 b 0.007 0.009 0.011 0.17 0.22 0.27 b1 0.007 0.008 0.009 0.17 0.20 0.23 C 0.004 - 0.008 0.09 - 0.20 C1 0.004 - 0.006 0.09 - 0.16 D 0.354 BSC 9.00 BSC D1 0.276 BSC 7.00 BSC E 0.354 BSC 9.00 BSC E1 0.276 BSC 7.00BSC e 0.020 BSC 0.50 BSC L 0.018 0.024 0.030 0.45 0.60 L1 0.039 REF 1.00 REF y 0.003 MAX 0.08 MAX 0.75 1. To be determined at seating plane. 2. Dimensions D1 and E1 do not include mold protrusion. 14 www.corebai.com CBM1001A-Q 用户手册 D1 and E1 are maximum plastic body size dimensions including mold mismatch. 3. Dimensions b does not include dambar protrusion. Total in excess of the b dimensions at maximum material condition. Dambar cannot be located on the lower radius of the foot. 4. Exact shape of each corner is optional. 5. These dimensions apply to the flat section of the lead between 0.10mm and 0.25mm from the lead tip. 6. A1 is defined as the distance from the seating plane to the lowest point of the package body. 7. Controlling dimension: millimeter. 8. Reference documents: JEDEC MS-026, BBC. 15 www.corebai.com