XD548

XD548 DIP-8 XL549 SOP-8 8位模拟数字转换串行控制器 概述 XL548是8位串行A/D转换器芯片，采用了CMOS工艺，它以8位开关电容逐次逼近的方法实现 A/D转换， 可与通用微处理器、控制器通过CLK、CS、DATAOUT三条口线进行串行接口，构成各种廉价的测控应用系 统。具有4MHz片内系统时钟和软、硬件控制电路，转换时间最长17μs，XL548采样为45500次/s。 其它功能总失调误差最大为±0.5LSB，典型功耗值为6mW。采用差分参考电压高阻输入，抗干扰，可按 比例量程校准转换范围，VREF+－VREF-≥1V，可用于较小信号的采样。 产品特点  采用三线串行方式与微处理器接口  8位分辨率AD转换器  4MHz的典型内部系统时钟  片内采样保持电路，转换时间≤17us  差分电压输入  宽工作电压3V-6.5V  低功耗15mW  总失调误差≤±0.5LSB  采样速度45500次/S  片内提供4MHz内部系统时钟，并于操作控制用的外部I/OCLOCK相互独立。  采用常规的DIP8封装和SOP8封装 应用领域  手持式设备  便携式监控器及功率管理  工业信号监测  测控仪表 Page 1 XD548 DIP-8 XL549 SOP-8 引脚示意图及说明 DIP-8/SOP-8 (TOP VIEW) REF+ VCC I/O CLOCK ANALOG IN 管脚序号 REF- DATA OUT GND CS 名称 说明 1 2 REF+ ANALOG IN 3 REF－ 负基准电压输入端，-0.1V≤REF-≤2.5V。 4 GND 电源地 5 CS 芯片片选端 正基准电压输入2.5V≤REF+≤Vcc+0.1 模拟信号输入端 6 DATA OUT 数据转换接口输出端 7 I/O CLOCK 外接时钟输入端 8 VCC 电源端 Page 2 XD548 DIP-8 XL549 SOP-8 极限参数 VCC 端到 GND 电压 ......................................................................................................................... －0.5V to 6.5V 所有输入管脚到 GND 电压 ................................................................................................................. －0.5V to 6V OUT 管脚到 GND 电压 ............................................................................................................. -0.3V to VCC+0.3V Vref+ 管脚到 GND 电压 ............................................................................................................ -0.3V toVCC+0.1V Vref-管脚到 GND 电压.................................................................................................................................... -0.1V 所有输入管脚峰值电流 ................................................................................................................................ ±20mA 存储温度 ....................................................................................................................................... －65℃ to +150℃ 工作环境温度 ................................................................................................................................. －40℃ to +85℃ 焊接温度(10 秒) ............................................................................................................................................. +260℃ 最高结温 ........................................................................................................................................................ +150℃ 电气特性 （VIN=5V, 除非另外注明，TA=－40℃ 到 85℃, 典型值在环境温度为25℃时测得） 符号 V CC VOH VOL IOZ 参数说明 测试条件 Supply vol tage High-level output voltage Low-level output voltage Off-state (high-impedance-state) output current 3 VCC = 4.5 V, 2.4 V IOL = 1.6 mA 0.4 VCC = 4.5 V to 5.5 V, IOL = 20uA 0.1 VO = VCC, CS at VCC 10 VO = 0, CS at VCC –10 IIL Low-level input current VI = 0 ICC Operating supply current CS at 0 V V A A 0.05 – 0.005 – 2.5 A 2.5 mA 0.8 1 VI = VCC A –1 VI = 0 Maximum static analog tsu(CS) Setup time, CS low before first I/O CLOCK th(CS) twH Hold time, CS low after last I/O CLOCK Pulse duration, I/O CLOCK high twL(I/O) Pulse duration, I/O CLOCK low tt(CS) Transition time V VCC = 4.5 V, VI = VCC Vref+ = VCC, 单位 5.5 VCC = 4.5 V to 5.5 V, High-level input current Analog input leakage current IOH = – 1.6 mA 5 最大值 IOH = – 20 uA VCC – 0.1 IIH Ileakage 最小值 典型值 Vref – = GND 10 A 1.425 s 0 ns 190 ns 190 ns 10 us Page 3 XD548 DIP-8 XL549 SOP-8 时序图及说明 1 2 3 4 5 6 7 8 1 Don’t I/O CLOCK Access Cycle B tsu(CS) 3 Access Cycle C tconv Sample Cycle B 2 4 5 6 7 8 Care (see Note A) Sample Cycle C tsu(CS) CS twH(CS) Hi-Z State Hi-Z State DATA OUT A7 A6 A5 A4 A3 A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0 B7 A7 Previous Conversion Data A MSB LSB (see Note B) Conversion Data B MSB MSB LSB MSB ten ten VCC 50% CS 50% 0V tPZL Output Waveform 1 (see Note C) tPLZ VCC 50% 10% tPZH Output Waveform 2 (see Note C) 0V tPHZ 90% 50% VOH 0V See Note B VOLTAGE WAVEFORMS FOR ENABLE AND DISABLE TIMES I/O CLOCK 0.8 V 2.4 V Output 0.4 V td DATA OUT 2.4 V 0.8 V tr(bus) tf(bus) VOLTAGE WAVEFORMS FOR RISE AND FALL TIMES 通常的控制时序为： （1）将CS置低。内部电路在测得CS下降沿后，再等待两个内部时钟上升沿和一个下降沿后，然后 确认这一变化，最后自动将前一次转换结果的最高位（D7）位输出到DATAOUT端上。 （2）前四个I/OCLOCK周期的下降沿依次移出第2、3、4和第5个位（D6、D5、D4、D3），片上采样 保持电路在第4个I/OCLOCK下降沿开始采样模拟输入。 (3) 接下来的3个I/OCLOCK周期的下降沿移出第6、7、8（D2、D1、D0）个转换 (4)片上采样保持电路在第8个I/OCLOCK周期的下降沿将移出第6、7、8（D2、D1、D0）个转换 位。保持功能将持续4个内部时钟周期，然后开始进行32个内部时钟周期的A/D转换。第8个I/ OCLOCK后，CS必须为高，或I/OCLOCK保持低电平，这种状态需要维持36个内部系统时钟周期以等 待保持和转换工作的完成。如果CS为低时I/OCLOCK上出现一个有效干扰脉冲，则微处理器/控制器 将与器件的I/O时序失去同步；若CS为高时出现一次有效低电平， (5)若要在特定的时刻采样模拟信号，应使第8个I/OCLOCK时钟的下降沿与该时刻对应，因为芯片 虽在第4个I/OCLOCK时钟下降沿开始采样，却在第8个I/OCLOCK的下降沿开始保存。 Page 4 XD548 DIP-8 XL549 SOP-8 封装信息 8 引脚塑封双列直插式封装 （P）——300 mil （DIP） E1 D 2 n 1 a E A2 A L c A1 b B1 p eB 引脚数 引脚间距 顶端到固定面高度 塑模封装厚度 塑模底面到固定面高度 肩到肩宽度 塑模封装宽度 总长度 引脚尖到固定面高度 引脚厚度 引脚上部宽度 引脚下部宽度 总排列间距 塑模顶部锥度 塑模底部锥度 B 单位 尺寸范围 n p A A2 A1 E E1 D L c B1 B eB a b 最小 .140 .115 .015 .300 .240 .360 .125 .008 .045 .014 .310 5 5 英寸 * 正常 最大 8 .100 .155 .130 .170 .145 .313 .250 .373 .130 .012 .058 .018 .370 10 10 .325 .260 .385 .135 .015 .070 .022 .430 15 15 最小 3.56 2.92 0.38 7.62 6.10 9.14 3.18 0.20 1.14 0.36 7.87 5 5 毫米 正常 最大 8 2.54 3.94 3.30 4.32 3.68 7.94 6.35 9.46 3.30 0.29 1.46 0.46 9.40 10 10 8.26 6.60 9.78 3.43 0.38 1.78 0.56 10.92 15 15 Page 5 XD548 DIP-8 XL549 SOP-8 8 引脚中等宽度塑封小型封装 （SM）——主体 208 mil （SOP8） % % P $  N  " A C ! ! F , B ᓩ㛮᭄ ᓩ㛮䯈䎱 ᘏ催ᑺ ล῵ᇕ㺙८ᑺ  ぎ䯈䱭 ᘏᆑᑺ ล῵ᇕ㺙ᆑᑺ ᘏ䭓ᑺ ᑩ䎇䭓ᑺ ᑩ䎇ؒ᭰ᑺ ᑩ䎇८ᑺ ᑩ䎇ᆑᑺ ล῵乊䚼䫹ᑺ ล῵ᑩ䚼䫹ᑺ ऩԡ ሎᇌ㣗ೈ N P ! ! ! % % $ , F C " A B ᳔ᇣ             㣅ᇌ ℷᐌ               ! ᳔໻             ᳔ᇣ             ↿㉇ ℷᐌ               ᳔໻             Page 6