Fremont Micro Devices
FT62F23
数据手册
(商业级，工业级，汽车 1 级)
主要特性
8−bit 基于 EEPROM 的 RISC MCU
Program: 3k x 14; RAM: 256 x 8; Data: 128 x 8
8 / 14 / 16 / 20 引脚
4 个定时器, 4 路独立 PWM − 1 路带死区控制
高可靠性的 8 路触摸按键
低 Standby, WDT 和工作电流
POR, LVR, LVD – 单输入比较器
可配置源电流和灌电流
高 ESD, 高 EFT
低 VDD 工作电压
HIRC 可微调
Rev2.00 ２０２１－０２－０８
www.fremontmicro.com
ＦＭＤ授权代理商：深圳市浩瑞佳电子科技有限公司
TEL:+86-0755-89519740
HRJ:www.sika-wen.com
- 1-
Fremont Micro Devices
FT62F23x
TOUCH
8−bit CPU (EEPROM)
37 条 RISC 指令:
2T or 4T
16 MHz / 2T
多达 20 个引脚
(VDD ≥ 2.5)
多达 8 个触摸按键
I/O PORTS (多达 18 个 I/O)
Memory
PROGRAM: 3k x 14 bit
DATA: 128 x 8 bit
(读/写保护)
(读保护)
RAM: 256 x 8 bit
8 层硬件堆栈
用户密匙：Hex 加密/代码执行
电源管理
SLEEP
LVR: 2.0, 2.2, 2.5, 2.8, 3.1, 3.6, 4.1 (V)
LVD: 1.2, 1.8, 2, 2.4, 2.7, 3, 3.3, 3.6, 4 (V)
(LVD 也具备可选极性的单输入比较器功能)
工作条件 (5V, 25°C)
VDD (VPOR ≤ 1.9V)
VPOR − 5.5 V
(通过 POR 自动调整，0°C 以上 ≤1.7V)
−
商业级
40 − + 85 °C
−
工业级
40 − +105 °C
−
汽车 1 级
40 − +125 °C
低 Standby
0.2 μA
WDT
正常模式 (16 MHz)
低功耗模式 (32 kHz)
系统时钟 (SysClk)
HIRC 高速内部振荡器
16MHz 20 年 / 125°C 存储
上拉/下拉电阻，开漏
8 个 I/O 源电流: 3, 6 or 18mA (5V, 25°C)
8 个 I/O 漏电流: 35 or 53 mA (5V, 25°C)
8 个 I/O:
中断/唤醒
(typical)
(typical)
ESD > 8 kV, EFT > 5.5 kV
其他特性 (欢迎垂询)
13.56 MHz 载波
½ VDD LCD 偏置
PWM (Total 4)
支持在 SLEEP 下运行
共 4 个通道 (相同周期) ：
独立：占空比，极性
1 个通道 (多达 6 个 I/O)：
互补输出+死区
自动故障刹车 (I/O, LVD)
XOR, XNOR 第 2 功能
单脉冲模式
蜂鸣器模式
集成开发环境 (IDE)
片上调试 (OCD)，ISP
3 个硬件断点
软复位，暂停，单步，运行等
封装
SOP8
SOP14 SOP16 SOP20
Timers
WDT (16−bit): 7−bit 后分频
Timer0 (8−bit): 8−bit 预分频
Timer1 (12−bit)
Timer2 (16−bit): 4−bit 预分频和后分频
支持在 SLEEP 下运行
LIRC, 1 or 2x {指令时钟, HIRC, 晶振},
2x EC
Rev2.00
-1-
2021-02-08
Fremont Micro Devices
FT62F23x
产品信息和选型表
I/O 数
型号
封装
FT62F231−ab
6
SOP8
FT62F232−ab
12
SOP14
FT62F233−ab
14
SOP16
FT62F235−ab
18
SOP20
此处
a = R; RoHS
= G; Green
b = B; Tube
= T; T&R
MCU 产品订购信息
Rev2.00
-2-
2021-02-08
Fremont Micro Devices
FT62F23x
文档修改历史
日期
版本
描述
2020-03-23
1.10
初版
2021-02-08
2.00
全面优化版本 (请忽略初版)
Rev2.00
-3-
2021-02-08
Fremont Micro Devices
FT62F23x
目录
1. 结构框图和引脚 .................................................................................................................................. 7
1.1
引脚图...................................................................................................................................... 8
1.2
引脚描述---按功能分类 ............................................................................................................ 9
2. I/O 端口 ............................................................................................................................................ 11
2.1
I/O 端口相关寄存器汇总 ........................................................................................................ 13
2.2
I/O 配置 ................................................................................................................................. 14
3. 上电复位 (POR) ............................................................................................................................... 16
3.1
初始化配置时序 ..................................................................................................................... 16
4. 系统复位 ........................................................................................................................................... 18
4.1
系统复位相关寄存器汇总 ...................................................................................................... 19
4.2
欠压复位 (Brown-Out Reset, LVR / BOR)............................................................................ 19
4.3
非法指令复位 (Illegal Instruction Reset) .............................................................................. 20
4.4
看门狗定时器 (Watch Dog Timer, WDT) 复位..................................................................... 20
4.5
外部 I/O 系统复位 /MCLRB .................................................................................................. 21
4.6
检测上次复位类型 ................................................................................................................. 21
5. 低电压检测/比较器 (LVD) ................................................................................................................ 22
5.1
LVD 相关寄存器汇总 ............................................................................................................. 22
6. 振荡器和系统时钟 ............................................................................................................................ 23
6.1
振荡器模块相关寄存器汇总 ................................................................................................... 24
6.2
内部时钟模式 (HIRC 和 LIRC) .............................................................................................. 25
6.3
外部时钟模式 (EC / LP / XT) ................................................................................................ 26
6.4
6.3.1
EC 模式.................................................................................................................. 26
6.3.2
LP 和 XT 模式 ....................................................................................................... 26
HIRC, LIRC 和 EC 时钟的内部切换 ...................................................................................... 28
7. 定时器 (TIMERS) ............................................................................................................................ 29
7.1
7.2
看门狗定时器 (Watch Dog Timer, WDT).............................................................................. 30
7.1.1
WDT 相关寄存器汇总 ............................................................................................ 31
7.1.2
WDT 的设置和使用 ................................................................................................ 32
7.1.3
在 Timer0 和 WDT 之间切换分频电路 ................................................................... 32
定时器 0 (TIMER0) ................................................................................................................ 33
7.2.1
Rev2.00
Timer0 相关寄存器汇总 ......................................................................................... 34
-4-
2021-02-08
Fremont Micro Devices
7.3
7.4
FT62F23x
定时器 1 (TIMER1) ................................................................................................................ 35
7.3.1
Timer1 相关寄存器汇总 ......................................................................................... 36
7.3.2
TMR1 寄存器的读/写操作 ..................................................................................... 36
定时器 2 (TIMER2) ................................................................................................................ 37
7.4.1
Timer2 相关寄存器汇总 ......................................................................................... 38
7.4.2
TMR2 寄存器的读/写操作 ...................................................................................... 39
8. SLEEP 睡眠模式 (POWER-DOWN) ............................................................................................... 40
8.1
进入 SLEEP........................................................................................................................... 40
8.2
从 SLEEP 中唤醒 .................................................................................................................. 41
9. 中断 (INTERRUPTS)....................................................................................................................... 42
9.1
中断相关寄存器汇总.............................................................................................................. 43
9.2
PA4-INT 和 PORTA 端口变化中断 ........................................................................................ 45
10. PWM................................................................................................................................................. 46
10.1
PWM 相关寄存器汇总 ........................................................................................................... 47
10.2
时钟源.................................................................................................................................... 49
10.3
周期 (Period) ........................................................................................................................ 49
10.4
占空比 (Duty Cycle) .............................................................................................................. 49
10.5
死区 (Deadband) 时间 ......................................................................................................... 50
10.6
故障刹车 (Fault-Break) 功能 ................................................................................................ 50
10.7
周期和占空比寄存器的更新 ................................................................................................... 50
10.8
PWM 输出 ............................................................................................................................. 51
10.9
(P1C, P1D) 和 (P1B, P1C) 的第 2 功能输出....................................................................... 52
11. 数据 EEPROM (DATA EEPROM) ................................................................................................... 53
11.1
DATA EEPROM 相关寄存器汇总 ......................................................................................... 53
11.2
写 DATA EEPROM .............................................................................................................. 54
11.3
读 DATA EEPROM .............................................................................................................. 55
11.4
自动擦除功能......................................................................................................................... 55
12. TOUCH 模块 .................................................................................................................................... 56
12.1
TOUCH 触摸按键功能 ........................................................................................................... 56
13. 存储区读/写保护 ............................................................................................................................... 57
14. 低功耗模式 (LOW POWER MODE) ................................................................................................ 57
Rev2.00
-5-
2021-02-08
Fremont Micro Devices
FT62F23x
15. 指令集 (INSTRUCTION SET) ......................................................................................................... 58
16. 特殊功能寄存器 (SPECIAL FUNCTION REGISTERS, SFR) ......................................................... 60
16.1
初始化配置寄存器 ................................................................................................................. 60
16.2
用户寄存器 ............................................................................................................................ 62
16.3
STATUS 寄存器 .................................................................................................................... 67
16.4
PCL 和 PCLATH.................................................................................................................... 68
17. 电气特性 ........................................................................................................................................... 69
17.1
极限参数 ................................................................................................................................ 69
17.2
工作特性 ................................................................................................................................ 69
17.3
POR, LVR, LVD .................................................................................................................... 70
17.4
I/O 端口电路 .......................................................................................................................... 71
17.5
工作电流 (IDD) ....................................................................................................................... 71
17.6
内部振荡器 ............................................................................................................................ 72
17.7
Program 和 Data EEPROM................................................................................................... 73
17.8
EMC 特性 .............................................................................................................................. 73
18. 特性图 .............................................................................................................................................. 74
19. 封装信息 ........................................................................................................................................... 80
联系信息 ................................................................................................................................................. 84
Rev2.00
-6-
2021-02-08
Fremont Micro Devices
1.
FT62F23x
结构框图和引脚
Reset
+
Clock
control
Timers
PROM
DROM
SFR BUS
CPU
Touch
I/O
LVD
SRAM
PWM
OCD
OCD BUS
图 1-1
系统结构框图
标准缩写列表如下:
缩写
Rev2.00
描述
CPU
Central Processing Unit
SFR
Special Function Registers
SRAM
Static Random Access Memory
DROM
Data EEPROM
PROM
Program EEPROM
Timers
Timer0, Timer1, Timer2
PWM
Pulse Width Modulator
LVD
Low Voltage Detect / comparator
OCD
On Chip Debug
I/O
Input / Output
-7-
2021-02-08
Fremont Micro Devices
1.1
FT62F23x
引脚图
ICSPDAT0/OSC1/KEY1/PC1
1
ICSPCLK0/OSC2/KEY2/PC0
2
MCLRB/[P1B1]/KEY3/PB7
3
[P1A1N]/ELVD0/KEY4/PB6
4
FT62F231-RB
SOP8
图 1-2
VDD
7
GND
6
PA0/ELVD3/[P1A2N]
5
PA2/T0CKI/[CLKO]/TKCAP/[P1D2]
1
ICSPDAT0/OSC1/KEY1/PC1
1
14
VDD
ICSPCLK0/OSC2/KEY2/PC0
2
13
GND
12
PA0/ELVD3/[P1A2N]
MCLRB/[P1B1]/KEY3/PB7
3
[P1A1N]/ELVD0/KEY4/PB6
4
[P1A1]/ELVD1/KEY5/PB5
5
FT62F232-RB
11
SOP14
10
P1C0/KEY8/PB2
6
9
PA4/INT/BKIN/AT0
P1D0/KEY7/PB3
7
8
PA6/P1A0/[ICSPCLK1]
图 1-3
PA1/ELVD2/[P1A2]
PA2/T0CKI/[CLKO]/TKCAP/[P1D2]
SOP14 1
ICSPDAT0/OSC1/KEY1/PC1
1
16
VDD
ICSPCLK0/OSC2/KEY2/PC0
2
15
GND
PA0/ELVD3/[P1A2N]
MCLRB/[P1B1]/KEY3/PB7
3
14
[P1A1N]/ELVD0/KEY4/PB6
4
PA1/ELVD2/[P1A2]
[P1A1]/ELVD1/KEY5/PB5
5
FT62F233-RB 13
SOP16
12
KEY6/PB4
6
11
PA4/INT/BKIN/AT0
P1D0/KEY7/PB3
7
10
PA6/P1A0/[ICSPCLK1]
P1C0/KEY8/PB2
8
9
PA7/P1B0/[ICSPDAT1]
图 1-4
PA2/T0CKI/[CLKO]/TKCAP/[P1D2]
SOP16 1
ICSPDAT0/OSC1/KEY1/PC1
1
20
VDD
ICSPCLK0/OSC2/KEY2/PC0
2
19
GND
MCLRB/[P1B1]/KEY3/PB7
3
18
PA0/ELVD3/[P1A2N]
[P1A1N]/ELVD0/KEY4/PB6
4
17
PA1/ELVD2/[P1A2]
[P1A1]/ELVD1/KEY5/PB5
5
KEY6/PB4
6
FT62F235-RB 16
SOP20
15
P1D0/KEY7/PB3
7
14
PA4/INT/BKIN/AT0
P1C0/KEY8/PB2
8
13
PA5
P1A0N/PB1
9
12
PA6/P1A0/[ICSPCLK1]
10
11
PA7/P1B0/[ICSPDAT1]
PB0/[P1C1]/CLKO
图 1-5
1
SOP8
8
PA2/T0CKI/[CLKO]/TKCAP/[P1D2]
PA3/[P1D1]
SOP20
对于 VBOR 时 CPU 开始初始化配置过程(BOOT)。
VPOR 值不能配置，而 VBOR 值可以设置为 2.0、2.2、2.5、2.8、3.1、3.6、4.1V (参阅 “LVRS”，表 4-1)。
VDD
VBOR
/System_Reset
TBOR
图 4-2
Rev2.00
BOOT
LVR 初始化配置时序图
- 19 -
2021-02-08
Fremont Micro Devices
FT62F23x
LVR 可在初始化配置时设置成 4 种不同功能(参阅 “LVREN”, 表 4-1)。
1. LVR 使能；
2. LVR 关闭；
3. 非 SLEEP 模式下 LVR 使能；
4. 由指令控制使能或关闭 LVR (SLVREN, 表 4-2).
注：
可通过指令关闭 SLEEP 期间的 LVR 以降低功耗。但如果系统 VDD 不稳定，CPU 应定期唤醒并
使能 LVR 来监控 VDD。
名称
状态
寄存器
地址
复位值
仅适用于 LVREN 配置成由指令 SLVREN 控制 LVR
SLVREN
MSCON0[3]
1 = 使能 LVR
0 = 关闭 LVR
表 4-2
4.3
0x1B
RW-0
LVR 用户寄存器
非法指令复位 (Illegal Instruction Reset)
CPU 获取指令错误的原因有很多，最常见的为干扰和 VDD 不稳定。出现非法指令时将产生系统复位及可
能产生初始化配置。
虽然没有专用的复位指令，但任何蓄意的非法指令都等同于复位指令。非法指令复位后是否启动初始化
配置则取决于 IDE 设置 (参阅 “IRBTE”, 表 4-1)
4.4
看门狗定时器 (Watch Dog Timer, WDT) 复位
SLEEP 模式下，WDT 溢出将导致唤醒。
正常模式 (非 SLEEP 模式)下，WDT 溢出将触发系统复位，随后是否产生初始化配置则取决于 IDE 设置
(参阅 “WDTBTE”, 表 4-1)。WDT 复位可用于复位挂起的 CPU。应在程序中时不时地清除 WDT 来避免
错误复位。
关于 WDT 的操作和设置等细节，请参阅 章节 7.1 看门狗定时器 (Watch Dog Timer, WDT)。
Rev2.00
- 20 -
2021-02-08
Fremont Micro Devices
4.5
FT62F23x
外部 I/O 系统复位 /MCLRB
如果已相应设置初始化配置寄存器，那么可通过在/MCLRB (PB7)脚上施加低电压来使 CPU 复位。
/MCLRB 脚通常经过一个电阻弱上拉到 VDD, 而不是直接连到 VDD, 如 图 4-3 所示，建议采用外部 RC
电路以提供故障滤波和过流保护。
/MCLR 系统复位后是否产生初始化配置则取决于 IDE 设置 (参阅 “MRBTE”, 表 4-1)。
VDD
1k
/MCLRB
100
0.1μF
图 4-3
4.6
/MCLRB 复位电路
检测上次复位类型
通过 4 个状态标志位 /POR、/BOR、Time Out (/TF) 、Power Down (/PF)的不同组合可以追溯上一次系
统复位的类型， “正常模式下的/MCLR 系统复位” 和 “非法指令复位” 除外。这些状态标志位均需由指令
置 1。复位后，相应的标志位将被锁定为“0”。
复位源
/POR
/BOR
/TF
/PF
PCON[1]
PCON[0]
STATUS[4]
STATUS[3]
0x8E
0x03, 0x83, 0x103, 0x183
POR
0
(未知)
1
1
LVR
−
0
1
1
正常模式下(非 SLEEP) WDT 溢出(复位)
−
−
0
−
SLEEP 模式下 WDT 溢出(唤醒)
−
−
0
0
SLEEP 模式下/MCLR 复位
−
−
1
0
正常模式下(非 SLEEP) /MCLR 复位
`−
−
−
−
非法指令复位
−
−
−
−
片上调试 (OCD)
−
−
−
−
表 4-3
Rev2.00
复位相关状态标志位 (“−“ 无变化)
- 21 -
2021-02-08
Fremont Micro Devices
5.
FT62F23x
低电压检测/比较器 (LVD)
LVD 的工作原理与 LVR 类似，但以下几点除外：
所有控制位和参数配置位均由用户指令设置，而不是初始化配置时；
必须正确设置 I/O：TRISx = 1；(如果 PA0、PA1、PB5 和 PB6 配置为输入但没有被选择为 LVD 输
入，且端口电压不是 VDD 或 GND 时，可能会有数字输入模块的漏电)；
LVD 事件将置位 LVDW 而不是/BOR；
可通过指令配置为中断，且不会触发系统复位；
可通过 LVDDEB 使能消抖功能。消抖时间 (TLVD)为 3 – 4 HIRC 周期，比 TBOR 短得多 (如果未预先
启动，HIRC 将自动开启)；
LVD 输入可以配置成 VDD 或其他 5 个 I/O，后者允许将 LVD 当作单输入比较器功能使用，
与 9 档 LVDL
电压值(VLVD-REF) 之一进行比较；
可设置 LVD 的极性，因此 LVD 可作为 VLVD-REF 的 “高” 或 “低” 比较器；
9 档可选 LVD 电压(LVDL), 通过指令可实现~2%/step 的微调精度；
5.1
LVD 相关寄存器汇总
名称
状态
寄存器
地址
复位值
LVD
1 = 使能
0 = 关闭
LVDL
VLVD−REF
0000 = 1.8
0001 = 2.0
0010 = 2.4
0011 = 2.7
0100 = 3.0
LVDW
LVD 触发?
1 = Yes (不锁存)
0 = No
PCON[2]
RO−x
LVDP
LVDW 极性
1 = 检测电压 > VLVD−REF
0 = 检测电压 < VLVD−REF
LVDCON[4]
RW−0
LVDDEB
LVD 消抖
1 = 使能
0 = 关闭
LVDCON[3]
LVDM
LVD 输入
000 = PB6
001 = PB5
010 = PA1
LVDIE
LVD 中断
1 = 使能
0 = 关闭
PIE1[5]
0x8C
RW−0
LVDIF
LVD 产生中断?
1 = Yes
0 = No, 或已被清零
PIR1[5]
0x0C
RW−0
LVDADJ
LVDL 修调位, ~2%/step
LVDTRIM[6:3]
0x19F
RW−1000
LVDEN
表 5-1
Rev2.00
PCON[3]
0101 = 3.3
0110 = 3.6
0111 = 4.0
1xxx = 1.2
011 = PA0
100 = VDD
101/11x = PA2
PCON[7:4]
RW−0
0x8E
0x110
LVDCON[2:0]
RW−0000
RW−1
RW−100
LVD 用户设置和标志寄存器
- 22 -
2021-02-08
Fremont Micro Devices
6.
FT62F23x
振荡器和系统时钟
系统时钟(SysClk) 可通过指令选择为内部高速振荡器 HIRC，内部低速振荡器 LIRC，或外部振荡器 (EC,
LP, XT, 参阅 “SCS”, 表 6-2)。如果选择外部振荡器, 那么则由初始化配置寄存器 “FOSC” (表 6-1) 决
定选用 3 种外部振荡器之一。系统时钟还可通过指令进一步选择为内部振荡器的分频 (参阅 IRCF 和
LFMOD，表 6-2)。系统时钟用于产生指令时钟(Instruction Clock)：
指令时钟 = SysClk / N; N = 2 for 2T, 4 for 4T.
外部时钟输入和内部指令时钟输出的引脚分配由初始化配置寄存器设置 (参阅 FOSC)。如果使能指令时
钟输出，那么则由 ”CLKOS” (表 6-3) 选择输出端口为 PB0 或 PA2。
Timers 模块有独立的振荡器，因此可有多个振荡器同时运行。
当 Timers 使能时，其选用的振荡器将自动开启，且在 Timers 运行期间一直保持有效。SLEEP 模式可将
振荡器配置为开启或关闭。当相应的振荡器在 SLEEP 模式下保持运行时, Timers 和 PWM 功能同样可在
SLEEP 时工作。
SLEEP 模式下指令停止运行，而指令时钟也将停止，因此选择指令时钟作为时钟源的外设模块也将在
SLEEP 模式下停止工作。
C1
OSC2
/Sleep
LP/XT/EC
预分频器
16M HIRC
INTOSC
OSC1
~
C2
8M
4M
2M
1M
500k
250k
32k
SysClk
FOSC
(配置字)
(SCS OSCCON)
IRCF
(OSCCON)
到 PWRT, FSCM
÷8
LFMOD
图 6-1
Rev2.00
到外设
~
256k LIRC
32k
系统时钟 SysClk 的时钟源框图
- 23 -
2021-02-08
Fremont Micro Devices
6.1
FT62F23x
振荡器模块相关寄存器汇总
名称
功能
默认
LP：PC1 (+) 和 PC0 (−) 接外部低速晶振
XT：PC1 (+) 和 PC0 (−) 接外部高速晶振
FOSC
EC：PC1 (+) 接外部时钟输入，PC0 为 I/O
INTOSCIO
INTOSC：PB0 或 PA2 输出“指令时钟”，PC0 和 PC1 为 I/O
INTOSCIO：PC0 和 PC1 为 I/O
XT / LP 双速时钟启动
IESO
使能
使能
关闭
故障保护时钟监控器
FCMEN
使能
使能
关闭
指令时钟与系统时钟的对应关系 (2T or 4T)
TSEL
2
2 (指令时钟 = SysClk/2)
4 (指令时钟 = SysClk/4)
表 6-1
FOSC 和双速启动初始化配置寄存器
配置
SysClk 系统时钟源
SCS
IRCF
LFMOD
OSCCON[0]
OSCCON[6:4]
OSCCON[7]
0x8F
外部
(固定值)
RW-0
RW-100
RW-0
EC
0
-
-
XT
0
-
-
1,024
LP
0
-
-
32,768
16 MHz
1
111
-
-
8 MHz
1
110
-
-
4 MHz
1
101
-
-
2 MHz
1
100
-
-
1 MHz
1
011
-
-
500 kHz
1
010
-
-
250 kHz
1
001
-
-
256 kHz
1
000
1
-
32 kHz
1
000
0
-
HIRC
内部
LIRC
表 6-2
Rev2.00
OST
-
SysClk 系统时钟源设置相关用户寄存器
- 24 -
2021-02-08
Fremont Micro Devices
FT62F23x
名称
状态
寄存器
地址
复位值
振荡器启动超时状态位(锁存)
OSTS
OSCCON[3]
1 = 运行在外部振荡器下(启动成功)
0 = 运行在内部振荡器下
RO−x
HIRC ready (锁存)
HTS
OSCCON[2]
1 = Yes
0 = No
0x8F
RO−0
LIRC ready (锁存)
LTS
1 = Yes
0 = No
OSCCON[1]
RO−0
MSCON0[4]
RW−1
内部时钟输出 CLKO 功能输出引脚控制位
CLKOS
(仅当 FOSC 选择 INTOSC 模式时有效)
1 = CLKO 映射到 PB0;
0 = CLKO 映射到 PA2;
LIRC 和 HIRC 交叉校准时 4 次平均测量模式
CKMAVG
0x1B
MSCON0[2]
1 = 使能
0 = 关闭
RW−0
启动 LIRC 和 HIRC 的交叉校准功能
CKCNTI
1 = 启动
0 = 完成(自动清零)
MSCON0[1]
SOSCPR
校准 LIRC 周期所需的 HIRC 周期数
SOSCPR[11:0]
表 6-3
6.2
RW−0
0x1D[3:0]
0x1C
RW−FFF
振荡器控制位/状态位
内部时钟模式 (HIRC 和 LIRC)
内部高频时钟 (Internal high frequency clock, HIRC) 出厂时已校准到 16 MHz @ 2.5V/25°C。芯片之
−
+
间的频率变化典型值 < ±1.5% @2.5 − 5.5V/25°C，温度变化典型值为 ±4% @ 40 − 105 °C。
HIRC 精度在晶圆测试时已进行校准。封装过程可能会导致 HIRC 频率漂移。烧录器软件可选择是否需要
对 HIRC 进行重新校准，此外，还可选择是否将校准后的 HIRC 频率误差存储到数据 EEPROM 的最后一
个字节。每一个 step 代表 2% / 128 = 0.016%的误差。HIRC 出厂校准值已存储在“FOSCCAL”寄存器中，
用户可以从默认的 16 MHz 来改变 HIRC 频率(微调)，微调 steps 是非线性的(~40 kHz)。粗略估计如下：
FOSCCAL[7:0] ± N ≈ 16000 ± N * 40
内部低频时钟 (Internal low frequency clock, LIRC) 出厂时已校准到 256 kHz。芯片之间的频率变化
−
+
典型值 < ±6% @2.5 − 5.5V/25°C，温度变化典型值 < ±2% @ 40 − 105 °C。
同样可在烧录器软件选择是否需要测量 LIRC 精度，以及将 LIRC 频率误差存储到数据 EEPROM 的倒数
第二个字节。每一个 step 代表 6% / 128 = 0.047%的误差。
LIRC 和 HIRC 可相互交叉校准 – 在一个 LIRC 周期内(值由“LFMOD”设置) 使用 Timer2 来测量指令时
钟数(SysClk 选择 16MHz HIRC)，此为内置硬件功能。由于 LIRC 温度系数较低，因此当温度不稳定时，
可通过用 LIRC 来校准 HIRC 的功能，以达到相同的±2%的温度系数。
Rev2.00
- 25 -
2021-02-08
Fremont Micro Devices
FT62F23x
图 6-2
单次测量时序图
LIRC 和 HIRC 交叉校准步骤：
1. 设置 IRCF = 111, SCS = 1 ; SysClk 选择 16MHz HIRC (其他频率设置的精准度会降低)
2. 设置 CKMAVG = 1
; 4 次测量平均，选择 0 表示不做平均
3. 设置 TMR2ON = 1
; 使能 Timer2
4. 设置 CKCNTI = 1
; 开始校准，默认 Timer2 预分频比 = 1, 后分频比 = 1, T2CKSRC =
SysClk for 2T; SysClk/2 for 4T
5. 校准完成时，CKCNTI 自动清零(“CKCNTI =0”), CKMIF 自动置位(“CKMIF = 1”)。
6. 测量值存储在 SOSCPR 寄存器中。
7. 如果 LIRC 为 32kHz，且 CPU 运行在 16MHz / 2T 下，则理想的匹配值为 500。
注：
LIRC 和 HIRC 交叉校准时，不要对 SOSCPRH/L 寄存器进行写操作；
LIRC 和 HIRC 交叉校准时，Timer2 不能被其他外设使用；
LIRC 和 HIRC 交叉校准功能与 IDE 的单步调试模式不兼容；
6.3
外部时钟模式 (EC / LP / XT)
6.3.1
EC 模式
外部数字信号作为时钟源连接到 OSC1 脚(OSC2 用作 I/O)。当 SysClk 选择 EC 模式时，POR 复位或从
睡眠中唤醒时，EC 模式不存在设置或转换时间延迟。
6.3.2
LP 和 XT 模式
LP 或 XT 模式下，石英晶体谐振器或陶瓷谐振器作为时钟源连接到 OSC1 和 OSC2 脚。
Rev2.00
- 26 -
2021-02-08
Fremont Micro Devices
FT62F23x
LP 振荡器模式是 3 种模式 (EC，LP，XT) 中增益设定和电流消耗最低的。该模式仅设计用于驱动 32.768
kHz 音叉式晶振(钟表晶振)。
XT 振荡器模式选择内部反相放大器的最高增益设定。
如果时钟源选择 XT 或 LP 模式，当初始化配置结束或从睡眠中唤醒时，CPU 在 OST 计数期间将暂停执
行程序，这有利于 XT 或 LP 时钟的稳定。对于 XT 和 LP 模式，OST 分别计数 1,024 和 32,768 个 OSC1
(晶体输入+ve 端)。对于 32.768 kHz 音叉式晶振，OST 计时至少需要 1 秒。
注：
WDT 将保持清零状态直至 OST 完成计数；
OST 计数期间，不要对 WDTCON 或 OPTION 寄存器进行写操作，否则将产生不可预期的行为；
双速时钟启动 (参阅“IESO”, 表 6-1) 允许 CPU 在 OST 计数期间将 SysClk 选择为内部振荡器 INTOSC
模式进而执行指令。在需要频繁进出睡眠模式的情况下，双速时钟启动功能可在芯片唤醒后立即执行指
令，除去外部振荡器所需的起振时间，从而降低整机功耗。
即 CPU 从睡眠中唤醒，将 INTOSC 作为 SysClk
执行几条指令后，再返回睡眠状态，而无需等待主振荡器的稳定。
注：
EC 模式下双速启动功能关闭，因其振荡器不需要稳定时间。
双速启动时序：
1. 初始化配置结束或从睡眠中唤醒；
2. 选择 INTOSC 作为 SysClk 执行指令直至 OST 超时；
3. SysClk 从 INTOSC 的下降沿一直保持为低，直至新时钟的下降沿到来 (LP 或 XT 模式)；
4. SysClk 切换到外部时钟源；
振荡器起振超时状态位(OSTS)用于提示 SysClk 运行在外部时钟源下或内部时钟源下。当开启双速时钟
启动功能时，通过 OSTS 可间接查询 LP 或 XT 模式下的振荡器起振定时器(OST)是否已经超时。
执行 SLEEP 指令将中止 OST 计时，而 OSTS 将保持为“0”。
故障保护时钟监控器 (Fail-Safe Clock Monitor, FSCM, 由“FCMEN”使能，参阅 表 6-1) 可使芯片在外
部振荡器出现故障时仍能继续工作。在振荡器起振定时器(OST)超时后，FSCM 随时检测振荡器故障。
FSCM 适用于所有外部振荡器模式(EC, LP 和 XT)。当选择外部振荡器时，建议使能 FSCM 功能。
如果外部振荡器的振荡频率在~1 kHz 及以下时，则判定其出现故障。由 LIRC 除以 64 产生采样时钟，
故障监控器内部有一个锁存器，外部时钟在其每个下降沿将锁存器置 1，采样时钟在其每个上升沿将锁
存器清 0。当采样时钟的整个半周期结束而主时钟依然未进入低电平时，即检测到故障。
当外部时钟出现故障时，
FSCM 自动将 SysClk 切换成内部时钟源并置位 OSFIF。如果 OSFIE 使能，
OSFIF
置 1 将产生中断。芯片固件随后应采取措施来减轻可能由故障时钟所导致的问题。SysClk 将继续运行在
内部时钟源下，直到芯片固件成功重启外部振荡器。
由“IRCF”决定“FSCM”所用的内部时钟源，这使得内部振荡器在外部时钟发生故障前就得以配置。
Rev2.00
- 27 -
2021-02-08
Fremont Micro Devices
FT62F23x
时钟监控锁存器
外部时钟
(LP/XT/EC)
S
R
SET
CLR
Q
Q
故障监测
LIRC
~32kHz(*)
÷64
采样时钟
注：LFMOD不影响采样时钟。
图 6-3
FSCM 结构框图
复位、执行 SLEEP 指令或翻转 SCS 位后，故障保护条件将被清除。当 SCS 位被修改后，OST 将重新
启动计时。OST 运行期间，CPU 将 SysClk 选择为 INTOSC 模式继续执行指令。OST 超时后，故障保
护条件被清除，芯片将切换回外部时钟源进行操作。必须先清除故障保护条件，才能清零 OSFIF 标志位。
注：
任何可能由双速时钟启动或故障保护时钟监控器所产生的时钟自动切换，都不会更新 SCS 位。
程序应监控 OSTS 位以确定当前的 SysClk 系统时钟源。
6.4
HIRC, LIRC 和 EC 时钟的内部切换
图 6-4 为时钟内部切换时序图。如果 HIRC 或 LIRC 在切换前已经关闭(为了省电)，则将会有额外的振荡
器设置延迟时间。
图 6-4
注：
由 LIRC 切换到 HIRC 时序图 (同样的原则也适用于 EC, LIRC, HIRC 之间的切换)
当 Sysclk 从其他时钟源切换到 LIRC 时，需要对 OSCCON 连续进行两次写操作，才能切换成功，
否则 Sysclk 将以 250kHz 为时钟源运行。示例如下：
BANKSEL OSCCON
LDWI 01
STR OSCCON
STR OSCCON
Rev2.00
; IRCF = 000，SCS = 1
;
; 对 OSCCON 执行两次写操作
- 28 -
2021-02-08
Fremont Micro Devices
7.
FT62F23x
定时器 (TIMERS)
共有 4 个定时器，包括看门狗定时器(WDT)在内。
WDT
Timer0
预分频器 (位)
–
8 (与 WDT 共用)
计数器 (位)
16
8
12
16
7 (与 Timer0 共用)
–
–
4 (1 − 16x)
后分频器 (位)
时钟源
Timer1
Timer2
4 (1x, 4x, 16x, Timer1 和 Timer2 共用)
LP
LP
LP
LP
XT
XT
XT
XT
HIRC
HIRC
HIRC
HIRC
LIRC
指令时钟
指令时钟
指令时钟
PA2/T0CKI
LIRC
(转变沿计数器)
2x 指令时钟
2x HIRC
2x (EC, LP or XT)
表 7-1
定时器资源
注： 如果定时器的时钟源不是指令时钟，在更改 TMRx 之前需先设置“TMRxON = 0”。
当定时器使能时，其所选的时钟源会自动开启。指令时钟在 SLEEP 模式下被关闭，因此不能用于 WDT。
当定时器选择 LP / XT 振荡器作为时钟源时，FOSC 必须相应配置成 LP / XT 模式或选择 INTOSCIO 模
式，否则 LP / XT 振荡器将处于关闭状态，不会产生计数。
WDT 的后分频器(postscaler)和 Timer0 的预分频器(prescaler)共用同一个硬件分频电路。该硬件电路由
指令选择分配给 WDT 或 Timer0，但二者不能同时使用。未被分配分频器的定时器，其分频比值为“1”。
同样的规则也适用于共用同一个预分频器电路的 Timer1 和 Timer2。
在 POR 或系统复位时，除 Timer0 的计数器(counter)外，其他所有定时器的计数器、预分频器和后分频
器都将复位。以下事件也将复位相应定时器的计数器和分频器：
WDT
Timer0
写 TMR0
Timer1
T1ON = 0 &
PSA 切换
预分频器
–
T1CKPSA = 1
Timer2
TMR2ON = 0 &
T1CKPSA = 0
LIRC 和 HIRC 交叉校准启动
T1ON = 0 & TMR2ON = 0
写 T2CON0, TMR1L/H, TMR2L/H
WDT, OST 溢出
计数器
Timer0 溢出
TMR1 = PR1
进入/退出 SLEEP
(匹配)
TMR2 = PR2
(匹配)
CLRWDT
写 WDTCON
除写 WDTCON 外的
后分频器
除(T1ON =0 &
–
以上所有条件
PSA 切换
表 7-2
Rev2.00
TMR2ON = 0)外
的以上所有条件
定时器的计数器和分频器的重置事件
- 29 -
2021-02-08
Fremont Micro Devices
FT62F23x
注意：对 TMR1L/H 进行写操作将会重置 Timer2 的预分频器。可通过以下步骤规避此问题：
1. 设置 “T1ON = 0”，从而停止 Timer1 计数器；
2. 读取 TMR1L 和 TMR1H 值；
3. 将读到的值分别写入 PR1L 和 PR1H，强制 “TMR1 = PR1” 产生匹配；
4. 将最初的预期值写回 PR1L 和 PR1H；
5. TMR1L 和 TMR1H 将自动重置；
一旦发生 PWM 故障刹车，且刹车事件一直保持，那么 Timer2 的计数器、预分频器和后分频器将停止递
增，在故障刹车事件清除后将自动恢复。
PWM 单脉冲输出结束时将自动设置 “TMR2ON = 0”，通过设置 “TMR2ON = 1” 可重新启动 Timer2。
7.1
看门狗定时器 (Watch Dog Timer, WDT)
WDT 用于 “从 SLEEP 中唤醒” 或 “CPU 挂起时产生系统复位”。当 WDT 计数到预设数量的时钟周期数
时则产生溢出。
在 SLEEP 模式下，WDT 溢出将触发唤醒。CPU 将从其进入 SLEEP 之前的位置恢复操作。唤醒不
是中断，也不是系统复位事件。
在正常模式(非 SLEEP 模式)下，WDT 溢出将触发系统复位(参阅 章节 4 系统复位)。随后是否产生
初始化配置，则取决于 WDTBTE 设置。
到 Timer0
LIRC
HIRC
LP
XT
16-bit
WDT
计数器
来自
Timer0
PSA
WCKSRC
WDT
计时溢出
后分频器
PS
PSA
WDTPS
WDTE
SWDTEN
图 7-1
WDT 结构框图
计时超过看门狗定时时间：WDT-周期 x WDT-后分频比 / WDT 时钟频率，WDT 将溢出。
对于选定的时钟源，由于 WDT 后分频器的二进制特性，看门狗定时时间步长呈连续的倍数关系。选用
LIRC 作为时钟源时，WDT 溢出前可设置的最长定时时间为：
216 x 27 / 32kHz = ~262 seconds.
Rev2.00
- 30 -
2021-02-08
Fremont Micro Devices
7.1.1
FT62F23x
WDT 相关寄存器汇总
名称
状态
寄存器
地址
复位值
WDT 时钟源
WCKSRC
00 = LIRC
01 = HIRC
10 = LP (仅当 FOSC 为 LP 或 INTOSCIO 模式*)
11 = XT (仅当 FOSC 为 XT 或 INTOSCIO 模式*)
*否则配置错误，无 WDT 时钟源
WDTCON[6:5]
RW−00
WDT 周期
WDTPS
0111 = 4,096
1000 = 8,192
1001 = 16,384
1010 = 32,768
1011 = 65,536
11xx = 65,536
0000 = 32
0001 = 64
0010 = 128
0011 = 256
0100 = 512 (默认)
0101 = 1,024
0110 = 2,048
0x18
WDTCON[4:1]
RW−0100
RW−0
SWDTEN
1 = WDT使能
0 = WDT 关闭 (当 WDTE = 0 时)
WDTCON[0]
LFMOD
1: LIRC = 256 kHz
0: LIRC = 32 kHz
OSCCON[7]
PSA
1 = 分频电路分配给WDT后分频器
0 = 分频电路分配给 Timer0 预分频器
OPTION[3]
WDT 后分频比
000
001
010
011
100
101
110
111
PS
xxx
(PSA =0)
(PSA=0)
1
表 7-3
RW−0
RW−1
Timer0 预分频比
1
2
4
8
16
32
64
128
(PSA=1)
0x8F
(PSA =1)
2
4
8
16
32
64
128
256
0x81
OPTION[2:0]
RW−111
1
WDT 相关用户寄存器
名称
功能
默认
WDT
WDTE
SWDTEN 控制
使能 (指令不能禁止)
通过指令控制 (SWDTEN)
WDTBTE
WDT 复位启动初始化配置
表 7-4
Rev2.00
关闭
WDT 选项初始化配置寄存器
- 31 -
2021-02-08
Fremont Micro Devices
7.1.2
FT62F23x
WDT 的设置和使用
由 WDTE (初始化配置寄存器) 以及 SWDTEN (用户寄存器) 使能 WDT，WDT 触发复位后是否产生初始
化配置过程则由 WDTBTE (初始化配置寄存器) 决定。
WDT 时钟源由 WCKSRC 选择 (如果选择 LIRC 则由 LFMOD 进一步选定频率)，后分频器由 WDTPS,
PSA 和 PS 一起设置。
如需阻止 WDT 溢出，必须在设定的定时时间之前清除 WDT，具体可参阅 表 7-2 中的清除 WDT 事件。
WDT 被清除后将重新开始计时。
7.1.3
在 Timer0 和 WDT 之间切换分频电路
共用的硬件分频电路可分配给 Timer0 或 WDT 使用，当在 Timer0 和 WDT 之间切换分频电路时可能会
导致系统误复位。
将分频电路从分配给 Timer0 切换至 WDT 时，必须遵循以下指令顺序：
BANKSEL TMR0
CLRWDT
CLRR TMR0
BANKSEL OPTION
BSR OPTION, PSA
; Can skip if already in TMR0 bank
; Clear WDT
; Clear TMR0 and scaler
LDWI b’11111000’
ANDWR OPTION, W
IORWI b’00000101’
STR OPTION
; Mask scaler bits (PS2-0)
; Select WDT
; Set WDT scaler bits to 32 (or any value desired)
将分频电路从分配给 WDT 切换至 Timer0 时，必须遵循以下指令顺序：
CLRWDT
BANKSEL OPTION
LDWI b’11110000’
ANDWR OPTION, W
IORWI b’00000011’
STR OPTION
Rev2.00
; Clear WDT and scaler
; Mask TMR0 select and scaler bits (PSA, PS2-0)
; Set Timer0 scale to 16 (or any value desired)
- 32 -
2021-02-08
Fremont Micro Devices
7.2
FT62F23x
定时器 0 (TIMER0)
BUS
T0CKSRC
InstrClk
HIRC
LP
XT
Sync
TMR0
T0IF
置位
T0CKI
T0CS
T0SE
PSA
8-bit
预分频器
PSA
PS
WDT
计时溢出
WDTE
16-bit
WDT
SWDTEN
PSA
WDTPS
图 7-2
Timer0 结构框图
Timer0 可用作 I/O “PA2−T0CKI” 的上升沿/下降沿计数器，或计时的定时器 (参阅 T0CKSRC)。
Timer0 计数和定时溢出时间 = TMR0[7:0] * Timer0_预分频
Timer0 溢出将置位中断标志位(T0IF)，
是否触发中断和/或从睡眠中唤醒则取决于相应的使能控制位(T0IE
和 GIE)。
注：
1. 对 TMR0 进行写操作后的 2 个指令周期内，Timer0 停止递增；
2. 如需从睡眠中唤醒，需设置 “T0CKRUN = 1” 和 “T0CKSRC ≠ 00”，以使 Timer0 的时钟源不是指令
时钟且在 SLEEP 模式下保持运行，否则 Timer0 将停止计数，维持其进入睡眠前的计数值；
3. 如果 Timer0 用于对 T0CKI 进行计数，那么相对于 Timer0，对 T0CKI 有最小周期、高/低脉冲宽度的
要求。除非 T0CKI 非常快且 TT0CK 非常慢，否则通常都满足这些限制条件；
T0CKI
高/低脉冲宽度
周期
最小值
单位
条件
0.5 * TT0CK + 20
ns
无预分频
10
ns
有预分频
20 和 (TT0CK+40)/N 中的较大者
ns
N = 1, 2, 4, …, 256 (有预分频)
N=1
(无预分频)
4. 关于 “在 Timer0 和 WDT 之间切换分频电路” 请参阅 章节 7.1.3；
Rev2.00
- 33 -
2021-02-08
Fremont Micro Devices
7.2.1
FT62F23x
Timer0 相关寄存器汇总
名称
状态
寄存器
地址
复位值
T0ON
Timer0
1 = 使能
0 = 关闭
T0CON0[3]
RW−1
T0CKRUN
SLEEP模式下
T0CK保持运行
1 = Yes (时钟源非指令时钟)
0 = No
T0CON0[2]
RW−0
Timer0 时钟源 (T0CS = 0)
T0CKSRC
0x1F
(*)
10 = LP
11 = XT (*)
00 = 指令时钟
01 = HIRC
T0CON0[1:0]
RW−00
(*)
FOSC应相应配置成LP/XT模式或选择
INTOSCIO模式，否则振荡器将不会运行。
T0CS
Timer0输入源
1 = PA2/T0CKI (计数器)
0 = T0CKSRC (定时器)
OPTION[5]
RW−1
T0SE
计数器触发沿
1 = 下降沿
0 = 上升沿
OPTON[4]
RW−1
PSA
1 = 分频电路分配给WDT后分频器
0 = 分频电路分配给 Timer0 预分频器
OPTION[3]
RW−1
WDT 后分频比
000
001
010
011
100
101
110
111
PS
xxx
TMR0[7:0]
(PSA=1)
TIMER0 预分频比
1
2
4
18
16
32
64
128
(PSA =0)
1
名称
T0IE
T0IF
Timer0溢出
中断控制位
Timer0溢出
中断标志位
OPTION[2:0]
RW−111
1
0x01
RW−xxxx xxxx
Timer0 相关用户控制寄存器
状态
全局中断
0x81
TMR0[7:0]
寄存器
1 = 使能
0 = 全局关闭
(T0IE 适用)
(唤醒不受影响)
1 = 使能
0 = 关闭
(无唤醒)
1 = 已经溢出
0 = 未溢出
表 7-6
Rev2.00
(PSA =1)
Timer0 计数值
表 7-5
GIE
(PSA=0)
2
4
8
16
32
64
128
256
(锁存)
地址
INTCON[7]
INTCON[5]
INTCON[2]
复位值
RW−0
0x0B
0x8B
0x10B
0x18B
RW−0
RW−0
Timer0 中断使能和状态位
- 34 -
2021-02-08
Fremont Micro Devices
7.3
FT62F23x
定时器 1 (TIMER1)
T1CKSRC
T1CK
InstrClk
HIRC
LP
XT
TMR1
清0
预分频器
T2CK
T2CKPS
比较器
EQ
TMR1IF
置位
T1CKPSA
PR1
图 7-3
Timer1 结构框图
Timer1 用作计时功能。
共用的预分频器 (由 T2CKPS 设置预分频比值 1, 4 或 16) 可分配给 Timer1 或 Timer2 使用，如果未分
配给 Timer1，其分频比将为“1”。
Timer1 将从 0x00 开始递增，直至递增到设置时间 =
Timer1_预分频 * PR1 / (Timer1 时钟频率)
此时，TMR1 与 PR1 匹配，并置位中断标志位(TMR1IF)，而 TMR1 在下一个递增周期复位为 0x00。匹
配后是否触发中断和/或从睡眠中唤醒则取决于相应的使能/关闭控制位(GIE, PEIE 和 TMR1IE)。
如需从睡眠中唤醒，需设置 “T1CKRUN = 1” 和 “T1CKSRC ≠ 00”，以使 Timer1 的时钟源不是指令时钟
且在 SLEEP 模式下保持运行，否则 Timer1 将停止计数，维持其进入睡眠前的计数值。
Rev2.00
- 35 -
2021-02-08
Fremont Micro Devices
7.3.1
FT62F23x
Timer1 相关寄存器汇总
名称
T1CKPSA
状态
寄存器
地址
复位值
1 = Timer1 (此时即使TMR2ON=0，
预分频器
分配位
Timer2仍启动计数)
T1CON0[4]
RW−0
T1CON0[3]
RW−0
0 = Timer2
T1CKRUN
睡眠时T1CK
保持工作
1 = Yes
0 = No
(时钟源非指令时钟)
T1ON
Timer1
1 = 使能
0 = 关闭
T1CON0[2]
0x11A
RW−0
Timer1 时钟源
T1CKSRC
10 = LP(*)
11 = XT(*)
00 = 指令时钟
01 = HIRC
T1CON0[1:0]
RW−00
(*)
FOSC 应相应配置成 LP/XT 模式或选择
INTOSCIO 模式，否则振荡器将不会运行。
Timer2/Timer1 预分频比
T2CKPS
(T1CKPS)
00 = 1
PR1L
T2CON0[1:0]
0x12
RW−00
PR1 周期寄存器低 8 位
PR1L[7:0]
0x116
PR1H
PR1 周期寄存器高 4 位
PR1H[3:0]
0x117
RW− 1111
1111 1111
TMR1L
TMR1 计数结果寄存器低 8 位
TMR1L[7:0]
0x118
TMR1H
TMR1 计数结果寄存器高 4 位
TMR1H[3:0]
0x119
01 = 4
表 7-7
名称
1x = 16
RW− 0000
0000 0000
Timer1 相关用户控制寄存器
状态
寄存器
地址
复位值
GIE
全局中断
1 = 使能
(PEIE, TMR1IE 适用)
0 = 全局关闭
(唤醒不受影响)
PEIE
外设总中断
1 = 使能 (TMR1IE 适用)
0 = 关闭 (无唤醒)
INTCON[6]
TMR1IE
Timer1与PR1匹配中断
1 = 使能
0 = 关闭 (无唤醒)
PIE1[3]
0x8C
RW−0
TMR1IF
Timer1与PR1匹配中断标
志位
1 = 匹配 (锁存)
0 = 不匹配
PIR1[3]
0x0C
RW−0
表 7-8
7.3.2
INTCON[7]
0x0B
0x8B
0x10B
0x18B
RW−0
RW−0
Timer1 中断使能和状态位
TMR1 寄存器的读/写操作
具体读写操作步骤请参照 章节 7.4.2 “TMR2 寄存器的读/写操作”。
Rev2.00
- 36 -
2021-02-08
Fremont Micro Devices
7.4
FT62F23x
定时器 2 (TIMER2)
T2CKSRC
T2CK
InstrClk
...
TMR2
清0
预分频器
XT
T1CK
T2CKPS
比较器
EQ
TMR2IF
置位
后分频器
TOUTPS
T1CKPSA
PAR2ACT
重新加载
PR2
图 7-4
Timer2 结构框图
Timer2 为定时器，也可用于产生 PWM (无后分频器，参阅 章节 10 PWM)，及用于 LIRC 和 HIRC 交叉
校准计数(CKCNTI=1)。可同时运用计数匹配和后分频器溢出功能。
Timer2 时钟被送入 Timer2 预分频器(预分频比为 1, 4 或 16)，预分频器的输出被用于递增 TMR2 寄存
器，TMR2 从 0x00 开始递增直至与 PR2 匹配。匹配时：
1. TMR2 在下一个递增周期复位为 0x00；
2. Timer2 后分频器递增；
3. 当 Timer2 后分频器的递增输出值与后分频比设置值 (1, 2 …. 15 或 16) 相等时，Timer2 溢出；
4. 中断标志位 TMR2IF 置 1，是否触发中断和/或从睡眠中唤醒则取决于相应的使能控制位(GIE, PEIE
和 TMR2IE)；
注：
1. 注意： 当预分频器分配给 Timer1 (T1CKPSA = 1) 时， 不管 TMR2ON 为何值，Timer2 将启动计
数， 与 CPU 是否处于 SLEEP 状态也无关。如需关闭 Timer2 模块，则需关闭所有 PWM 通道并设
置 TMR2IE = 0。
2. 对 T2CON0 进行写操作并不会清零 TMR2 寄存器。
3. TMR2 和 PR2 都是可读/写寄存器。复位时，其值分别为 0x0000 和 0xFFFF。
4. 当 (“TMR2ON = 1”, “T2CKRUN = 1”, “T2CKSRC ≠ 000”) 时, Timer2 在 SLEEP 模式下将保持运行。
Rev2.00
- 37 -
2021-02-08
Fremont Micro Devices
7.4.1
FT62F23x
Timer2 相关寄存器汇总
名称
T1CKPSA
T2CKRUN
状态
预分频器
分配位
睡眠时T2CK
保持工作
寄存器
地址
复位值
1 = Timer1 (此时即使TMR2ON=0，
Timer2仍启动计数)
T1CON0[4]
0x11A
RW−0
MSCON0[0]
0x1B
RW−0
0 = Timer2
1 = Yes
0 = No
(时钟源非指令时钟)
更新周期和占空比的即时生效控制位
PR2U
1 = PR2/P1xDTy 缓冲值立即分别更新到 PR2ACT
和 P1xDTyACT
T2CON0[7]
WO1−0
0 = 周期结束后正常更新
Timer2 后分频比
TOUTPS
0000 = 1
0001 = 2
0010 = 3
0011 = 4
0100 = 5
0101 = 6
0110 = 7
0111 = 8
1000 = 9
1001 = 10
1010 = 11
1011 = 12
TMR2ON
Timer2 (PWM单脉冲模
式下自动清0)
1 = 使能
0 = 关闭
T2CKPS
(T1CKPS)
Timer2/Timer1预分频比
00 = 1
01 = 4
1100 = 13
1101 = 14
1110 = 15
1111 = 16
1x = 16
T2CON0[6:3]
0x12
RW− 0000
T2CON0[2]
RW−0
T2CON0[1:0]
RW−00
Timer2 时钟源
T2CKSRC
000 = 指令时钟
001 = 2 x 指令时钟
010 = 2x HIRC
011 = 2x LP, XT or EC (*)
100 = HIRC
101 = LIRC
110 = LP (*)
111 = XT (*)
T2CON1[2:0]
0x9E
RW−000
(*)
FOSC 应相应配置成 LP/XT/EC 模式或选择
。
INTOSCIO 模式，否则振荡器将不会运行
PR2L
PR2 周期寄存器低 8 位
PR2L[7:0]
0x91
RW−1111 1111
PR2H
PR2 周期寄存器高 8 位
PR2H[7:0]
0x92
RW−1111 1111
TMR2L
TMR2 计数结果寄存器低 8 位
TMR2L[7:0]
0x11
RW−0000 0000
TMR2H
TMR2 计数结果寄存器高低 8 位
TMR2H[7:0]
0x13
RW−0000 0000
表 7-9
Rev2.00
Timer2 相关用户控制寄存器
- 38 -
2021-02-08
Fremont Micro Devices
FT62F23x
名称
状态
寄存器
地址
全局中断
复位值
GIE
1 = 使能
(PEIE, TMR2IE 适用)
PEIE
外设总中断
1 = 使能 (TMR2IE 适用)
0 = 关闭 (无唤醒)
INTCON[6]
0x0B
0x8B
0x10B
0x18B
TMR2IE
Timer2与PR2匹配中
断
1 = 使能
0 = 关闭 (无唤醒)
PIE1[1]
0x8C
RW−0
TMR2IF
Timer2与PR2匹配中
断标志位
1 = 匹配 (锁存)
0 = 不匹配
PIR1[1]
0x0C
RW−0
INTCON[7]
0 = 全局关闭
(唤醒不受影响)
RW−0
RW−0
表 7-10 Timer2 中断使能和状态位
7.4.2
TMR2 寄存器的读/写操作
TMR2H 和 TMR2L 不能同时读或写。通过 TMR2H 的内部缓存 TMR2H_buf 可解决此问题，必须遵循以
下读写顺序：
读 TMR2 时，先读 TMR2L，此时 TMR2H 的值将被锁存到 TMR2H_buf，然后读 TMR2H。当 Timer2
的时钟源不是指令时钟时，需设置 “TMR2ON =0” 以停止计数，然后在读 TMR2 之前执行 1 条 NOP
指令。
写 TMR2 时, 先写 TMR2H, 此时 TMR2H 的值将被储存到 TMR2H_buffer 中。然后写 TMR2L, 此时
TMR2H 和 TMR2L 将同时更新到计数值中。另外，为了避免写入操作和计数之间的竞争，在写操作
前，应设置 “TMR2ON = 0” 以停止计数。
读 TMR2H
TMR2
D
SET
CLR
Q
Q
TMR2
16bit
BUS
TMR2H_buffer
读 TMR2L
TMR2
图 7-5
D
SET
TMR2 读操作结构框图
Q
写 TMR2H
CLR
Q
TMR2H_buffer
BUS
TMR2
16bit
写 TMR2L
图 7-6
Rev2.00
TMR2 写操作结构框图
- 39 -
2021-02-08
Fremont Micro Devices
8.
FT62F23x
SLEEP 睡眠模式 (POWER-DOWN)
睡眠模式下，指令时钟关闭，指令执行停止，大多数模块掉电以降低功耗。如表 8-1 所示，FT62F23x
可根据实际需求在睡眠时有选择地开启各个模块, 而无须指令介入，以使其相应功能如 LVR、LVD、WDT、
Timers 和 PWM 能在 SLEEP 模式下保持运行。一些模块也可配置成进入 SLEEP 后自动关闭，而无须由
指令关闭。
SLEEP 模式下的各模块配置条件
模块
指令时钟
运行
自动关闭?
(始终关闭)
Yes
LVR
LVREN = 00 or (LVREN = 01 & SLVREN=1)
LVD
LVDEN = 1
No
WDT
WDTE or SWDTEN
No
TIMER0
T0CKRUN = 1 & T0CKSRC ≠ 00 & T0ON = 1
T0CKRUN=0
TIMER1
T1CKRUN = 1 & T1CKSRC ≠ 00 & T1ON = 1
T1CKRUN=0
TIMER2
T2CKRUN = 1 & T2CKSRC ≠ 000 & TMR2ON = 1
T2CKRUN=0
PWM
(跟随 TIMER2)
HIRC / LIRC / EC / LP / XT
I/O
(跟随使用它们的外设状态)
(除非 SLEEP 时使能 PWM，否则 I/O 将保持其进入 SLEEP 前的状态)
表 8-1
8.1
LVREN = 10
除指令时钟外，其他模块可根据需求在 SLEEP 模式下保持运行
进入 SLEEP
CPU 通过执行 SLEEP 指令进入睡眠模式。进入睡眠时：
1. 如果 WDT 使能，则 WDT 的后分频器(如果分配给 WDT)和定时器将被清零，并重新开始计时。
2. 超时标志位 (/TF) = 1。
3. 掉电标志位 (/PF) = 0。
4. 时钟源
指令时钟自动关闭；
如果 Timer 在 SLEEP 下保持运行，则其所选用的时钟源 HIRC, LIRC 或外部振荡器(EC, LP, XT)
也将保持运行。 如果某个 Timer 在睡眠中自动关闭，则其时钟源也将自动关闭，除非此时钟源
同时被另一个保持运行的 Timer 所使用。
指令时钟自动停止，因此即便配置了输出内部指令时钟，进入睡眠后其输出也将停止。
5. I/O 端口
如果 Timer2 在 SLEEP 下保持运行，则 PWM 输出也将保持。如果 Timer2 自动关闭，那么 PWM
的输出将保持其进入 SLEEP 前的状态。
其他数字输出端口，将保持其进入 SLEEP 之前的状态(高阻态，低电平或高电平)。
有关各个外设在 SLEEP 状态下如何工作的详细信息，请查阅相应章节。
Rev2.00
- 40 -
2021-02-08
Fremont Micro Devices
8.2
FT62F23x
从 SLEEP 中唤醒
从睡眠中唤醒有 2 个基本原则：
基于时间，即 CPU 在一定的时间后醒来。建议选择 LIRC 作为计时的时钟源，因为 LIRC 比 HIRC
的功耗更低。
基于事件，即触发 POR，系统复位，仅唤醒而不产生中断，以及产生中断的事件，如 LVD，端口变
化中断，PA4 边沿中断。
1. 如果使能，看门狗定时器可触发唤醒 (参阅 章节 7.1 看门狗定时器)。
2. 完全复位和系统复位：
POR 完全复位 (不能关闭)
通过/MCLR 进行外部系统复位 (如果使能)
LVR 复位 (如果使能)
3. 使能中断 (关闭“全局中断使能”不影响唤醒功能)。请参阅 章节 9 中断。
注：
1. 从睡眠中唤醒将清零 WDT。
2. 如果 T1CKPSA = 1 (预分频器分配给 Timer1, 而不是 Timer2)，且 Timer2 所选的时钟源保持运行，
此时即使 TMR2ON = 0 (关闭)，Timer2 仍将启动运行。
3. 紧跟 SLEEP 指令后必须写为 NOP 指令
使用非中断方式 (即未执行“中断服务程序) 从 SLEEP 中唤醒时, 比如 WDT 唤醒或全局中断控制位
(GIE)未使能时的中断事件唤醒，下一条指令将被执行两次。为了避免重复执行，紧跟 SLEEP 的后
面必须为 NOP 指令。
SLEEP
NOP
Rev2.00
// 非中断方式唤醒时，NOP 将执行两遍。
- 41 -
2021-02-08
Fremont Micro Devices
9.
FT62F23x
中断 (INTERRUPTS)
图 9-1
中断结构框图
CPU 支持 9 个中断源，分为 2 组：
1) 非外设中断 (Timer0 和 I/O)
Timer0 溢出
PA4−INT (自动上升沿或下降沿中断)
PORTA 端口变化中断 (软件控制)
2) 外设中断
Timer1 与 PR1 匹配
Timer2 后分频器溢出
DATA EEPROM 写完成
LIRC 和 HIRC 交叉校准完成
故障保护时钟监控器
LVD 条件匹配
与其他 Timers 不同，WDT 溢出不会产生中断。除外部 I/O 中断外，其他中断请参阅相应章节。
Rev2.00
- 42 -
2021-02-08
Fremont Micro Devices
FT62F23x
产生中断时，PC 跳转并执行 ”中断服务程序(ISR)”。中断的关闭/使能有多层控制：
每个中断源均有其独立的中断使能位：TOIE, INTE, IOCAx, TMR1IE, TMR2IE, EEIE, CKMIE,
LVDIE。
8 个 PAx 中断输入共用一个端口中断使能位：PAIE (PORTA Interrupt Enable)。
外设中断有一个总中断使能位：PEIE (PEripheral Interrupt Enable)。
如果关闭以上所有控制位，将不会执行从睡眠中唤醒。
所有中断都由全局中断使能位控制：GIE (Global Interrupt Enable)。与其他使能位不同，当关闭全局
中断使能位时，依然允许从睡眠中唤醒。
关闭中断使能位并不影响中断标志位的置位。
中断处理时序如下：
自动设置 “GIE = 0”，从而关闭中断。
返回地址被压入堆栈，程序指针 PC 加载 0x0004 地址。
发生中断后的 1 – 2 个指令周期，跳转到 ”中断服务程序(ISR)” 开始处理中断。
执行 “从中断返回(RETI)” 指令退出 ISR。在 RETI 之前必须清除所有中断标志位。
当 ISR 完成时，PC 返回到中断前的地址，如果在 SLEEP 模式下，则返回到 SLEEP 指令后紧跟的
地址。
在执行 RETI 时自动设置 “GIE = 1”，从而使能中断。
注：
中断过程中，只有返回 PC 地址被自动保存在堆栈上。如果用户需要保存其他重要的寄存器值(如
W, STATUS 寄存器等)，必须通过指令将这些值正确地写入临时寄存器中，建议使用 GPR 的最
后 16 个 bytes 作为临时寄存器，因为所有 bank 共用这 16 个 bytes，而不需要切换 bank 以节省
代码。
9.1
中断相关寄存器汇总
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
复位值(RW)
PAIF
0000 0000
名称
地址
INTCON
0x0B
GIE
PEIE
T0IE
PIE1
0x8C
EEIE
CKMIE
LVDIE
PIR1
0x0C
EEIF
CKMIF
OPTION
0x81
/PAPU
INTEDG
TRISA
0x85
PORTA 方向控制
1111 1111
IOCA
0x96
PORTA 端口变化中断设置
0000 0000
PAIE
T0IF
INTF
−
TMR1IE
OSFIE
TMR2IE
−
000− 000−
LVDIF
−
TMR1IF
OSFIF
TMR2IF
−
000− 000−
T0CS
T0SE
PSA
PS2
PS1
PS0
1111 1111
表 9-1
Rev2.00
INTE
中断相关寄存器地址和默认值
- 43 -
2021-02-08
Fremont Micro Devices
名称
FT62F23x
状态
寄存器
GIE
全局中断
1 = 使能 (PEIE, 各中断独
立使能位适用)
0 = 全局关闭
(唤醒不受影响)
PEIE
外设总中断
1 = 使能
(各中断独立使能位适用)
0 = 关闭 (无唤醒)
T0IE
Timer0 溢出中断
INTE
PA4−INT 外部中断
PAIE
PORTA 端口变化中断
T0IF
Timer0 溢出中断标志位
INTF
PA4−INT 外部中断标志位
PAIF
PORTA 端口变化中断标志位
1 = 使能
0 = 关闭
(无唤醒)
1 = Yes (锁存)
0 = No
表 9-2
名称
EE 写完成中断
CKMIE
LIRC和HIRC交叉校准完成中断
LVDIE
LVD 中断
TMR1IE
Timer1与PR1匹配中断
OSFIE
外部振荡器故障中断
TMR2IE
Timer2与PR2匹配中断
名称
INTCON[6]
INTCON[5]
INTCON[4]
RW−0
0x0B
0x8B
0x10B
0x18B
RW−0
RW−0
RW−0
INTCON[3]
RW−0
INTCON[2]
RW−0
INTCON[1]
RW−0
INTCON[0]
RW−0
寄存器
1 = 使能
0 = 关闭
(无唤醒)
表 9-3
INTCON[7]
复位值
INTCON 寄存器
状态
EEIE
地址
地址
复位值
PIE1[7]
RW−0
PIE1[6]
RW−0
PIE1[5]
PIE1[3]
0x8C
RW−0
RW−0
PIE1[2]
RW−0
PIE1[1]
RW−0
PIE1 寄存器
状态
寄存器
地址
复位值
EEIF
EEPROM 写完成标志位
PIR1[7]
RW−0
CKMIF
LIRC和HIRC交叉校准完成标志位
PIR1[6]
RW−0
LVDIF
LVD 中断标志位
TMR1IF
Timer1与PR1匹配标志位
OSFIF
外部振荡器故障标志位
PIR1[2]
RW−0
TMR2IF
Timer2与PR2匹配标志位
PIR1[1]
RW−0
1 = Yes (锁存)
0 = No
表 9-4
Rev2.00
PIR1[5]
PIR1[3]
0x0C
RW−0
RW−0
PIR1 寄存器
- 44 -
2021-02-08
Fremont Micro Devices
FT62F23x
名称
状态
寄存器
PORTA 上拉
/PAPU
1 = 全局关闭
1 = 上升沿
复位值
OPTION[7]
0 = 由 WPUA 控制
RW−1
0x81
PA4 中断沿
INTEDG
地址
OPTION[6]
0 = 下降沿
RW−1
PORTA I/O 数字输出 (方向控制)
TRISA
1 = 输入 (关闭数字输出)
0 = 关闭上拉/下拉
PORTA 端口变化中断
IOCA
1 = 使能
0 = 关闭
表 9-5
9.2
TRISA[7:0]
0x85
RW−11111111
IOCA[7:0]
0x96
RW−00000000
OPTION，TRISA 和 IOCA 寄存器
PA4-INT 和 PORTA 端口变化中断
PA4-INT
名称
PORTA 端口变化中断
通道数
仅PA4
PA0 – PA7 (多达8个通道)
I/O 设置
TRISA[4] = 1
TRISA[x] = 1
其他设置
INTEDG, INTE, GIE, INTF
IOCA, PAIE, GIE, PAIF
触发
上升沿或下降沿 (二选一)
0→1 或 1→0
No
需要软件监控？
表 9-6
需要
PA4-INT 和 PORTA 端口变化中断之间的区别
PA4-INT 和 PORTA 端口变化中断均为外部 I/O 中断，而两者对 PA4 均适用。如果设置正确，PA4-INT
将在后台运行而无需监督。PORTA 端口变化中断则需要持续的软件监控。对于 PORTA 端口变化中断：
1. 将输入寄存器值锁存到端口变化中断锁存器中(通过读 PORTA)。
2. 当输入电平变化时，输入寄存器值与锁存器值之间的差异将置位 PAIF。
3. 输入寄存器的锁存过程(即读 PORTA 的过程)将更新用于比较的参考电平，如果在 PAIF 置位后立即
读 PORTA 即可清除端口变化中断的触发条件。当端口不匹配事件不再存在时，PAIF 可通过指令清
除。
Busx
D
写 IOCA
Q
IOCAx
EN
D
PAIF 置位
Q
读 PORTA
EN
D
Instr.Clk or
SLEEP
图 9-2
Rev2.00
Q
EN
PORTA 转变沿中断
- 45 -
2021-02-08
Fremont Micro Devices
10.
FT62F23x
PWM
P1ADT
死区
S
R
SET
CLR
P1AzP
P1Az
Q
Q
P1ADTACT
=
S
死区
R
SET
CLR
P1AzNP
Q
P1xyP
S
=
R
SET
CLR
P1AzN
Q
P1xy
Q
Q
TMR2
=
EQ
PR2ACT
P1xDTACT
注：
x = B, C, D
y = 0, 1
z = 0, 1, 2
PR2
P1xDT
图 10-1 PWM 结构框图
PWM 特性：
4 路周期相同 (由 Timer2 控制)，且独立占空比的 PWM 通道：P1A, P1B, P1C, P1D
通道 1 带有互补输出：/P1A
1 路带死区控制的 PWM 通道：P1A, /P1A
16−bit 的分辨率
每路 PWM 输出极性可独立控制
带可选自动重启功能的多种故障刹车事件
PWM1 和 PWM4 可映射到 3 个 I/O, PWM2 和 PWM3 可映射到 2 个 I/O
XOR/XNOR 第 2 功能输出
蜂鸣器模式
单脉冲输出模式
周期和占空比寄存器双缓冲读写设计
SLEEP 模式下的 PWM 操作 – 不管是否处于 SLEEP 状态, 只要 Timer2 保持运行(参阅 章节 7.4
Timer2)，且 PWM 使能，那么 PWM 将一直保持运行。而 Timer2 如需在 SLEEP 下运行，其时钟源不可
选择指令时钟。如果 SLEEP 模式下 Timer2 自动关闭，那么 PWM 的输出将保持其进入 SLEEP 前的状
态。
Rev2.00
- 46 -
2021-02-08
Fremont Micro Devices
10.1
FT62F23x
PWM 相关寄存器汇总
Timer2 周期
MSB
Timer2 计数器
LSB
MSB
占空比
LSB
死区时间
MSB
LSB
P1ADTH
P1ADTL
P1DC
P1BDTH
P1BDTL
−
PWM3
P1CDTH
P1CDTL
−
PWM4
P1DDTH
P1DDTL
−
PWM1
/PWM1
PWM2
PR2H
名称
PR2L
TMR2H
TMR2L
bit 7
地址
bit 6 - 0
复位值(RW)
PR2H
0x92
PR2 周期高 8 位
1111 1111
PR2L
0x91
PR2 周期低 8 位
1111 1111
TMR2H
0x13
Timer2 计数器高 8 位
0000 0000
TMR2L
0x11
Timer2 计数器低 8 位
0000 0000
P1ADTH
0x14
P1A 占空比高 8 位
0000 0000
P1ADTL
0x0E
P1A 占空比低 8 位
0000 0000
P1BDTH
0x15
P1B 占空比高 8 位
0000 0000
P1BDTL
0x0F
P1B 占空比低 8 位
0000 0000
P1CDTH
0x1A
P1C 占空比高 8 位
0000 0000
P1CDTL
0x10
P1C 占空比低 8 位
0000 0000
P1DDTH
0x09
P1D 占空比高 8 位
0000 0000
P1DDTL
0x08
P1D 占空比低 8 位
0000 0000
P1CON
0x16
−
0000 0000
P1DC (死区时间)
表 10-1 PWM 时序设置
通道分配
输出使能
Ch 0
Ch 1
Ch 2
PWM1
PA6
PB5
PA1
P1A0OE
P1A1OE
/PWM1
PB1
PB6
PA1
P1A0NOE
P1A1NOE
PWM2
PA7
PB7
−
P1B0OE
P1B1OE
PWM3
PB2
PB0
−
P1C0OE
P1C1OE
PWM4
PB3
PA3
PA2
P1D0OE
P1D1OE
名称
bit 7
bit 6 - 0
bit 5
P1OE2
P1D2OE
P1D1OE
P1D0OE
P1OE
P1C0OE
P1B0OE
P1POL
P1C0P
P1POL2
P1D2P
Ch 0
极性
Ch 1
Ch 2
Ch 0
Ch 1
Ch 2
P1A2OE
P1A0P
P1A1P
P1A2P
P1A2NOE
P1A0NP
P1A1NP
P1A2NP
−
P1B0P
P1B1P
−
−
P1C0P
P1C1P
−
P1D0P
P1D1P
P1D2OE
bit 4
bit 3
bit 2
−
−
P1C1OE
P1B1OE
P1A2NOE
P1A2OE
P1A1NOE
P1A1OE
P1A0NOE
P1B0P
P1A2NP
P1A2P
P1A1NP
P1A1P
P1A0NP
P1D1P
P1D0P
P1C1P
P1B1P
−
−
bit 1
P1D2P
bit 0
地址
复位值(RW)
−
0x11B
000− −00−
P1A0OE
0x90
0000 0000
P1A0P
0x99
0000 0000
0x109
000− −00−
−
表 10-2 PWM 输出极性 (1 = 反向, 0 = 正常) 和输出使能位 (1 = 使能, 0 = 关闭)
Rev2.00
- 47 -
2021-02-08
Fremont Micro Devices
FT62F23x
关闭 = 0, 使能 = 1
异或(XOR) = 0, 同或(XNOR) = 1
第 2 功能
Ch 0
Ch 1
Ch 2
Ch 0
Ch 1
Ch 2
PWM1
−
−
−
−
−
−
N/A
/PWM1
−
−
−
−
−
−
N/A
PWM2
−
−
−
−
−
−
N/A
PWM3
−
P1CF2E
−
−
P1CF2
−
P1C xor/xnor P1D
PWM4
−
名称
P1AUX
P1DF2E
−
P1DF2
P1B xor/xnor P1C
地址
bit 3
bit 2
bit 1
bit 0
复位值 (RW)
0x1E
P1CF2E
P1CF2
P1DF2E
P1DF2
0000
表 10-3 PWM 第 2 功能
名称
4 路 PWM 通道通用控制
寄存器
地址
复位值
T2CON0[7]
0x12
WO1−0
更新周期和占空比的即时生效控制位
PR2U
1 = PR2/P1xDTy 缓冲值立即分别更新到 PR2ACT 和
P1xDTyACT
0 = 周期结束后正常更新
P1BZM
1 = 蜂鸣器 (Buzzer) 模式，50%占空比
0 = 正常 PWM 模式
T2CON2[3]
P1OS
1 = 单脉冲 (One pulse) 模式
0 = 正常连续模式
T2CON2[4]
RW−0
0x9E
RW−0
表 10-4 4 路 PWM 通道的通用功能控制
名称
控制
寄存器
地址
复位值
P1BR0[6:4]
0x17
RW−0
P1CON[7]
0x16
RW−0
寄存器
地址
复位值
P1BR0[7]
0x17
RW−0
PWM 故障源
P1BKS
000: 禁止故障刹车功能
001: BKIN = 0
010: BKIN = 1
011: LVDW =1
100: LVDW = 1 or BKIN = 0
101: LVDW = 1 or BKIN = 1
110: 保留值
111: 禁止故障刹车功能
PWM 自动重启
P1AUE
1 = 当故障条件被清除时，P1BEVT 自动清零，PWM 自动重
启
0 = 当故障条件被清除时，P1BEVT 由指令清零，PWM 重启
表 10-5 PWM 故障刹车源和自动重启
名称
P1BEVT
状态
PWM 发生故障事件标志位
1 = Yes (锁存，直至被清零)
0 = No
表 10-6 PWM 故障事件状态位
Rev2.00
- 48 -
2021-02-08
Fremont Micro Devices
名称
FT62F23x
bit 7
地址
bit 6
P1BR0
0x17
P1BEVT
P1BR1
0x19
P1D2SS
P1AUX
0x1E
−
bit 5
bit 4
P1BKS [2:0]
−
bit 3
bit 2
PWM1
0000 0000
P1DSS
P1C2SS
P1CSS
0000 0000
P1B2SS
−
−
PWM3
PWM4
P1B2SS(1)
P1CSS
(1)
P1C2SS
P1DSS
P1D2SS
−
−
(1)
−
−
−−00 0000
备注
Ch 2
P1BSS
复位值(RW)
P1ASS
P1ASS
/PWM1
PWM2
Ch 1
bit 0
P1BSS
故障下，引脚输出状态
Ch 0
bit 1
00 = 高阻;
01 = 逻辑 “0”
1x = 逻辑 “1”;
如 p1xxp = 0, 逻辑 “0” = 0
如 p1xxp = 1, 逻辑 “0” = 1
(1)
00 = 高阻;
01 = 0
1x = 1
表 10-7 PWM 发生故障时的输出状态
10.2
时钟源
4 路 PWM 通道的专用定时器为 Timer2，其可选择的 6 个时钟源如下：
1x or 2x 指令时钟
1x or 2x HIRC
LIRC
1x or 2x 外部时钟 (只有当 FOSC 相应地配置成 LP, XT 或 EC 模式时才有效)
具体时钟源设置请参阅 章节 7.4 Timer2.
10.3
周期 (Period)
PWM 周期由 Timer2 的 PR2 (PR2H + PR2L) 周期寄存器决定，如 公式 10-1：
公式 10-1
PWM 周期 = (PR2 + 1)*TT2CK*(TMR2 预分频值)
当 Timer2 的计数结果寄存器 TMR2 与 PR2 相等时：
Timer2 的周期和占空比寄存器(PR2ACT 和 P1xDTACT)被更新。
TMR2 被清零，即 “TMR2 = 0”。
P1A0, P1B, P1C, P1D 输出逻辑 1”。
10.4
占空比 (Duty Cycle)
4 路 PWM 均具有独立的占空比，由相应的 2 x 8−bit 寄存器 (P1xDTH, P1xDTL) 设置。P1xDTH 为高 8
位而 P1xDTL 为低 8 位。由于内部的双缓冲设计，P1xDTH 和 P1xDTL 寄存器可在任何时刻被更新写入。
PWM 脉宽(Pulse width) 和占空比(Duty cycle) 分别由 公式 10-2 和 公式 10-3 计算得出：
公式 10-2
脉宽 = P1xDT*TT2CK*(TMR2 预分频值)
公式 10-3
占空比 = P1xDT ÷ (PR2+1)
Rev2.00
- 49 -
2021-02-08
Fremont Micro Devices
10.5
FT62F23x
死区 (Deadband) 时间
图 10-2 PWM 死区时间时序图
如果 P1DC ≠ “00 0000”，P1Ax 和 P1AxN (/P1A) 的低到高转换沿将产生延迟，延迟时间即为”死区”时
间。有效脉宽和占空比也相应减小。死区定时器以Timer2时钟作为计数时钟源。
10.6
故障刹车 (Fault-Break) 功能
4 路 PWM 均支持故障刹车功能。一旦发生故障刹车事件，且只要故障条件一直存在，PWM 输出引脚将
根据其设置一直输出预定状态。TMR2ON 不受影响。故障刹车事件可以为下列条件之一：
BKIN = 0
BKIN = 1
LVDW = 1 (LVDDEB 使能消抖，用于 LVDW 的滤波)
LVDW = 1, BKIN = 0
LVDW = 1, BKIN = 1
注：
P1BEVT 为故障事件状态位。LVDW 不锁存，反映 LVD 的实时比较结果。
故障刹车时的输出状态 – 故障刹车时，P1x 输出可以为输入状态(高阻)，输出逻辑高或逻辑低。注意，
P1B1, P1C1, P1D1, P1D2 的故障输出状态的控制逻辑与其他 I/O 不同。
故障清除 – 只要故障条件有效，P1BEVT 便不能由指令清零。只有当故障条件被清除时，P1BEVT 才可
被指令清零。
自动重启模式 – 发生故障刹车时，Timer2 将停止计数。当故障事件结束后，Timer2 将从其停止处恢复
计数。4 路 PWM 输出可同时配置成自动重启模式，否则 PWM 输出必须由指令重启。
10.7
周期和占空比寄存器的更新
周期和各占空比寄存器可随时被更新写入，但除非使用 PR2U 来使其立即强制更新，否则直至下一个周
期到来时其更新值才会真正有效。
注：
指令可读 PR2 和 P1xDTL, P1xDTH 寄存器，而 xxxACT 对软件不可见。
Rev2.00
- 50 -
2021-02-08
Fremont Micro Devices
FT62F23x
Timer2 相关寄存器
P1xDT
P1xDTACT
PR2
PR2ACT
PR2U_WR1
TMR2_MAT
TMR2ON
图 10-3 Timer2 寄存器的更新
周期和占空比寄存器的双缓冲读写设计可确保在大部分情况下减少 PWM 输出的毛刺，但如果在非常接
近一个周期结束时去更新这些寄存器(特别是在 Timer2 的频率比系统时钟 Sysclk 快的情况下)，则可能发
生不可预知的情况，且可能导致 xxxACT 寄存器的值被改为非期望值。
图 10-4 PR2ACT 值被更新成 FFF (期望值为 F00)
因此强烈建议在一个新的周期开始后立即更新 PR2 和 xxxDTx 寄存器。
10.8
PWM 输出
重映射 – 4 路独立占空比的 PWM 通道 P1A, P1B, P1C, P1D, 可映射到不同的 I/O 引脚。
PWM1 和 PWM4
可分别映射到 3 个 I/O，PWM2 和 PWM3 可分别映射到 2 个 I/O。
蜂鸣器 (Buzzer) 模式 – 输出周期为 (2*(PR2+1)*TT2CK *(TMR2 预分频值)。P1A, P1B, P1C 和 P1D 将
输出 50%占空比的方波。
Rev2.00
- 51 -
2021-02-08
Fremont Micro Devices
FT62F23x
图 10-5 蜂鸣器模式的输出时序图
单脉冲输出 – P1A, P1B, P1C 和 P1D 将只产生一次相应的单脉冲。
10.9
(P1C, P1D) 和 (P1B, P1C) 的第 2 功能输出
PB0 = P1C xor P1D (或 P1C xnor P1D，参阅 “P1CF2E” 和 “P1CF2”，表 10-3 )。
PA2 和/或 PA3 = P1B xor P1C (或 P1B xnor P1C，参阅 “P1DF2E” 和 “P1DF2”，表 10-3)。
P1CF2
P1CF2E
P1C
P1D
P1C1OE
TRISB0
P1C
PB0
PORTB0
P1C1P
P1DF2
P1DF2E
P1B
P1C
P1D1OE/
P1D2OE
P1D
TRISAx
PA3/PA2
PORTAx
P1D1P
P1D2P
图 10-6 第 2 功能输出结构框图
图 10-7 P1B 和 P1C 的第 2 功能时序图
Rev2.00
- 52 -
2021-02-08
Fremont Micro Devices
11.
FT62F23x
数据 EEPROM (DATA EEPROM)
FT62F23x 片内集成有 128 x 8−bit 的非易失性 DATA EEPROM 存储区，并独立于主程序区。此数据存
储区的典型擦写次数可达 100 万次。可通过指令进行读/写访问，每次可读取或写入的单位为 1 个 byte
(8−bit)，没有页模式(page mode)。擦除/编程实现了硬件自定时，无需软件查询，以节省有限的代码空
间。因此写操作可在后台运行，不影响 CPU 执行其他指令，甚至可进入 SLEEP 状态。
读操作需要 2 个指令时钟周期，而写操作需要的时间为 TWRITE-EEPROM (使能自动擦除为 2 ~ 4 ms，关闭
自动擦除则为 0.7 ~ 1.3 ms)。芯片内置有电荷泵，因此不需要提供外部高压，即可对 EEPROM 区进行
擦除和编程。写操作完成时将置位相应的中断标志位 EEIF。
不支持连续读(sequential READ) 或连续写(sequential WRITE)，因此每次读/写都必须更新相应的地址。
只要 VDD ≥ VPOR, CPU 即可在 8 MHz / 2T 的速度下运行, 在高温下甚至可低至 1.5V 左右。而写 DATA
EEPROM 所需的电压(VDD-WRITE) 较高。
工业级和汽车 1 级的最低 VDD-WRITE 分别为 1.9V 和 2.2V。
读 DATA
EEPROM 没有此最低电压限制(参阅 VDD-READ)。
11.1
DATA EEPROM 相关寄存器汇总
名称
寄存器
状态
地址
复位值
EEDAT
DATA EEPROM 数据
EEDAT[7:0]
0x9A
RW−0000 0000
EEADR
DATA EEPROM 地址
EEADR[7:0]
0x9B
RW−0000 0000
DATA EEPROM 写使能 (bit 3)
WREN3
WREN2
111
= 使能, 完成后重置为 000
(其他)
= 关闭
DATA EEPROM 写使能 (bit 2)
EECON1[5]
RW−0
EECON1[4]
RW−0
EECON1[3]
RW−x
DATA EEPROM 写错误标志位
WRERR
1 = 中止 (发生 MCLR 或 WDT 复位)
0 = 正常完成
WREN1
0x9C
DATA EEPROM 写使能 (bit 1)
EECON1[2]
RW−0
EECON1[1]
RW−0
EECON1[0]
RW−0
DATA EEPROM 自动擦除
PONLY
1 = No (不擦除，只写)
0 = Yes (先擦除，再写)
DATA EEPROM 读控制位
RD
1 = Yes (保持 4 个 SysClk 周期，然后 = 0)
0 = No
DATA EEPROM 写控制位
WR
1 = 启动一次写或写正在进行中 (完成后重置为 0)
EECON2[0]
0x9D
RW−0
0 = 完成
表 11-1 EEPROM 相关用户控制寄存器
Rev2.00
- 53 -
2021-02-08
Fremont Micro Devices
FT62F23x
名称
状态
寄存器
地址
复位值
GIE
全局中断
1 = 使能
(PEIE, EEIE 适用)
0 = 全局关闭
(唤醒不受影响)
PEIE
外设总中断
1 = 使能 (EEIE 适用)
0 = 关闭 (无唤醒)
INTCON[6]
EEIE
EEPROM 写完成中断
1 = 使能
0 = 关闭 (无唤醒)
PIE1[7]
0x8C
RW−0
EEIF
EEPROM 写完成中断
标志位
1 = Yes (锁存)
0 = No
PIR1[7]
0x0C
RW−0
INTCON[7]
0x0B
0x8B
0x10B
0x18B
RW−0
RW−0
表 11-2 EEPROM 中断使能和状态位
11.2
写 DATA EEPROM
1.
设置 “GIE = 0”；
2.
判断 GIE，如果 “GIE = 1”, 则重复步骤 (1)；
3.
往 EEADR 写入目标地址；
4.
往 EEDAT 写入目标数据；
5.
设置 “WREN3, WREN2, WREN1” = “1, 1, 1”，并在整个编程过程中保持此设置；
6.
须立即设置 “WR = 1” 以启动写 (否则将中止)；
7.
编程完成 (编程时间请参阅 TWRITE-EEPROM) 后，”WR” 和 “WREN3, WREN2, WREN1” 都将自动清
0；
示例程序：
BCR INTCON, GIE
BTSC INTCON, GIE
LJUMP $-2
BANKSEL EEADR
LDWI 55H
STR EEADR
STR EEDAT
LDWI 34H
STR EECON1
BSR EECON2, 0
BSR INTCON, GIE
; 地址为 0x55
; 数据为 0x55
; WREN3/2/1 同时置 1
; 启动写
; GIE 置 1
注：
1. 当编程正在进行中时，对 Data EEPROM 进行读操作将导致读取结果错误。
2. 如果编程完成前，WREN3, WREN2 或 WREN1 任意一位被清 0，在下次编程前需清除 EEIF 标志位。
Rev2.00
- 54 -
2021-02-08
Fremont Micro Devices
11.3
FT62F23x
读 DATA EEPROM
将目标地址写入 EEADR 寄存器，然后启动读 (“RD = 1”)。2 个指令时钟周期后，EEPROM 数据被写入
EEDAT 寄存器，因而必须在读指令之后紧跟一条 NOP 指令。EEDAT 寄存器将保持此值直至下一次读
或写操作。
读 DATA EEPROM 的示例程序如下：
BANKSEL EEADR
LDWI dest_addr
STR EEADR
BSR EECON1, RD
NOP
LDR EEDAT, W
11.4
; 读等待
; 此时，数据可由指令读取
自动擦除功能
将数据写入字节(byte)的过程包括 2 步：先擦除字节，再编程字节。擦除操作将字节的所有 bits 擦成“1”，
而编程操作会有选择地将个别 bits 写成“0”。本芯片内置自动擦除功能(设置 PONLY = 0)，即编程前会先
自动执行擦除操作。除高温环境外，建议使能自动擦除功能。
如果使能自动擦除，多次编程 FF 数据实际为多次擦除相应字节。然而多次编程非 FF 数据实际只对相应
字节进行了一次编程，因为每次编程前都会先自动擦除。只有当自动擦除功能关闭时，重复编程才会有
累积效应。某些情况下，比如在非常高的温度下，可能会需要关闭自动擦除功能，并进行重复编程以确
保编程成功。流程如下：
1. 确保自动擦除使能。
2. 擦除字节。
3. 读 DATA EEPROM。
4. 如果字节数据为 FF 则继续，否则返回步骤(2)。
5. 再执行相同次数的步骤(2)即擦除操作，以确保擦除强度。
6. 关闭自动擦除。
7. 编程期望值。
8. 读 DATA EEPROM。
9. 如果字节数据为期望值则继续，否则返回步骤(7)。
10. 再执行相同次数的步骤(7)即累积编程，以确保编程强度。
Rev2.00
- 55 -
2021-02-08
Fremont Micro Devices
12.
TOUCH 模块
12.1
TOUCH 触摸按键功能
FT62F23x
FT62F23x 片内集成多路触控按键功能，可替代传统的机械式轻触按键，外围简单，安全性高。
多达 8 个触摸按键
通过外接参考电容 CREF 调节灵敏度 (推荐 10nF)
抗干扰能力强
用户可通过仿真器 IDE 内置的 FMDTouchTool 软件及库函数快速开发触摸相关应用，开发界面示例如下：
图 12-1 Touch 开发界面
Rev2.00
- 56 -
2021-02-08
Fremont Micro Devices
13.
FT62F23x
存储区读/写保护
程序区(PROM)可配置为全区读保护，或扇区读/写保护(每个扇区空间为 1 k x 14)。数据 EEPROM 区
(DROM)可配置为全区读保护。这些保护功能均由 IDE 界面进行选择配置。
名称
功能
默认
CPDB
DROM 全区读保护
关闭
CPB
PROM 全区读保护
关闭
FSECPB2
PROM 扇区 2 (1k x 14) 读/写保护
关闭
FSECPB1
PROM 扇区 1 (1k x 14) 读/写保护
关闭
FSECPB0
PROM 扇区 0 (1k x 14) 读/写保护
关闭
表 13-1 存储区读/写保护初始化配置寄存器
14.
低功耗模式 (LOW POWER MODE)
随着系统时钟 Sysclk 频率的增加，功耗也相应增加。但当 Sysclk 为高频时，完成给定任务所需的时间
更短，从而使 CPU 可以更快地进入 SLEEP 模式。结合这两个相对的因素，通常情况下，在所允许的最
高频率下运行时，一个给定任务所需的功耗是最低的。FT62F23x 在 16MHz / 2T 的速度下功耗低至 190
μA/MIPS，为业内功耗最低的产品之一。
有些应用需要 CPU 保持运行而不进入睡眠，此时 SysClk 建议选择 LIRC。为了进一步降低功耗，可通过
使能 ROMLPE 来让 CPU 进入低功耗模式。此低功耗模式仅适用于指令时钟低于 250kHz。
当 LIRC 为 32 kHz 时，低功耗模式的工作电流为 ~ 8 μA。
名称
ROMLPE
状态
低功耗模式
寄存器
1 = 使能
0 = 关闭
MSCON0[5]
地址
0x1B
复位值
RW−0
表 14-1 低功耗模式
Rev2.00
- 57 -
2021-02-08
Fremont Micro Devices
15.
FT62F23x
指令集 (INSTRUCTION SET)
汇编语法
功能
运算
状态位
NOP
空操作
None
NONE
SLEEP
进入 SLEEP 模式
0 → WDT; Stop OSC
/PF, /TF
CLRWDT
清看门狗 (喂狗)
0 → WDT
/PF, /TF
LJUMP N
无条件跳转
N → PC
NONE
LCALL N
调用子程序
N → PC; PC + 1 → Stack
NONE
RETI
从中断返回
Stack → PC; 1 → GIE
NONE
RET
从子程序返回
Stack → PC
NONE
BCR R, b
将寄存器 R 的 b 位清 0
0 → R(b)
NONE
BSR R, b
将寄存器 R 的 b 位置 1
1 → R(b)
NONE
CLRR R
将寄存器 R 清 0
0→R
Z
LDR R, d (MOVF)
将 R 存到 d
R→d
Z
COMR R, d
R 的反码
/R → d
Z
INCR R, d
R+1
R+1→d
Z
INCRSZ R, d
R + 1，结果为 0 则跳过
R+1→d
NONE
DECR R, d
R−1
R−1→d
Z
DECRSZ R, d
R − 1，结果为 0 则跳过
R−1→d
NONE
SWAPR R, d
将寄存器 R 的半字节交换
R(0-3)R(4−7) → d
NONE
RRR R, d
R 带进位循环右移
R(0) → C; R(n) → R(n−1); C → R(7);
C
RLR R, d
R 带进位循环左移
R(7) → C; R(n) → R(n+1); C → R(0);
C
BTSC R, b
位测试，结果为 0 则跳过
Skip if R(b)=0
NONE
BTSS R, b
位测试，结果为 1 则跳过
Skip if R(b)=1
NONE
CLRW
将工作寄存器 W 清 0
0→W
Z
STTMD
将 W 内容存到 OPTION
W → OPTION
NONE
CTLIO R
设置 I/O 方向控制寄存器 TRISr
W → TRISr
NONE
STR R (MOVWF)
将 W 存到 R
W→R
NONE
ADDWR R, d
W 与 R 相加
W+R→d
C, HC, Z
SUBWR R, d
R 减 W
R−W→d
C, HC, Z
ANDWR R, d
W 与 R 相与
R&W→d
Z
IORWR R, d
W 与 R 相或
W|R→d
Z
XORWR R, d
W 与 R 异或
W^R→d
Z
LDWI I (MOVLW)
将立即数存到 W
I→W
NONE
ANDWI I
W 与立即数 I 相与
I&W→W
Z
IORWI I
W 与立即数 I 相或
I|W→W
Z
XORWI I
W 与立即数 I 异或
I^W→W
Z
ADDWI I
W 与立即数 I 相加
I+W→W
C, HC, Z
SUBWI I
立即数 I 减 W
I−W→W
C, HC, Z
RETW I
返回，将立即数 I 存到 W
Stack → PC; I → W
NONE
表 15-1 37 条 RISC 指令
Rev2.00
- 58 -
2021-02-08
Fremont Micro Devices
FT62F23x
字段
描述
R(F)
SFR/GPR 地址
W
工作寄存器
b
8-bit 寄存器 R / RAM 中的位地址
I / Imm (k)
立即数
X
不关心，值可以为 0 或 1
d
目标寄存器选择
1 = 结果存放到寄存器 R / RAM
0 = 结果存放到 W
N
程序绝对地址
PC
程序计数器
/PF
掉电标志位
/TF
超时标志位
TRISr
TRISr 寄存器, r 可以是 A, B, C
C
进位 / 借位
HC
半进位 / 半借位
Z
0 标志位
表 15-2 操作码字段
名称
状态
寄存器
地址
复位值
0标志位：算术或逻辑运算的结果为零？
Z
HC
C
STATUS[2]
1 = Yes
0 = No
半进位 / 半借位 (ADDWR, ADDWI, SUBWI, SUBWR)：
结果的第4低位向高位发生了进位或借位？
1 = 进位，或未借位
0 = 未进位，或借位
进位 / 借位 (ADDWR, ADDWI, SUBWI, SUBWR)：结果
的最高位发生了进位或借位？
1 = 进位，或未借位
0 = 未进位，或借位
STATUS[1]
STATUS[0]
RW−x
0x03
0x83
0x103
0x183
RW−x
RW−x
表 15-3 计算状态标志位
Rev2.00
- 59 -
2021-02-08
Fremont Micro Devices
16.
FT62F23x
特殊功能寄存器 (SPECIAL FUNCTION REGISTERS, SFR)
有 2 种特殊功能寄存器(SFR)：
初始化配置寄存器： 由仿真器界面设置(Integrated Development Environment, IDE)；
用户寄存器；
16.1
初始化配置寄存器
图 16-1 由 IDE 设置的初始化配置寄存器
Rev2.00
- 60 -
2021-02-08
Fremont Micro Devices
FT62F23x
名称
功能
默认
CPB
PROM 全区读保护
关闭
MCLRE
外部 I/O 复位
关闭
PWRTEB
上电延时定时器(PWRT)，初始化配置完成后额外延时~64ms
关闭
WDT
WDTE
SWDTEN
控制
使能 (指令不能禁止)
由指令控制 (SWDTEN)
LP：PC1 (+) 和 PC0 (−) 接外部低速晶振
XT：PC1 (+) 和 PC0 (−) 接外部高速晶振
FOSC
EC：PC1 (+) 接外部时钟输入，PC0 为 I/O
INTOSCIO
INTOSC：PB0 或 PA2 输出“指令时钟”，PC0 和 PC1 为 I/O
INTOSCIO：PC0 和 PC1 为 I/O
CPDB
DROM 全区读保护
关闭
CSUMENB
程序空间校验和验证功能
关闭
TSEL
指令时钟与系统时钟 SysClk 的对应关系 (2T or 4T)：
2 (指令时钟= SysClk/2)
4 (指令时钟= SysClk/4)
2
故障保护时钟监控器
FCMEN
使能
使能
关闭
XT / LP 双速时钟启动
IESO
使能
使能
关闭
RDCTRL
当 TRISx = 0 (输出使能) 时，读 PORTx 寄存器的返回值
输入锁存器
输出锁存器
输出
LVR
使能
LVREN
关闭
关闭
非 SLEEP 模式下使能
通过指令控制 (SLVREN)
IRBTE
非法指令复位启动初始化配置
关闭
MRBTE
MCLRE 复位启动初始化配置
关闭
WDTBTE
WDT 复位启动初始化配置
关闭
LVRS
7 档 VBOR 电压(V)： 2.0 / 2.2 / 2.5 / 2.8 / 3.1 / 3.6 / 4.1
FSECPB0
PROM 扇区 0 (1k x 14) 读/写保护
关闭
FSECPB1
PROM 扇区 1 (1k x 14) 读/写保护
关闭
FSECPB2
PROM 扇区 2 (1k x 14) 读/写保护
关闭
2.5
表 16-1 初始化配置寄存器 (由 IDE 设置)
Rev2.00
- 61 -
2021-02-08
Fremont Micro Devices
16.2
FT62F23x
用户寄存器
用户寄存器，即特殊功能寄存器(SFR)分布在 4 个 bank 中。在访问寄存器前，必须先切换到相应的 bank。
图 16-2 间接寻址
因为在切换 bank 时需要额外的指令，因此一些常用的 SFR 同时存储在 4 个 bank 中，以减少切换操作，
这些 4 个 bank 所共有的寄存器值是同步的。
地址
名称
bit 7
bit 6
bit 5
0, 80, 100, 180
INDF
2, 82, 102, 182
PCL
3, 83, 103, 183
STATUS
4, 84, 104, 184
FSR
A, 8A, 10A, 18A
PCLATH
−
−
−
B, 8B, 10B, 18B
INTCON
GIE
PEIE
T0IE
bit 4
bit 3
0x170 − 0x17F
bit 1
bit 0
使用 FSR 的内容对数据存储器进行访问 (非物理寄存器)
FSRB8
PAGE[1:0]
/TF
/PF
0000 0000
Z
HC
C
程序计数器 (PC) 高 5 位锁存器
PAIE
0001 1xxx
xxxx xxxx
间接寻址指针寄存器
INTE
复位值
xxxx xxxx
程序计数器 (PC) 低 8 位
0x70 − 0x7F
0xF0 − 0xFF
bit 2
T0IF
INTF
−−−0 0000
PAIF
0000 0000
xxxx xxxx
公共 BANK SRAM 区
0x1F0 − 0x1FF
表 16-2 4 个 BANK 共有的寄存器
Rev2.00
- 62 -
2021-02-08
Fremont Micro Devices
地址
名称
bit 7
FT62F23x
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
复位值
0
INDF
使用 FSR 的内容对数据存储器进行访问 (非物理寄存器)
xxxx xxxx
1
TMR0
Timer0 计数器
xxxx xxxx
2
PCL
程序计数器低 8 位
0000 0000
3
STATUS
4
FSR
5
PORTA
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
xxxx xxxx
6
PORTB
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
xxxx xxxx
7
PORTC
−
−
−
−
−
−
PC1
PC0
−−−− −−xx
8
P1DDTL
P1D 占空比寄存器低 8 位
0000 0000
9
P1DDTH
P1D 占空比寄存器高 8 位
0000 0000
A
PCLATH
−
−
−
B
INTCON
GIE
PEIE
T0IE
INTE
PAIE
T0IF
INTF
PAIF
0000 0000
C
PIR1
EEIF
CKMIF
LVDIF
−
TMR1IF
OSFIF
TMR2IF
−
000− 000−
D
FOSCCAL
E
FSRB8
PAGE[1:0]
/TF
/PF
Z
HC
C
0001 1xxx
xxxx xxxx
间接寻址指针寄存器
程序计数器高 5 位锁存器
−−−0 0000
FOSCCAL [7:0]
0110 1000
P1ADTL
P1A 占空比寄存器低 8 位
0000 0000
F
P1BDTL
P1B 占空比寄存器低 8 位
0000 0000
10
P1CDTL
P1C 占空比寄存器低 8 位
0000 0000
11
TMR2L
TMR2 [7:0], TMR2 低 8 位
0000 0000
12
T2CON0
13
TMR2H
TMR2 [15:8], TMR2 高 8 位
0000 0000
14
P1ADTH
P1A 占空比寄存器高 8 位
0000 0000
15
P1BDTH
P1B 占空比寄存器高 8 位
0000 0000
16
P1CON
P1AUE
17
P1BR0
P1BEVT
18
WDTCON
19
P1BR1
1A
P1CDTH
1B
MSCON0
1C
SOSCPRL
1D
SOSCPRH
−
−
−
1E
P1AUX
−
−
P1B2SS [1:0]
1F
T0CON0
−
−
−
PR2U
−
TOUTPS [3:0]
TMR2ON
T2CKPS [1:0]
0000 0000
P1DC [6:0]
P1BKS [2:0]
P1BSS [1:0]
WCKSRC [1:0]
P1D2SS [1:0]
0000 0000
P1ASS [1:0]
WDTPS [3:0]
P1DSS [1:0]
P1C2SS [1:0]
0000 0000
SWDTEN
P1CSS [1:0]
0000 0000
P1C 占空比寄存器高 8 位
−
−
ROMLPE CLKOS
SLVREN
0000 0000
CKMAVG
CKCNTI
T2CKRUN
SOSCPR [7:0]
0001 0000
1111 1111
−
−
−000 1000
SOSCPR [11:8]
P1CF2E
P1CF2
T0ON
T0CKRUN
P1DF2E
−−−− 1111
P1DF2
T0CKSRC [1:0]
−−00 0000
−−−− 1000
20–3F
SRAM BANK0, (32 Bytes) 物理地址 0x20–0x3F
xxxx xxxx
40–7F
SRAM BANK0, (64 Bytes) 物理地址 0x40–0x7F
xxxx xxxx
表 16-3 SFR, BANK 0
Rev2.00
- 63 -
2021-02-08
Fremont Micro Devices
地址
名称
80
INDF
81
OPTION
82
PCL
83
STATUS
84
FSR
85
bit 7
FT62F23x
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
使用 FSR 的内容对数据存储器进行访问 (非物理寄存器)
/PAPU
INTEDG
T0CS
T0SE
PSA
PS2
xxxx xxxx
PS1
PS0
程序计数器低 8 位
FSRB8
PAGE[1:0]
/TF
复位值
1111 1111
0000 0000
/PF
Z
HC
C
0001 1xxx
间接寻址指针寄存器
xxxx xxxx
TRISA
TRISA [7:0]
1111 1111
86
TRISB
TRISB [7:0]
1111 1111
87
TRISC
88
PSRCB1
89
WPDA
8A
PCLATH
−
−
−
8B
INTCON
GIE
PEIE
T0IE
INTE
PAIE
T0IF
INTF
PAIF
0000 0000
8C
PIE1
EEIE
CKMIE
LVDIE
−
TMR1IE
OSFIE
TMR2IE
−
000− 000−
8D
WPDC
−
−
−
−
−
−
8E
PCON
LVDEN
LVDW
/POR
/BOR
0000 0xqq
8F
OSCCON
LFMOD
OSTS
HTS
LTS
SCS
0101 x000
90
P1OE
P1C0OE
P1A1NOE
P1A1OE
P1A0NOE
P1A0OE
0000 0000
91
PR2L
PR2 [7:0], Timer2 周期寄存器低 8 位
1111 1111
92
PR2H
PR2[15:8], Timer2 周期寄存器高 8 位
1111 1111
93
WPUC
−
−
−
−
94
PSRCC
−
−
−
−
95
WPUA
WPUA [7:0]
1111 1111
96
IOCA
IOCA [7:0]
0000 0000
97
−
−
xxxx xxxx
98
−
−
0000 0000
−
−
−
−
−
P1C0P
P1B0P
P1A2NP
−−−− −−11
1111 1111
WPDA [7:0]
0000 0000
程序计数器高 5 位锁存器
IRCF
P1A2NOE
TRISC [1:0]
PSRCB1[7:0]
LVDL [3:0]
P1B0OE
−
P1A2OE
−
−−−0 0000
WPDC[1:0]
−
−−−− −−00
WPUC [1:0]
−−−− −−00
PSRCC [3:0]
P1A2P
P1A1NP
P1A1P
P1A0NP
−−−− 1111
99
P1POL
P1A0P
9A
EEDAT
EEDAT [7:0]
0000 0000
9B
EEADR
EEADR [7:0]
0000 0000
9C
EECON1
−
Reserved
WREN3
WREN2
WRERR
WREN1
PONLY
RD
−000 x000
9D
EECON2
−
−
−
−
−
−
−
WR
−−−− −−−0
9E
T2CON1
−
−
−
P1OS
P1BZM
9F
PSINKC
−
−
−
−
−
T2CKSRC [2:0]
−
PSINKC [1:0]
0000 0000
−−−0 0000
−−−− −−00
A0–BF
SRAM BANK1 (32Bytes), 物理地址 0x00–0x1F
xxxx xxxx
C0–EF
SRAM BANK1 (48Bytes), 物理地址 0x80–0xAF
xxxx xxxx
F0–FF
SRAM, 访问 BANK0’s 0x70–0x7F
xxxx xxxx
表 16-4 SFR, BANK 1
Rev2.00
- 64 -
2021-02-08
Fremont Micro Devices
地址
名称
100
INDF
101
RXRSM
102
PCL
103
STATUS
104
FSR
105
FT62F23x
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
复位值
使用 FSR 的内容对数据存储器进行访问 (非物理寄存器)
−
−
RSVH1
RSAST
RSVH1X
RSBST
xxxx xxxx
REB
RSDATA
程序计数器低 8 位
FSRB8
PAGE[1:0]
/TF
/PF
−−00 0010
0000 0000
Z
HC
C
0001 1xxx
间接寻址指针寄存器
xxxx xxxx
ODCONA
ODCONA [7:0]
0000 0000
106
ODCONB
ODCONB [7:0]
0000 0000
107
ODCONC
108
−
−
−
−
−
−
−
ODCONC [1:0]
−
−−−− −−00
xxxx xxxx
109
P1POL2
P1D2P
P1D1P
P1D0P
−
−
P1C1P
P1B1P
10A
PCLATH
−
−
−
10B
INTCON
GIE
PEIE
T0IE
INTE
10C
PSRCB2
−
−
−
−
10D
WPUB
WPUB [7:0]
0000 0000
10E
WPDB
WPDB [7:0]
0000 0000
10F
PSINKB
110
LVDCON
111
−
保留
xxxx xxxx
112
−
保留
xxxx xxxx
113
−
114
−
保留
0000 0000
115
−
保留
0000 0000
116
PR1L
PR1[7:0] Timer1 周期寄存器低 8 位
1111 1111
117
PR1H
118
TMR1L
119
TMR1H
11A
T1CON0
11B
P1OE2
程序计数器高 5 位锁存器
PAIE
T0IF
PAIF
PSRCB2 [3:0]
LVDP
LVDDEB
−
−
0000 00−−
LVDM[2:0]
−−−0 1100
−000 0000
PR1[11:8]
−−−− 1111
Timer1[7:0]
0000 0000
−
Timer1[11:8]
−
P1D2OE
P1D1OE
P1D0OE
0000 0000
−−−− 1111
保留
−
000− −00−
−−−0 0000
INTF
PSINKB [7:2]
−
−
T1CKPSA
T1CKRUN
T1ON
−
−
P1C1OE
−−−− 0000
T1CKSRC[1:0]
P1B1OE
−
−−−0 0000
000− −00−
11C
−
−
−−−− −−−−
11D
−
−
−−−− −−−−
11E
−
保留
0000 0000
11F
−
−
xxxx xxxx
120-16F
SRAM BANK2 (80 Bytes), 物理地址 0xB0–0xFF
xxxx xxxx
170-17F
SRAM, 访问 BANK0’s 0x70–0x7F
xxxx xxxx
表 16-5 SFR, BANK 2
Rev2.00
- 65 -
2021-02-08
Fremont Micro Devices
地址
名称
180
INDF
181
SECCODE
182
PCL
183
STATUS
184
FSR
FT62F23x
bit 7
FSRB8
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
复位值
使用 FSR 的内容对数据存储器进行访问 (非物理寄存器)
xxxx xxxx
只读，13.56M HIRC 校准值的存储位
xxxx xxxx
程序计数器低 8 位
0000 0000
PAGE[1:0]
/TF
/PF
Z
HC
C
0001 1xxx
xxxx xxxx
间接寻址指针寄存器
185
−
保留
−
保留
−
−
−
000− 0−−−
186
−
保留
−
保留
−
−
−
000− 0−−−
187
−
保留
0000 0000
188
−
保留
0000 0000
18A
PCLATH
−
−
−
18B
INTCON
GIE
PEIE
T0IE
程序计数器高 5 位锁存器
INTE
PAIE
T0IF
INTF
−−−0 0000
PAIF
0000 0000
18C
−
−
0000 0000
18D
−
−
1111 1111
18E
MSCON1
19F
LVDTRIM
−
−
HIRCM
LVDADJ[3:0]
−
−−−− −−−0
−100 0−−−
1A0-1EF
−
−−−− −−−−
1F0-1FF
SRAM, 访问 BANK0’s 0x70–0x7F
xxxx xxxx
表 16-6 SFR, BANK 3
注：
1.
INDF 不是物理寄存器；
2.
灰色部分表示没有实现；
3.
不要对未实现的寄存器位进行写操作；
Rev2.00
- 66 -
2021-02-08
Fremont Micro Devices
16.3
FT62F23x
STATUS 寄存器
名称
FSRB8
状态
寄存器
地址
FSR 寄存器第 8 位，与 FSR 组成一个 9 位的寄存器，
STATUS[7]
在间接寻址时使用，详见 章节 16.4。
复位值
RW-0
寄存器存储区(bank)选择位
00 = Bank 0 (0x00h – 0x7Fh)
01 = Bank 1 (0x80h – 0xFFh)
10 = Bank 2 (0x100 – 0x17F)
11 = Bank 3 (0x180 – 0x1FF)
PAGE
STATUS[6:5]
RW−00
STATUS[4]
RO−1
超时标志位
1 = 上电后，执行了 CLRWDT 或 SLEEP 指令
0 = 发生 WDT 超时溢出
/ TF
掉电标志位
1 = 上电复位后或执行了CLRWDT指令
0 = 执行了 SLEEP 指令
/PF
STATUS[3]
0 标志位：算术或逻辑运算的结果为零？
Z
1 = Yes
0 = No
半进位 / 半借位 (ADDWR, ADDWI, SUBWI,
SUBWR)：结果的第4低位向高位发生了进位或借位？
HC
1 = 进位，或未借位
0 = 未进位，或借位
进位 / 借位 (ADDWR, ADDWI, SUBWI, SUBWR)：
结果的最高位发生了进位或借位？
C
1 = 进位，或未借位
0 = 未进位，或借位
0x03
0x83
0x103
0x183
RO−1
STATUS[2]
RW−x
STATUS[1]
RW−x
STATUS[0]
RW−x
表 16-7 Status 寄存器
注：
1.
同其他寄存器一样，STATUS 状态寄存器也可以作为任何指令的目标寄存器。但如果一条影响 Z、
HC 或 C 位的指令以 STATUS 作为目标寄存器，那么对这三位的写操作将被禁止，Z、HC 和 C
位只受运算结果影响从而被置 1 或清 0。此时，当执行一条以 STATUS 作为目标寄存器的指令后，
STATUS 的内容可能与预期不一致。
2.
建议只使用 BCR、BSR、SWAPR 和 STR 指令来操作 STATUS 寄存器。
Rev2.00
- 67 -
2021-02-08
Fremont Micro Devices
16.4
FT62F23x
PCL 和 PCLATH
程序区分为 Page0 (2kW) 和 Page1 (1kW)。
在 Page0 的末尾 (0x7FF)将翻转到 Page1 的开头 (0x800)，
而在 Page1 的末尾 (0xBFF)将回滚到 Page0 的开头 (0x000)。由于指令的地址宽度为 11 位，只能寻址
2kW。因此对于需要从一个 page 跳转到另一个 page 的 LJUMP 和 LCALL 等长跳转指令，则需设置
PCLATH 以便先移动到相应的 Page0 或 Page1。从 Page0 移动到 Page1 的程序示例如下：
LDWI 08
STR PCLATH
LJUMP label_in_page1
;
; PCLATH = 08 (PCLATH = 00 if jump from page1 to page0)
; Jump to Page1
程序计数器(PC)为 12 位宽。其低 8 位来自可读写的 PCL 寄存器，高 4 位(PC[11:8])来自 PCLATH，不
可直接读写。发生复位时，PC 将被清 0。图 16-3 显示了装载 PC 值的两种情形。
PCH
11
PCL
PCH
8 7
0
8
4
11
PCL
0
10
ALU result
11
PCLATH
PCLATH
PCLATH
OPCODE
PCLATH
Instuction with PCLATH as Destination
LJUMP, LCALL
图 16-3 装载 PC 值的不同情况
执行任何以 PCL 寄存器为目标寄存器的指令将同时使程序计数器 PC[11:8]位被 PCLATH 内容所取代。
因此可通过将所需的高 4 位先写入 PCLATH 寄存器来更改程序计数器 PC 的全部内容。
计算 LJUMP 指令是通过向程序计数器 PC 加入偏移量(ADDWR PCL)来实现的。因此通过修改 PCL 寄
存器来跳转到查找表或程序分支表(计算 LJUMP)时应特别谨慎。假定 PCLATH 设置为表的起始地址，如
果表的长度大于 255 条指令，或如果存储器地址的低 8 位在表的中间从 0xFF 计满返回到 0x00，那么在
每次表的起始地址或表内的目标地址之间发生计满返回时，PCLATH 必须递增。
INDF 不是物理存在的寄存器，对 INDF 进行寻址将产生间接寻址。
任何使用 INDF 寄存器的指令，实际上是对文件选择寄存器(File Select Register, [FSRB8, FSR])所指向
的单元进行存取。间接对 INDF 进行读操作将返回 0, 间接对 INDF 进行写操作将导致空操作(可能会影响
状态标志位)。
Rev2.00
- 68 -
2021-02-08
Fremont Micro Devices
17.
电气特性
17.1
极限参数
FT62F23x
–
+
工作温度 (商业级)…………..………………………………………..….……….………. 40 – 85°C
–
+
工作温度 (工业级)……………………………………..……………...……….………... 40 – 105°C
–
+
工作温度 (汽车 1 级)……………………………………....………….….…...………... 40 – 125°C
–
+
存储温度…………………………………………..……………………..…..……….….. 40 – 125°C
电源电压……………………...……………….……………………...………… VSS-0.3V – VSS+6.0V
端口输入电压.…………………………...………..……………..……..……… VSS-0.3V – VDD+0.3V
注：
1.
超过上述“极限参数”所规定的范围，可能会对芯片造成永久性损坏。
2.
除非另作说明，所有特性值的测试条件为 25°C, VDD =1.9 – 5.5V。
3.
本节所示的值和范围基于特性值，并非最终出货的标准值。除汽车 1 级产品外，生产测试温度为
25°C。
17.2
工作特性
Min
Typical
Max
单位
−
−
8
MHz
−
−
16
MHz
2T
−
125
−
ns
4T
−
250
−
ns
2T
−
61
−
μs
4T
−
122
−
μs
0.5 * TT0CK + 20
−
−
ns
无预分频
10
−
−
ns
有预分频
−
−
ns
N = 1, 2, 4, …, 256 (预分频值)
−
8
−
ms
25°C, PWRT disable
2000
−
−
ns
25°C
−
1
−
ms
预分频比 = 1:32
参数
Fsys (SysClk)
指令周期 (TINSTRCLK)
T0CKI
2T/4T
高或低脉冲宽度
T0CKI 输入周期
上电复位保持时间 (TDRH)
外部复位脉冲宽度 (TMCLRB)
WDT 周期 (TWDT)
注：
Rev2.00
Max. 20 and
(TT0CK+40)/N
条件
-40 – 85 / 105°C,
VDD = 1.9 – 5.5V
-40 – 85 / 105°C,
VDD = 2.5 – 5.5V
SysClk = HIRC
SysClk = LIRC
TT0CK 是指由 T0CKSRC 所选的时钟周期。
- 69 -
2021-02-08
Fremont Micro Devices
17.3
FT62F23x
POR, LVR, LVD
上电复位 (POR)
Min
Typical
Max
单位
IPOR 工作电流
−
0.14
−
μA
25°C , VDD = 3.3V
VPOR
−
1.65
−
V
25°C
Min
Typical
Max
单位
−
16.2
−
μA
25°C, VDD = 3.3V
1.94
2.0
2.06
2.13
2.2
2.27
2.42
2.5
2.58
2.72
2.8
2.88
V
25°C
3.01
3.1
3.19
3.49
3.6
3.71
3.98
4.1
4.22
94
−
125
μs
25°C, VDD = 1.9 – 5.5V
Min
Typical
Max
单位
−
21.4
−
μA
25°C, VDD = 3.3V
1.16
1.2
1.24
1.75
1.8
1.85
1.94
2.0
2.06
2.33
2.4
2.47
2.62
2.7
2.78
V
25°C
2.91
3.0
3.09
3.20
3.3
3.40
3.49
3.6
3.71
3.88
4.0
4.12
188
−
250
ns
25°C, VDD = 1.9 – 5.5V
特性
条件
低电压复位 (LVR)
参数
ILVR 工作电流
VLVR, LVR 阈值
LVR delay
条件
低电压检测 (LVD)
特性
ILVD 工作电流
VLVD, LVD 阈值
LVD delay
Rev2.00
- 70 -
条件
2021-02-08
Fremont Micro Devices
17.4
FT62F23x
I/O 端口电路
Min
Typical
Max
单位
VIL
0
−
0.3* VDD
V
VIH
0.7* VDD
−
VDD
V
-1
−
1
μA
参数
漏电流
条件
VDD = 5V
PB2–7, PC0–1
L0
−
-3
−
源电流
PB2–7, PC0–1
L1
−
-6
−
(Source)
PA2, PB2–7, PC0–1
L2
−
-18
−
PA0–1, PA3–7, PB0–1
L3
−
-24
−
PB2–7, PC0–1
L0
−
35
−
PA2，PB2–7，PC0–1
L1
−
53
−
PA0–1，PA3–7，PB0–1
L2
−
55
−
上拉电阻
−
20
−
kΩ
−
下拉电阻
−
20
−
kΩ
−
上拉电阻
−
100
−
kΩ
同时使能上拉和
下拉电阻
−
100
−
kΩ
下拉
灌电流
(Sink)
17.5
mA
mA
25°C, VDD = 5V,
VOH = 4.5V
25°C, VDD = 5V,
VOL= 0.5V
工作电流 (IDD)
SysClk
参数
16 MHz
Typical @VDD
2.0V
−
3.0V
(1)
单位
5.5V
1.244
1.320
8 MHz
0.588
0.875
0.924
4 MHz
0.463
0.687
0.706
2 MHz
0.349
0.403
0.412
1 MHz
0.220
0.256
0.260
32 kHz
0.024
0.032
0.033
32 kHz
0.007
0.008
0.009
−
0.072
0.092
0.128
LIRC
32 kHz
1.077
1.468
1.582
LP
32 kHz
20.360
23.570
28.050
Sleep 模式 (WDT OFF, LVR ON)
−
11.475
15.520
20.978
Sleep 模式 (WDT ON, LVR ON)
−
12.402
16.792
22.286
Sleep 模式 (WDT OFF, LVR OFF, LVD ON)
−
17.425
20.805
25.274
正常模式 (2T) - IDD
低功耗模式 (2T) - IDD
Sleep 模式 (WDT OFF, LVR OFF)
Sleep 模式 (WDT ON, LVR OFF)
注：
Rev2.00
mA
μA
Sleep 模式 ISB 的测试条件为 I/O 设置成输入模式并外部下拉到 GND。
- 71 -
2021-02-08
Fremont Micro Devices
17.6
FT62F23x
内部振荡器
内部低频振荡器 (LIRC)
测试条件为 LIRC 选择 32 kHz (LFMOD=0)。
Min
Typical
Max
单位
30.4
32
33.6
kHz
-2.0%
−
2.0%
−
-40 – 85°C, VDD = 2.5V
-2.0%
−
2.0%
−
-40 – 105°C, VDD = 2.5V
-1.0%
−
1.0%
−
25°C, VDD = 1.9 – 5.5V
ILIRC 工作电流
−
1.3
−
μA
25°C, VDD = 3.0V
启动时间
−
4.6
−
μs
25°C, VDD = 3.0V
特性
频率范围
随温度变化范围
随电源电压变化范围
条件
25°C, VDD = 2.5V
内部高频振荡器 (HIRC)
Min
Typical
Max
单位
15.84
16
16.16
MHz
-7.0%
±4.0%
5.0%
−
-40 – 85°C, VDD = 2.5V
-7.0%
±4.0%
7.5%
−
-40 – 105°C, VDD = 2.5V
-1.0%
−
1.0%
−
25°C, VDD = 1.9 – 5.5V
IHIRC 工作电流
−
40
−
μA
25°C, VDD = 3.0V
启动时间
−
2.5
−
μs
25°C, VDD = 3.0V
参数
频率范围
随温度变化范围
随电源电压变化范围
Rev2.00
- 72 -
条件
25°C, VDD = 2.5V
2021-02-08
Fremont Micro Devices
17.7
FT62F23x
Program 和 Data EEPROM
Min
VPOR
Typical
−
Max
5.5
Program EE 写电压
2.5
−
5.5
Data EE 写电压
1.9
−
5.5
100 k
−
−
25 °C
40 k
−
−
85 °C
10 k
−
−
1,000 k
−
−
400 k
−
−
85 °C
100 k
−
−
105 °C
20
−
−
1k 次擦写后
@ 85 °C
10
−
−
参数
Program/Data EE 读电压
VDD-READ
VDD-WRITE
Program EE 擦/写次数
NEND
Data EE 擦/写次数
单位
V
条件
-40 – 85 / 105°C
V
-40 – 85 / 105°C
cycle
Program EE 数据保持
TRET
年
20
−
−
10
−
−
2.0
−
4.0
0.7
−
1.3
−
−
300
Data EE 数据保持
TWRITE
Data EE 写时间
IPROG
Data EE 编程电流
17.8
ms
μA
105 °C
25 °C
1k 次擦写后
@ 105 °C
10k 次擦写后
@ 85 °C
10k 次擦写后
@ 105 °C
使能自动擦除
关闭自动擦除
25 °C, VDD = 3 V
EMC 特性
ESD
参数
Min
Typical
Max
单位
条件
VESD
HBM
8000
−
−
V
MIL-STD-883H Method 3015.8
VESD
MM
400
−
−
V
JESD22-A115
Min
Typical
Max
单位
200
−
−
mA
Min
Typical
Max
单位
条件
5.5
−
−
kV
VDD (5V) 与 GND 间的电容：1μF
Latch-up
参数
LU, static latch-up
条件
EIA/JESD 78
EFT
参数
VEFT
Rev2.00
- 73 -
2021-02-08
Fremont Micro Devices
FT62F23x
18.
特性图
注：
特性图基于特性值，仅供参考，未经生产测试。
图 18-1 HIRC vs. VDD (TA = 25°C)
图 18-2
Rev2.00
LIRC vs. VDD (TA = 25°C)
- 74 -
2021-02-08
Fremont Micro Devices
FT62F23x
图 18-3
图 18-4
Rev2.00
IDD vs. Frequency (2T, TA = 25°C)
Sleep Current (ISB) vs. Temperature
- 75 -
2021-02-08
Fremont Micro Devices
FT62F23x
图 18-5 IOH vs. VOH @L0 = -3mA, VDD = 5V
图 18-6 IOH vs. VOH @L1 = -6mA, VDD = 5V
Rev2.00
- 76 -
2021-02-08
Fremont Micro Devices
FT62F23x
图 18-7 IOH vs. VOH @L2 = -18mA, VDD = 5V
图 18-8 IOH vs. VOH @L3 = -24mA, VDD = 5V
Rev2.00
- 77 -
2021-02-08
Fremont Micro Devices
FT62F23x
图 18-9 IOL vs. VOL @L0 = 35mA, VDD = 5V
图 18-10
Rev2.00
IOL vs. VOL @L1 = 53mA, VDD = 5V
- 78 -
2021-02-08
Fremont Micro Devices
FT62F23x
图 18-11
Rev2.00
IOL vs. VOL @L2 = 55mA, VDD = 5V
- 79 -
2021-02-08
Fremont Micro Devices
19.
FT62F23x
封装信息
本芯片的封装形式有 SOP8、SOP14、SOP16 和 SOP20 封装。具体封装尺寸信息如下：
SOP8
Symbol
Dimensions (inches)
Min
Max
Min
Max
A
1.350
1.750
0.053
0.069
A1
0.100
0.250
0.004
0.010
A2
1.350
1.550
0.053
0.061
b
0.330
0.510
0.013
0.020
c
0.170
0.250
0.006
0.010
D
4.700
5.100
0.185
0.200
E
3.800
4.000
0.150
0.157
E1
5.800
6.200
0.228
0.244
e
Rev2.00
Dimensions (mm)
1.270 (BSC)
0.050 (BSC)
L
0.400
1.270
0.016
0.050
θ
0°
8°
0°
8°
- 80 -
2021-02-08
Fremont Micro Devices
FT62F23x
SOP14
Symbol
Dimensions (inches)
Min
Max
Min
Max
A
−
1.700
−
0.066
A1
0.100
0.200
0.004
0.008
A2
1.400
1.500
0.055
0.059
A3
0.620
0.680
0.024
0.027
b
0.370
0.420
0.015
0.016
D
8.710
8.910
0.343
0.347
E
5.900
6.100
0.232
0.238
E1
3.800
3.950
0.150
0.156
e
L
L1
Rev2.00
Dimensions (mm)
1.270 (BSC)
0.500
0.700
0.250 (BSC)
- 81 -
0.050 (BSC)
0.020
0.027
0.010 (BSC)
2021-02-08
Fremont Micro Devices
FT62F23x
SOP16
Symbol
Rev2.00
Dimensions (mm)
Dimensions (inches)
Min
Max
Min
Max
A
–
1.700
–
0.066
A1
0.100
0.200
0.004
0.008
A2
1.420
1.480
0.056
0.058
A3
0.620
0.680
0.024
0.027
D
9.960
10.160
0.392
0.396
E
5.900
6.100
0.232
0.238
E1
3.870
3.930
0.152
0.153
b
0.370
0.430
0.015
0.017
e
1.240
1.300
0.048
0.051
L
0.500
0.700
0.020
0.027
L1
1.050 (REF)
0.041 (REF)
L2
0.250 (BSC)
0.010 (BSC)
- 82 -
2021-02-08
Fremont Micro Devices
FT62F23x
SOP20
Symbol
Dimensions (inches)
Min
Max
Min
Max
A
2.350
2.650
0.093
0.104
A1
0.100
0.300
0.004
0.012
A2
2.100
2.500
0.083
0.098
b
0.330
0.510
0.013
0.020
c
0.204
0.330
0.008
0.013
D
12.520
13.000
0.493
0.512
E
7.400
7.600
0.291
0.299
E1
10.210
10.610
0.402
0.418
e
Rev2.00
Dimensions (mm)
1.270 (BSC)
0.050 (BSC)
L
0.400
1.270
0.016
0.050
θ
0°
8°
0°
8°
- 83 -
2021-02-08
Fremont Micro Devices
FT62F23x
联系信息
Fremont Micro Devices (SZ) Limited
#5−8, 10/F, Changhong Building
Ke-Ji Nan 12 Road, Nanshan District,
Shenzhen, Guangdong, PRC 518057
Tel: (+86 755) 8611 7811
Fax: (+86 755) 8611 7810
Fremont Micro Devices (HK) Limited
#16, 16/F, Block B, Veristrong Industrial Centre,
34−36 Au Pui Wan Street, Fotan, Shatin, Hong Kong SAR
Tel: (+852) 2781 1186
Fax: (+852) 2781 1144
http://www.fremontmicro.com/
* Information furnished is believed to be accurate and reliable. However, Fremont Micro Devices (SZ)
Limited assumes no responsibility for the consequences of use of such information or for any
infringement of patents of other rights of third parties, which may result from its use. No license is
granted by implication or otherwise under any patent rights of Fremont Micro Devices (SZ) Limited.
Specifications mentioned in this publication are subject to change without notice. This publication
supersedes and replaces all information previously supplied. Fremont Micro Devices (SZ) Limited
products are not authorized for use as critical components in life support devices or systems without
express written approval of Fremont Micro Devices (SZ) Limited. The FMD logo is a registered
trademark of Fremont Micro Devices (SZ) Limited. All other names are the property of their respective
owners.
Rev2.00
- 84 -
2021-02-08
工商网监
湘ICP备2023018690号
