CBM99D57BQ

CBM99D57BQ 产品详参 产品特性 产品应用  电源：1.8 V 和 3.3 V  HFC 数据、电话和视频调制解调器  内部系统时钟：1 GSPS  无线基站传输 （高达 400 MHz 模拟输出）  宽带通信传输  内置 1 GSPS 14 位 DAC  网络电话  输入数据率：250 MSPS  输出相位噪声：≤−124 dBc/Hz 产品描述 （1 kHz 偏移，400 MHz 载波） CBM99D57 可在多种高端通信系统中实现 I/Q  窄带 SFDR：>80 dB 调制器和上变频器功能。CBM99D57 内部集成了  8 个可编程 profile 寄存器，支持移位键控 高速直接数字频率合成器(DDS)、高速 14 位数模  反 sinc 校正滤波器 转换器(DAC)、时钟倍频电路、数字滤波器和其它  参考时钟倍频功能 的 DSP 功能。该芯片可在有线或无线通信系统中  内部振荡器，支持单晶体操作 为数据传输提供基带上变频，并在速度、功耗和频  软件/硬件控制的省电功能 谱性能等方面提供出色的性能。芯片支持 16 位串  集成 RAM 行输入的 I/Q 基带数据，可通过编程设置为单频正  调相功能 弦波信号源或插值 DAC 模式。芯片可通过内部振  多芯片同步 荡器、高速二分频电路和低噪声锁相环(PLL)来实现  与 Blackfin SPORT 轻松接口 高速内部采样时钟。  4 至 252 倍可配置插值因子  增益控制 DAC  内部分频器支持高达 2 GHz 的参考频率  封装：100 引脚 TQFP_EP 1 www.corebai.com CBM99D57BQ 产品详参 功能框图 图 1 CBM99D57 功能框图 技术规格 除非另有说明，AVDD (1.8V)和 DVDD (1.8V) = 1.8 V ± 5%，AVDD (3.3V) = 3.3 V ± 5%， DVDD_I/O (3.3V) = 3.3 V ± 5%，T= 25°C，RSET = 10 kΩ，IOUT = 20 mA，外部参考时钟频率 = 1000 MHz 且禁用 REFCLK 乘法器。 参数 测试条件/注释 最小值 典型值 最大值 单位 REF_CLK 输入特性 频率范围 禁用 60 1000 MHz 使能 3.2 60 MHz 最大 REFCLK 输入分频器频率 全温度范围 1500 最小 REFCLK 输入分频器频率 全温度范围 REFCLK 乘法器 1900 25 MHz 35 MHz 外部晶体 25 MHz 输入电容 3 pF 输入阻抗（差分） 2.9 kΩ 输入阻抗（单端） 1.45 kΩ 占空比 REFCLK 乘法器禁用 45 55 % 2 www.corebai.com CBM99D57BQ 产品详参 REF_CLK 输入电平 REFCLK 乘法器使能 40 60 % 单端 50 1000 mV p-p 差分 100 2000 mV p-p REFCLK 乘法器 VCO 增益特性 VCO 增益(KV)（中心频率) VCO0 范围设置 432 MHz/V VCO1 范围设置 505 MHz/V VCO2 范围设置 560 MHz/V VCO3 范围设置 754 MHz/V VCO4 范围设置 785 MHz/V VCO5 范围设置 853 MHz/V 最大容性负载 20 pF 最大频率 25 MHz REFCLK_OUT 特性 DAC 输出特性 满量程输出电流 8.5 增益误差 -10 20 输出偏移 31.5 mA +10 %FS 3.4 uA 微分非线性 0.9 LSB 积分非线性 1.7 LSB 输出电容 4.5 pF 残余相位噪声 偏移为 1 kHz 且 AOUT 为 20 MHz 时 REFCLK 乘法器 禁用 -150 dBc/Hz 使能，20 倍 -141 dBc/Hz 使能，100 倍 -139 dBc/Hz 交流输出电压范围 -0.5 0.5 V 无杂散动态范围（SFDR 单频调制） fOUT= 20.1 MHz -69 dBc fOUT= 98.6 MHz -68 dBc fOUT= 201.1 MHz -64 dBc fOUT= 397.8 MHz -55 dBc 噪声谱密度(NSD) 3 www.corebai.com CBM99D57BQ 产品详参 单频调制 fOUT= 20.1 MHz -166 dBm/Hz fOUT= 98.6 MHz -160 dBm/Hz fOUT= 201.1 MHz -155 dBm/Hz fOUT= 397.8 MHz -150 dBm/Hz fOUT= 25 MHz -81 dBc fOUT= 50 MHz -76 dBc fOUT= 100 MHz -71 dBc 双音交调失真(IMD) I/Q 速率 = 62.2 MSPS；16 倍 插值 调制器特性 输入数据 误差矢量幅度 2.5 Msymbols/s，QPSK，4 倍 0.58 % 过采样 270.8333 ksymbols/s ， 0.79 % GMSK，32 倍过采样 2.5 Msymbols/s，256-QAM， 0.38 % 4 倍过采样 WCDMA — FDD(TM1) ， 3.84 MH 带宽和 5 MHz 通道间隔 邻道泄漏比(ACLR) IF=143.88MHz 载波馈通 -76 dBc -77 dBc 串行端口时序特性 最大 SCLK 频率 最小 SCLK 脉冲宽度 70 Mbps 低 4.5 ns 高 4.5 ns SCLK 最大上升/下降时间 2.2 ns 至 SCLK 最短数据建立时间 6 ns 至 SCLK 最短数据保持时间 0 ns 读取模式下最长数据有效时间 11 ns I/O_UPDATE/PROFILE/RT 时序特性 4 www.corebai.com CBM99D57BQ 产品详参 最短脉冲宽度 高 1 SYNC_CLK 周期 至 SYNC_CLK 最短建立时间 1.78 ns 至 SYNC_CLK 最短保持时间 0 ns I/Q 输入时序特性 PDCLK 最大频率 250 至 PDCLK 最短 I/Q 数据建立时 MHz 1.7 ns 间 至 PDCLK 最短 I/Q 数据保持时 0 ns 间 至 PDCLK 最短 TxEnable 建立时 1.7 ns 间 至 PDCLK 最短 TxEnable 保持时 0 ns 间 其它时序特性 唤醒时间 快速恢复模式 8 深度睡眠模式 SYSCLK 周期 153 最短复位脉冲宽度（高电平） us 5 SYSCLK 周期 数据延迟（流水线延迟） 单频模式数据延迟 频率、相位和幅度至 DAC 输出 匹配延迟使能 91 SYSCLK 周期 频率和相位至 DAC 输出 匹配延迟禁用 79 SYSCLK 周期 CMOS 逻辑输入 电压 逻辑 1 2.0 V 逻辑 0 0.8 V 电流 逻辑 1 93 123 uA 逻辑 0 39 51 uA 输入电容 2.3 pF XTAL_SEL 输入 逻辑 1 电压 1.25 V 5 www.corebai.com CBM99D57BQ 产品详参 逻辑 0 电压 0.6 输入电容 CMOS 逻辑输出 2.3 V pF 1mA 负载 电压 逻辑 1 2.8 V 逻辑 0 0.4 V 电源电流 DVDD_I/O QDUC 模式 18 mA DVDD QDUC 模式 615 mA AVDD QDUC 模式 29 mA AVDD QDUC 模式 109 mA 810 mW 功耗 单频模式 连续调制 8 倍插值 1415 1820 mW 反 Sinc 滤波器功耗 155 208 mW 深度睡眠模式 15 30 mW 6 www.corebai.com CBM99D57BQ 产品详参 引脚配置与功能描述 图 2 芯片管脚图 7 www.corebai.com CBM99D57BQ 产品详参 引脚简述 引脚编号 1/24/61/72/86/87/93 /97 至 100 2 引脚名称 I/O NC PLL_LOOP_FILT ER 描述 不连接。允许器件引脚悬空。 I PLL 环路滤波器补偿。 3/6/89/92 AVDD (1.8V) I 模拟内核 VDD。1.8 V 模拟电源。 74 至 77/83 AVDD (3.3V) I 模拟 DAC VDD。3.3 V 模拟电源。 17/23/30/47/57/64 DVDD (1.8V) I 数字内核 VDD。1.8 V 数字电源。 11/15/21/28/45/56/6 DVDD_I/O 6 (3.3V) I 数字输入/输出 VDD。3.3 V 数字电源。 AGND I 模拟地。 DGND I 数字地。 7 SYNC_IN+ I 8 SYNC_IN- I 9 SYNC_OUT+ O 10 SYNC_OUT- O 4/5/73/78/79/82/85/ 88/96 13/16/22/29/46/58/6 2/63/65 12 14 18 19 SYNC_SMP_ER R MASTER_RESET EXT_PWR_DW N PLL_LOCK O I I O 同步信号，数字输入（上升沿有效）。外部主机的同步信号同步内部子 时钟。 ） 同步信号，数字输入（下降沿有效）。外部主机的同步信号同步内部子 时钟。 ） 同步信号，数字输出（上升沿有效）。内部器件子时钟的同步信号同步 外部从机。 ） 同步信号，数字输出（下降沿有效）。内部器件子时钟的同步信号同步 外部从机。 同步采样误差，数字输出（高电平有效）。此引脚高电平表明芯片未收 到有效 SYNC_IN+/SYNC_IN.同步信号。 主机复位，数字输入（高电平有效） 。此引脚将所有存储元件清 0，寄存 器设置为默认值。 外部省电模式，数字输入（高电平有效）。此引脚高电平会启用当前编 程的省电运行模式。如未使用，应接地。 PLL 锁定，数字输出（高电平有效） 。此引脚高电平表示时钟乘法器 PLL 已锁定参考时钟输入。 8 www.corebai.com CBM99D57BQ 产品详参 20 25 至 27、31 至 39、 42 至 44、48 至 50 CCI_OVFL O CCI 溢出数字输出，高电平有效。此引脚高电平表示 CCI 滤波器溢出。 此引脚会一直保持高电平状态，直到 CCI 溢出条件清除为止。 并行数据输入总线（高电平有效） 。这些引脚为调制器提供交错式 18 位 D I/O 数字 I 和 Q 矢量，以便完成上变频。还可在 Blackfin 接口模式下用作 GPIO 端口。 42 SPORT I-DATA I 在 Blackfin 接口模式下，此引脚作为 I 路数据串行输入。 43 SPORT Q-DATA I 在 Blackfin 接口模式下，此引脚作为 Q 路数据串行输入。 40 PDCLK O 并行数据时钟，数字输出（时钟） 。 41 TxENABLE /FS I 发送使能，数字输入（高电平有效） 。 RAM 触发器，数字输入（高电平有效） 。此引脚为 RAM 幅度调整功能 51 RT I 提供控制。使用此功能时，高电平从起始 RAM 地址到结尾地址扫描幅 度。低电平从结尾 RAM 地址到起始地址扫描幅度。如果未使用，应接 地或连接电源。 Profile 选择引脚，数字输入（高电平有效） 。这些引脚用于选择 DDS 52 至 54 PROFILE I 内核的八个相位/频率特性之一（单音或载波音） 。通过改变其中一个引 脚的状态，可将所有当前 I/O 缓冲内容传输到相应寄存器。要改变状 态，需要参考 SYNC_CLK 引脚上的信号来建立信号。 55 SYNC_CLK O 59 I/O_UPDATE I/O 60 OSK I 输出系统时钟/4，数字输出（时钟） 。 I/O_UPDATE 和 PROFILE 引脚信号根据此信号来建立。 输入/输出更新；数字输入或输出（高电平有效） ，取决于内部 I/O 更新 有效位。此引脚高电平表示 I/O 缓冲内容将传输到相应的内部寄存器。 输出移位键控，数字输入（高电平有效） 。使用 OSK（手动或自动）时， 此引脚控制 OSK 功能。未使用 OSK 时，此引脚连到高电平。 串行数据输入/输出，数字输入/输出（高电平有效）。根据配置情况，此 67 SDIO I/O 引脚支持单向和双向（默认）两种模式。如果是双向串行端口模式，此 引脚可用于串行数据输入和输出。如果是单向模式，仅支持数据输入。 68 SDO O 串行数据输出，数字输出（高电平有效）。此引脚仅对单向串行数据模 式有效，用于数据输出。双向模式中，此引脚无操作，应悬空。 串行数据时钟。数字时钟（上升沿执行写操作，下降沿执行读操作）。 69 SCLK I 此引脚提供控制数据路径的串行数据时钟。芯片写操作使用上升沿，回 读操作使用下降沿。 70 CS I 片选，数字输入（低电平有效）。引脚低电平可使芯片检测串行时钟上 9 www.corebai.com CBM99D57BQ 产品详参 升/下降沿。引脚高电平可使芯片忽略串行数据引脚输入。 输入/输出复位，数字输入（高电平有效） 。通信周期出现故障期间变为 71 I/O_RESET I 高电平时，此引脚并不会复位整个器件，而是复位串行端口控制器的状 态机并清空自上次 I/O 更新以来写入的任何 I/O 缓冲器。未使用时，此 引脚应接地，以免出现意外复位。 开源 DAC 互补输出电流源。模拟输出，电流模式。通过 50 Ω电阻连 80 IOUT O 81 IOUT O 84 DAC_RSET O 90 REF_CLK I 参考时钟输入。模拟输入。 91 REF_CLK I 互补参考时钟输入。模拟输入。 94 REFCLK_OUT O 参考时钟输出。模拟输出。 95 XTAL_SEL I 晶体选择。 接到 AGND。 开源 DAC 输出电流源。模拟输出，电流模式。通过 50 Ω电阻连接到 AGND。 模拟基准引脚。此引脚对 DAC 输出满量程基准电流编程。通过一个 10 kΩ电阻连接到 AGND。 1 I = 输入，O = 输出。 10 www.corebai.com CBM99D57BQ 产品详参 典型工作特性 图 3 15.625KHz 正交音，载波=101.1MHz、CCI=16 且 fs=1GHz 图 4 15.625 kHz 正交音，载波 = 222.1 MHz、CCI = 16 且 fs = 1 GHz 11 www.corebai.com CBM99D57BQ 产品详参 图 5 15.625 kHz 正交音，载波 = 371.1MHz、CCI = 16 且 fs = 1 GHz 图 6 图 3 的窄带视图（带有载波和下边带抑制） 12 www.corebai.com CBM99D57BQ 产品详参 图 7 图 4 的窄带视图（带有载波和下边带抑制） 图8 图 5 的窄带视图（带有载波和下边带抑制） 13 www.corebai.com CBM99D57BQ 产品详参 图 9 单频调制模式中宽带 SFDR 与输出频率的关系 图 10 REFCLK = 1 GHz 时，单频调制模式 SFDR 输出频率和电源(±5%)的关系 14 www.corebai.com CBM99D57BQ 产品详参 图 11 REFCLK = 1 GHz 时，单频调制模式中 SFDR 与频率和温度的关系 图 12 功耗与系统时钟的关系（PLL 禁用） 15 www.corebai.com CBM99D57BQ 产品详参 图 13 功耗与系统时钟的关系（PLL 使能） 频偏(Hz) 频偏(Hz) @10 @100 @1k @10k @100k @1M @10M fout(Hz) @10 @100 @1k @10k @100k @1M @10M fout(Hz) 20.1M -135 -145 -155 -161 -167 -167 -167 20.1M -120 -131 -140 -150 -152 -145 -152 98.6M -120 -131 -140 -150 -160 -161 -161 98.6M -109 -118 -126 -136 -139 -131 -148 201.1M -115 -125 -135 -145 -155 -158 -158 201.1M -100 -110 -119 -130 -132 -125 -140 397.8M -108 -117 -125 -135 -142 -150 -150 397.8M -91 -101 -110 -120 -123 -115 -131 表 1 系统时钟=1GHz 的残余相噪（单位：dBc/Hz） 表 2 用 EFCLK 乘法器、REFCLK = 50 MHz × 20 且系统 时钟 = 1GHz 时的残余相噪 16 www.corebai.com CBM99D57BQ 产品详参 串行 I/O 时序图 下面 4 张图给出了一些基本示例，描述串行 I/O 端口各种控制信号之间的时序关系。在 I/O 更新置位前，寄存器图中的大 多数位都不会传输到其内部目的地址，这一点并未在下列时序中反映出来。 图 14 串行端口写入时序—时钟空闲为低 图 15 三线式串行端口读取时序—时钟空闲为低 图 16 串行端口写入时序—时钟空闲为高 图 17 双线式串行端口读取时序—时钟空闲为高 17 www.corebai.com CBM99D57BQ 产品详参 寄存器映射 请注意，每个寄存器位域列中的最大数是 MSB，最小数是该寄存器的 LSB，如下表所示。 寄存器名称和地址 位地址 位 7(MSB) 位6 控制功能寄存器 1 31:24 RAM 使能 开路 位5 CFR1（0x00） 位4 位3 RAM 回放目 开路 位1 位 0(LSB) 工作模式 缺省值 0x00 的位置 23:16 15:8 手 动 OSK 反 Sinc 滤波 外部控制 器使能 CCI 清零 开始 7:0 开路 数字部分关 自动清零相 DAC 关断 断 31:24 CFR2（0x01） 选择 DDS 正 0x00 弦输出 开路 位累加器 控制功能寄存器 2 位2 清零相位累 加 载 ARR@ 加器 I/O 更新 OSK 使能 选择自动 0x00 LSB 优先 0x00 将 Profile 寄 0x00 REFCLK 输 辅助 DAC 关 外部关断控 自动关断使 仅 为 SDIO 入关断 断 制 能 输入 开路 Blackfin 接 Blackfin 位 Blackfin 早 口模式有效 序 帧同步使能 存 器 用 作 ASF 源 23:16 15:8 内部 I/O 更 SYNC_CLK 新有效 使能 开路 读 取 有 效 FTW I/O 更新速率控制 PDCLK 速 数据格式 率控制 7:0 配对延迟使 数据分配器 同步时序验 能 保留最后值 证禁用 控制功能寄存器 3 31:24 开路 DRV0 CFR3(0x02) 23:16 开路 ICP 15:8 REFCLK 分 REFCLK 频器旁路 频器复位 B 7:0 0x40 分 PDCLK PDCLK 反转 使能 TXEnable Q 优先数据 反转 配对 开路 0x20 开路 开路 N 0x08 VCO SEL 0x1F 开路 0x3F PLL 使能 0x40 开路 0x00 辅助 DAC 控制寄 31:24 开路 0x00 存器(0x03) 23:16 开路 0x00 15:8 开路 0x7F 7:0 FSC 0x7F I/O 更新速率寄存 31:24 I/O 更新速率 0xFF 器(0x04) 23:16 I/O 更新速率 0xFF 18 www.corebai.com CBM99D57BQ 产品详参 15:8 I/O 更新速率 0xFF 7:0 I/O 更新速率 0xFF RAM 段 寄 存 器 47:40 RAM 地址步进率 0 0(0x05) 39:32 RAM 地址步进率 0 31:24 RAM 结束地址 0 23:16 RAM 结束地址 0 15:8 RAM 起始地址 0 7:0 RAM 起始地址 0 RAM 段 寄 存 器 47:40 RAM 地址步进率 1 1(0x06) 39:32 RAM 地址步进率 1 31:24 RAM 结束地址 1 23:16 RAM 结束地址 1 15:8 RAM 起始地址 1 7:0 RAM 起始地址 1 开路 开路 RAM 回放模式 0 开路 开路 RAM 回放模式 1 幅 度 比 例 因 子 31:24 幅度斜坡率 0x00 (ASF) 寄 存 器 23:16 幅度斜坡率 0x00 (0x09) 15:8 幅度比例因子 0x00 7:0 幅度比例因子 多芯片同步寄存器 31:24 同步验证延迟 (0x0A) 23:16 同步状态预设值 15:8 同步发生器延迟 开路 0x00 7:0 同步接收器延迟 开路 0x00 幅度步长 同步接收器使能 同步发生器使能 同步发生器极性 0x00 开路 开路 0x00 0x00 Profile0 寄 存 器 - 63:56 开路 幅度比例因子 N/A 单音(0x0E) 55:48 幅度比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile0 寄 存 器 - 63:56 CCI 插值率 QDUC(0x0E) 55:48 输出比例因子 频谱反转 反 CCI 旁路 N/A N/A 19 www.corebai.com CBM99D57BQ 产品详参 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile1 寄 存 器 - 63:56 开路 幅度比例因子 N/A 单音(0x0F) 55:48 幅度比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile1 寄 存 器 - 63:56 CCI 插值率 QDUC(0x0F) 55:48 输出比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A 频谱反转 反 CCI 旁路 幅度比例因子 N/A Profile2 寄 存 器 - 63:56 开路 N/A 单音(0x10) 55:48 幅度比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile2 寄 存 器 - 63:56 CCI 插值率 QDUC(0x10) 55:48 输出比例因子 频谱反转 反 CCI 旁路 N/A N/A 20 www.corebai.com CBM99D57BQ 产品详参 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile3 寄 存 器 - 63:56 开路 幅度比例因子 N/A 单音(0x11) 55:48 幅度比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile3 寄 存 器 - 63:56 CCI 插值率 QDUC(0x11) 55:48 输出比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A 频谱反转 反 CCI 旁路 幅度比例因子 N/A Profile4 寄 存 器 - 63:56 开路 N/A 单音(0x12) 55:48 幅度比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile4 寄 存 器 - 63:56 CCI 插值率 QDUC(0x12) 55:48 输出比例因子 频谱反转 反 CCI 旁路 N/A N/A 21 www.corebai.com CBM99D57BQ 产品详参 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile5 寄 存 器 - 63:56 开路 幅度比例因子 N/A 单音(0x13) 55:48 幅度比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile5 寄 存 器 - 63:56 CCI 插值率 QDUC(0x13) 55:48 输出比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A 频谱反转 反 CCI 旁路 幅度比例因子 N/A Profile6 寄 存 器 - 63:56 开路 N/A 单音(0x14) 55:48 幅度比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile6 寄 存 器 - 63:56 CCI 插值率 QDUC(0x14) 55:48 输出比例因子 频谱反转 反 CCI 旁路 N/A N/A 22 www.corebai.com CBM99D57BQ 产品详参 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile7 寄 存 器 - 63:56 开路 单音(0x15) 55:48 幅度比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A Profile7 寄 存 器 - 63:56 CCI 插值率 QDUC(0x15) 55:48 输出比例因子 N/A 47:40 相位偏移字 N/A 39:32 相位偏移字 N/A 31:24 频率调谐字 N/A 23:16 频率调谐字 N/A 15:8 频率调谐字 N/A 7:0 频率调谐字 N/A 寄 存 器 31:0 RAM 字 N/A GPIO 配置寄存器 15:0 GPIO 配置 N/A 15:0 GPIO 数据 N/A RAM 幅度比例因子 N/A 频谱反转 反 CCI 旁路 N/A (0x16) (0x18) GPIO 数据寄存器 (0x19) 23 www.corebai.com CBM99D57BQ 产品详参 寄存器位功能描述 串行 I/O 端口寄存器地址范围从 0 至 25（十六进制：0x00 至 0x19） ，共有 26 个寄存器。但是，其中有 六个寄存器未使用，所以只有 20 个可用寄存器。未使用的寄存器为 7、8、11 至 13 和 23（0x07 至 0x08、0x0B 至 0x0D 和 0x17） 。寄存器分配到的字节数各不相同。也就是说，寄存器具有不同的深度， 其字节容量取决于特定的功能要求。另外，寄存器主要根据其功能命名。有时候寄存器会基于方便记忆的 原则命名。例如，串行地址 0x00 的寄存器命名为控制功能寄存器 1，表示为容易记忆的 CFR1。下文详 细介绍了芯片寄存器映射中的每一个位的功能。对于由多个位共同实现某一特定功能的情况，整个位组将 视为一个二进制字，集中加以说明。本节内容按寄存器串行地址顺序组织。每个副标题后是该特定寄存器 中各个位的功能描述。寄存器中位的具体位置由或表示，其中 A 和 B 是位编号。表示 法指定从最高有效位到最低有效位的位范围。例如，表示从比特位 5 至 2，其中由 0 位表示寄存器 的 LSB。除非另有说明，在 I/O 更新置位或者 profile 更改之前，已编程位不会传输到内部目的位置。控 制功能寄存器 1 (CFR1)地址为 0x00，且此寄存器分配了四个字节。 位 引脚名称 31 RAM 使能 描述 0：禁用 RAM 回放功能（默认） 。 1：使能 RAM 回放功能。 30:29 开路 28 RAM 回放目的位 仅在 CFR1 = 1 时有效。 置 0：RAM 回放数据路由至基带调整乘法器（默认） 。 1：RAM 回放数据路由至基带 I/Q 数据路径。 27:26 开路 25:24 工作模式 00：正交调制模式（默认） 。 01：单音模式。 1x：DAC 插值模式。 23 手动 OSK 外部控 仅在 CFR1 = 10b 时有效。 制 0：OSK 引脚无效（默认） 。 1：OSK 引脚使能手动 OSK 控制。 反 Sinc 滤波器使 0：反 sinc 滤波器被旁路（默认）。 能 1：反 sinc 滤波器有效。 22 串行 I/O 端口控制器会自动将该位清 0。此操作需要数个内部时钟周期才能完成，在此期间将忽略基带信号链施加于 CCI 输入端的数 据。输入强制为全 0，以清除 CCI 数据路径，之后 CCI 累加器即会复位。 21 CCI 清零 0：CCI 滤波器正常工作（默认） 。 1：在 CCI 滤波器中启动累加器的异步复位。 24 www.corebai.com CBM99D57BQ 产品详参 20:17 开路 仅在 CFR1 = 01b 时有效。 选择 DDS 正弦输 0：选择 DDS 余弦输出（默认） 。 16 出 1：选择 DDS 正弦输出。 15:14 开路 13 自动清零相位 12 开路 11 清零相位累加器 0：DDS 相位累加器正常工作（默认）。 0：DDS 相位累加器正常工作（默认）。 1：DDS 相位累加器异步、静态复位。 加载 ARR @ I/O 0：OSK 幅度斜坡率定时器正常工作（默认） 。 更新 1：每次 I/O_UPDATE 置位或者 profile 更改后， OSK 幅度斜坡率定时器重新加载。 OSK（输出移位键 0：OSK 禁用（默认）。 控）使能 1：OSK 使能。 选择自动 OSK 仅在 CFR1 = 1 时有效。 10 9 8 0：手动 OSK 使能（默认）。 1：自动 OSK 使能。 7 数字部分关断 此位无需 I/O 更新即可生效。 0：数字内核时钟信号有效（默认）。 1：数字内核时钟信号禁用。 6 DAC 关断 0：DAC 时钟信号和偏置电路有效（默认）。 1：DAC 时钟信号和偏置电路禁用。 5 REFCLK 输入关断 此位无需 I/O 更新即可生效。 0：REFCLK 输入电路和 PLL 有效（默认）。 1：REFCLK 输入电路和 PLL 禁用。 4 辅助 DAC 关断 0：辅助 DAC 时钟信号和偏置电路有效（默认）。 1：辅助 DAC 时钟信号和偏置电路禁用。 3 外部关断控制 0：EXT_PWR_DWN 引脚置位采用全省电模式运行（默认）。 1：EXT_PWR_DWN 引脚置位采用快速恢复省电模式运行。 2 自动关断使能 在 CFR1 = 01b 时无效。 0：禁用关断（默认）。 1：当 TxEnable 引脚为逻辑 0 时，基带信号处理链将清除残留数据，同时时钟自动停止。当 TxENABLE 引脚为逻辑 1 时，时钟重新启 动。 25 www.corebai.com CBM99D57BQ 产品详参 1 仅为 SDIO 输入 0：配置 SDIO 引脚进行双向操作；双线式串行编程模式（默认）。 1：将串行数据 I/O 引脚(SDIO)仅配置为输入引脚，三线式串行编程模式。 0 LSB 优先 0：配置串行 I/O 端口为 MSB 优先格式（默认）。 1：配置串行 I/O 端口为 LSB 优先格式。 控制功能寄存器 2(CFR2) 地址为 0x01，且此寄存器分配了四个字节。 位 引脚名称 描述 31 Blackfin 接口模式有效 仅在 CFR1 = 00b（正交调制模式）时有效。 0：引脚 D配置为 18 位并行端口（默认）。 1：引脚 D配置为兼容 Blackfin 串行接口的双串行端口。引脚 D和引脚 D变为 16 位 GPIO 端口。 30 Blackfin 位序 仅在 CFR2 = 1 时有效。 0：双串行端口(BFI)配置为 MSB 优先（默认）。 1：双串行端口(BFI)配置为 LSB 优先。 29 Blackfin 早帧同步使能 仅在 CFR2 = 1 时有效。 0：双串行端口(BFI)配置为兼容 Blackfin 晚帧同步操作（默认）。 1：双串行端口(BFI)配置为兼容 Blackfin 早帧同步操作。 28:25 开路 24 将 Profile 寄存器用作 仅在 CFR1 = 01b（单频调制模式）且 CFR1=0（OSK 禁用）时有效。 ASF 源 0：幅度比例因子被旁路（单位增益）。 1：有效 profile 寄存器决定幅度比例因子。 23 内部 I/O 更新有效 此位无需 I/O 更新即可生效。 0：串行 I/O 编程与外部 I/O_UPDATE 引脚置位同步，该引脚被配置为输入引脚（默认）。 1：串行 I/O 编程与内部产生的 I/O 更新信号同步（内部信号在配置为输出引脚的 I/O_UPDATE 引脚上产生）。 22 SYNC_CLK 使能 0：SYNC_CLK 引脚禁用；静态逻辑 0 输出。 1：SYNC CLK 引脚产生 1/4 fSYSCLK 时钟信号，用于同步串行 I/O 端口（默认）。 21:17 开路 16 读取有效 FTW 0：FTW 寄存器的串行 I/O 端口读操作读取 FTW 寄存器中的内容（默认）。 1：FTW 寄存器的串行 I/O 端口读操作读取输入 DDS 相位累加器上的实际 32 位控制字。 15:14 I/O 更新速率控制 仅在 CFR2 = 1 时有效。设置参照 I/O 更新定时器运行分频器的预分频值： 00=1 分频（默认）、01=2 分频、10=4 分频、11=8 分频。 26 www.corebai.com CBM99D57BQ 产品详参 13 PDCLK 速率控制 仅在 CFR2 = 0 且 CFR1 = 00b 时有效。 0：PDCLK 以输入数据速率工作（默认）。 1：PDCLK 以%输入数据速率工作；有助于维持并行数据端口上 I/Q 字和基带信号处理链的内部时钟之间的一致关系。 12 数据格式 0：施加于引脚 D的数据字采用二进制补码编码格式（默认）。 1：施加于引脚 D的数据字采用偏移二进制编码格式。 11 PDCLK 使能 0：PDCLK 引脚禁用，并强制为静态逻辑 0；内部时钟信号会连续运行，为数据分配器提供时序。 1：PDCLK 引脚上出现内部 PDCLK 信号（默认）。 10 PDCLK 反转 0：PDCLK 正常极性； Q 数据与逻辑 1 有关； I 数据与逻辑 0 有关（默认）。 1：PDCLK 反转极性。 9 TxEnable 反转 0：TxENABLE 正常极性；逻辑 0 表示待机状态，而逻辑 1 则表示传输状态（默认）。 1：TxENABLE 反转极性；逻辑 0 表示传输状态，而逻辑 1 则表示待机状态。 8 Q 优先数据配对 0：I/Q 数据对以 I 数据优先形式传送，之后是 Q 数据（默认）。 1：I/Q 数据对以 Q 数据优先形式传送，之后是 I 数据。 7 匹配延迟使能 0：DDS 幅度、相位和频率变化同步应用按所列顺序输出（默认）。 1：DDS 幅度、相位和频率变化同步应用同步输出。 6 数据分配器保留最后值 在 CFR1 = 01b 时无效。 0：当 TxENABLE 引脚为逻辑假状态时，数据分配器忽略输入数据，并内部强制基带信号路径为零（默认）。 1：当 TxENABLE 引脚为逻辑假状态时，数据分配器忽略输入数据，并内部强制保留基带信号路径上收到的最后值。 5 同步时序验证禁用 0：使能建立和保持验证电路执行测量；测量结果出现在 SYNC_SMP_ERR 引脚上；如果该引脚为逻辑 1，表示可能正在进行建立/ 保持验证；而逻辑 0 则表示未检测到建立 /保持验证；在该位设置为逻辑 1 之前，将一直锁存并保持测量结果。 1：复位建立和保持验证测量电路，强制 SYNC_SMP_ERR 引脚进入静态逻辑 0 状态（默认）；在该位恢复到逻辑 0 状态之前， 一直禁用测量电路。 4:0 开路 控制功能寄存器 3 (CFR3) 地址为 0x02，且此寄存器分配了四个字节。 位 引脚名称 31:30 开路 29:28 DRV0 27 开路 26:24 VCO SEL 23:22 开路 21:19 ICP 描述 控制 REFCLK_OUT 引脚（详见表 1） ；默认值为 01b。 选取 REFCLK PLL VCO 的频段（详见表 2） ；默认值为 111b。 27 www.corebai.com CBM99D57BQ 产品详参 18:16 开路 15 REFCLK 输入分频器旁路 14 REFCLK 输入分频器复位 B 选取 REFCLK PLL 中的电荷泵电流值（详见表 3） ；默认值为 111b。 0：选取输入分频器（默认） 。 1：输入分频器被旁路。 13:9 开路 8 PLL 使能 0：输入分频器被复位。 1：输入分频器正常工作（默认） 。 7:1 N 0：REFCLK PLL 被旁路（默认） 。 0 开路 1：REFCLK PLL 使能。 辅助 DAC 控制寄存器 地址为 0x03，且此寄存器分配了四个字节。 位 引脚名称 31:8 开路 7:0 FSC 描述 此 8 位数用于控制主 DAC 满量程输出电流（参见“辅助 DAC 部分” ） ；默认值为 0xFF。 I/O 更新速率寄存器 地址为 0x04，且此寄存器分配了四个字节。此寄存器无需 I/O 更新即可生效 位 引脚名称 描述 31:0 I/O 更新速率 仅在 CFR2 = 1 时有效。此 32 位数控制自动 I/O 更新速率，默认值为 0xFFFFFFFF。 RAM 段寄存器 0 地址为 0x05，且此寄存器分配了六个字节。此寄存器无需 I/O 更新即可生效。仅在 CFR1 = 1 且 RT 引脚上为逻辑 0 至逻辑 1 跃迁时，此寄存器才有效。 位 引脚名称 描述 47:32 RAM 地址步进率 此 16 位数控制 RAM 状态机在指定 RAM 地址范围内的步进率。 31:22 RAM 结束地址 此 10 位数确定 RAM 状态机的结束地址。 21:16 开路 15:6 RAM 起始地址 5:3 开路 此 10 位数确定 RAM 状态机的起始地址。 28 www.corebai.com CBM99D57BQ 产品详参 RAM 段寄存器 1 地址为 0x06，且此寄存器分配了六个字节。仅在 CFR1 = 1 且 RT 引脚上为逻辑 1 至逻辑 0 跃迁 时，此寄存器才有效。 位 引脚名称 描述 47:32 RAM 地址步进率 1 此 16 位数控制 RAM 状态机在指定 RAM 地址范围内的步进率。 31:22 RAM 结束地址 1 此 10 位数确定 RAM 状态机的结束地址。 21:16 开路 15:6 RAM 起始地址 1 5:3 开路 此 10 位数确定 RAM 状态机的起始地址。 幅度比例因子(ASF)寄存器 地址为 0x09，且此寄存器分配了四个字节。仅在 CFR1 = 1 时，此寄存器才有效。 位 引脚名称 描述 31:16 幅度斜坡率 仅在 CFR1 = 1 时有效。此 16 位数控制 OSK 控制器更新 DDS 幅度变化的速率。 如果 CFR1 = 0 且 CFR1 = 0，那么此 14 位数是 DDS 的幅度比例因子。 15:2 幅度比例因子 如果 CFR1 = 0 且 CFR1 = 1，那么在 OSK 引脚为逻辑 1 时，此 14 位数是 DDS 的幅度比例因子。 如果 CFR1 = 1，那么此 14 位数设置 DDS 的最大允许幅度比例因子上限。 1：0 幅度步长 仅在 CFR1 = 1 时有效。此 2 位数控制 DDS 幅度变化的步长（参见表 4） 。 多芯片同步寄存器 地址为 0x0A，且此寄存器分配了四个字节。 位 引脚名称 31:28 同步验证延迟 描述 默认值为 0000b。此 4 位数设置同步接收器中同步验证模块的 SYSCLK 和延迟 SYNC_IN 信号之间的时序偏斜（约 150 ps 增量） 。 0：同步时钟接收器禁用（默认） 。 27 同步接收器使能 1：同步时钟接收器使能。 0：同步时钟发生器禁用（默认） 。 26 同步发生器使能 1：同步时钟发生器使能。 0：同步时钟发生器与系统时钟上升沿一致（默认） 。 25 同步发生器极性 1：同步时钟发生器与系统时钟下降沿一致。 24 开路 23:18 同步状态预设值 17:16 开路 默认值为 000000b。此 6 位数为内部时钟发生器收到同步脉冲时假定的状态。 29 www.corebai.com CBM99D57BQ 产品详参 PROFILE 寄存器 器件的 profile 共使用 8 个连续的串行 I/O 地址（0x0E 至 0x15） 。根据 CFR1指定的器件工作 模式，这 8 个 profile 寄存器分为单频调制 profile 或 QDUC profile 两种。工作期间，使用外部 PROFILE引脚来确定有效 profile 寄存器。单频调制 profile 控制：DDS 频率（32 位） 、DDS 相 位偏移（16 位）和 DDS 幅度调整（14 位） 。QDUC profile 控制：DDS 频率（32 位） 、DDS 相位偏 移（16 位） 、输出幅度调整（8 位） 、CCI 滤波器插值因子、反 CCI 旁路和频谱反转。QDUC profile 还 有选择地适用于 DAC 插值工作模式：仅输出调整、CCI 滤波器插值因子和反 CCI 旁路适用；所有其它部 分（DDS 频率、输出幅度调整和频谱反转）会被忽略。Profile寄存器—单频调制地址为 0x0E 至 0x15，且此寄存器分配了八个字节。 位 引脚名称 描述 63:62 开路 61:48 幅度比例因子 此 14 位数控制 DDS 输出幅度。 47:32 相位偏移字 此 16 位数控制 DDS 相位偏移。 31:0 频率调谐字 此 32 位数控制 DDS 频率。 Profile寄存器—QDUC 地址为 0x0E 至 0x15，且此寄存器分配了八个字节。 位 引脚名称 描述 63:58 CCI 插值率 此 6 位数是 CCI 滤波器的速率插值因子。 57 频谱反转 0：调制器输出采用以下格式：I(t) × cos(ct) – Q(t) × sin(ct). 1：调制器输出采用以下格式：I(t) × cos(ct) + Q(t) × sin(ct). 0：反 CCI 滤波器使能。 56 反 CCI 旁路 1：反 CCI 滤波器被旁路。 55:48 输出比例因子 此 8 位数控制输出幅度。 47:32 相位偏移字 此 16 位数控制 DDS 相位偏移。 31:0 频率调谐字 此 32 位数控制 DDS 频率。 30 www.corebai.com CBM99D57BQ 产品详参 RAM 寄存器 地址为 0x16，且此寄存器分配了四个字节。 位 引脚名称 描述 31:0 RAM 字 写入 RAM 的 32 位字是由 RAM 段寄存器 0 或 RAM 段寄存器 1 的起始地址和结束地址来定义的。 GPIO 配置寄存器 地址为 0x18，且此寄存器分配了两个字节。 位 引脚名称 描述 15:0 GPIO 配置 详见表 5。 GPIO 数据寄存器 地址为 0x19，且此寄存器分配了两个字节。 位 引脚名称 描述 15:0 GPIO 数据 读或写基于 GPIO 配置寄存器的内容。详见表 5。 表 3 REFCLK_OUT 缓冲控制 CFR3 REFCLK_OUT 缓冲 00 禁用 01 低输出电流 10 中输出电流 11 高输出电流 表 4 VCO 范围位设置 VCO SEL 位(CFR3) VCO 范围 000 VCO0 001 VCO1 010 VCO2 011 VCO3 100 VCO4 101 VCO5 110 PLL 被旁路 111 PLL 被旁路 31 www.corebai.com CBM99D57BQ 产品详参 表 5 PLL 电荷泵电流 ICP(CFR3) 电荷泵电流 ICP(uA) 000 212 001 237 010 262 011 287 100 312 101 337 110 363 111 387 表 6 OSK 幅度步长 ASF 幅度步长 00 1 01 2 10 4 11 8 表 7 GPIO 引脚与配置和数据寄存器位 引脚标记 配置位 数据位 D17 15 15 D16 14 14 D15 13 13 D14 12 12 D13 11 11 D12 10 10 D11 9 9 D10 8 8 D9 7 7 D8 6 6 D7 5 5 D6 4 4 32 www.corebai.com CBM99D57BQ 产品详参 D3 3 3 D2 2 2 D1 1 1 D0 0 0 33 www.corebai.com CBM99D57BQ 产品详参 外形封装图 引脚裸露焊盘超薄四方扁平封装 [TQFP_EP] 图示尺寸单位：mm 34 www.corebai.com