CBM94AD67-250

CBM94AD67-250 产品参数 产品特性  产品用途及应用范围  分辨率：16 位  电源电压 3.3V/1.8V  通信  最大采样率 250MSPS  接收器  信噪比 75dBFS@采样率 250MSPS  基站  无杂散动态范围 85dBFS @  谱分析  宽带无线  雷达  红外成像  功放线性化  图像处理 fin=170MHz、fs=250MSPS  微分非线性 DNL=±0.8LSB（典型）  积分非线性 INL=±8LSB（典型）  差分模拟输入范围≤2.5VPP  SPI 功能  DDR LVDS 输出（ANSI-644 兼容）  内置时钟占空比稳定且有时钟输出  封装形式 QFN72  兼容 AD9467-250 产品描述 该产品主要功能是将输入模拟信号转换为 16 位并行数字信号输出，主要用于采集高频宽带信 号。电源电压 3.3V/1.8V，转换器包括前端缓冲器、流水线电路、逻辑校准、输出 IO、时钟处理 电路、输出控制、基准等功能单元电路。该产品功能框图如图 1 所示，时序如图 2 所示。 1 www.corebai.com CBM94AD67-250 产品参数 图1 图2 功能框图 时序图 2 www.corebai.com CBM94AD67-250 产品参数 性能指标 条件(除另有规定外，模拟输入峰峰值最 参数 符号 分辨率 — — 积分线性误差 EL fIN=10MHz — ±8 — LSB 微分线性误差 EDL fIN=10MHz -0.99 ±0.8 1.2 LSB 失调电压 EO — -250 — 250 LSB 增益误差 EG — -8 — 8 %FSR 失调电压温漂 DOFF — -0.02 — 0.02 %FSR/℃ 增益误差温漂 DG — -0.03 — 0.03 %FSR/℃ 跃迁噪声 NT 模拟输入正负端接共模 — — 4.7 LSBRMS 全功率带宽 FPBW — — 900 — MHz 250 — 380 mV 1 — 1.35 V 数字输出差分 电压 数字输出共模 电压 VOD VOS 大 2.5V，-40℃≤TA≤85℃) 最小 典型 最大 16 DDR LVDS 输出模式， 100Ω差分负载 DDR LVDS 输出模式， 100Ω差分负载 单位 Bits 电源 VDDA1 电流 IVDDA1 DDR LVDS 输出 — — 575 mA 电源 VDDA3 电流 IVDDA3 DDR LVDS 输出 — — 20 mA 电源 VDDA2 电流 IVDDA2 DDR LVDS 输出 — — 90 mA 电源 VDDD 电流 IVDDD DDR LVDS 输出 — — 50 mA 功耗 PW DDR LVDS 输出 — 1.25 1.5 W 省电模式功耗 PD — — 10 50 mW fIN=10MHz，AIN=-1dBFS 71 75.1 — fIN =70MHz，AIN=-1dBFS 71 74.6 — fIN =100MHz，AIN=-1dBFS — 74.4 — fIN =170MHz，AIN=-1dBFS — 73.6 — fIN =230MHz，AIN=-1dBFS — 72.9 — fIN =300MHz，AIN=-1dBFS — 72.2 — fIN=10MHz，AIN=-1dBFS 70 74.6 — fIN =70MHz，AIN=-1dBFS 69 74.1 — fIN =100MHz，AIN=-1dBFS — 73.6 — fIN =170MHz，AIN=-1dBFS — 73.2 — fIN =230MHz，AIN=-1dBFS — 72.6 — 信噪比 信噪失真比 SNR SINAD 3 www.corebai.com dBFS dBFS CBM94AD67-250 产品参数 参数 有效位数 符号 ENOB 条件(除另有规定外，模拟输入峰峰值最 大 2.5V，-40℃≤TA≤85℃) 最小 典型 最大 fIN =300MHz，AIN=-1dBFS — 70.9 — fIN=10MHz，AIN=-1dBFS 10.6 11.94 — fIN =70MHz，AIN=-1dBFS 10.5 11.81 — fIN =100MHz，AIN=-1dBFS — 11.78 — fIN =170MHz，AIN=-1dBFS — 11.71 — fIN =230MHz，AIN=-1dBFS — 11.60 — fIN =300MHz，AIN=-1dBFS — 11.33 — fIN=10MHz，AIN=-1dBFS 80 85.8 — fIN =70MHz，AIN=-1dBFS 80 83.5 — 无杂散动态范围 SFDR2、 fIN =100MHz，AIN=-1dBFS — 82.2 — （2、3 阶谐波） 3 fIN =170MHz，AIN=-1dBFS — 87.7 — fIN =230MHz，AIN=-1dBFS — 88.5 — fIN =300MHz，AIN=-1dBFS — 78.7 — fIN=10MHz，AIN=-1dBFS 80 85.8 — fIN =70MHz，AIN=-1dBFS 80 83.5 — fIN =100MHz，AIN=-1dBFS — 82.2 — fIN =170MHz，AIN=-1dBFS — 87.7 — fIN =230MHz，AIN=-1dBFS — 88.5 — fIN =300MHz，AIN=-1dBFS — 78.7 — fIN=10MHz，AIN=-1dBFS 80 90.7 — fIN =70MHz，AIN=-1dBFS 80 90.3 — 无杂散动态范围 （包括 2、3 阶谐波） SFDR 无杂散动态范围 SFDRex fIN =100MHz，AIN=-1dBFS — 90.3 — (除去 2、3 阶) 23 fIN =170MHz，AIN=-1dBFS — 89.2 — fIN =230MHz，AIN=-1dBFS — 92.5 — fIN =300MHz，AIN=-1dBFS — 89.1 — — 50 — 250 采样率 SR 4 www.corebai.com 单位 Bits dBFS dBFS dBFS MSPS CBM94AD67-250 产品参数 主要特性曲线图 INL 和 DNL 测试曲线如图 3 所。 输入模拟输入频率 100MHz、采样率 250MSPS 的 FFT 如图 4 所示。 输入模拟输入频率 170MHz、采样率 250MSPS 的 FFT 如图 5 所示。 输入模拟输入频率 230MHz、采样率 250MSPS 的 FFT 如图 6 所示。 输入模拟输入频率 300MHz、采样率 250MSPS 的 FFT 如图 7 所示。 带宽测试如图 8 所示。 图3 INL 和 DNL 典型测试图 5 www.corebai.com CBM94AD67-250 产品参数 图 4 FFT 特性：模拟输入频率 100MHz、采样率 250MSPS 图5 FFT 特性：模拟输入频率 170MHz、采样率 250MSP 图 6 FFT 特性：模拟输入频率 230MHz、采样率 250MSPS 6 www.corebai.com CBM94AD67-250 产品参数 图 7 FFT 特性：模拟输入频率 300MHz、采样率 250MSPS 图8 全功率带宽特性 7 www.corebai.com CBM94AD67-250 产品参数 控制功能 该产品控制功能主要通过 SPI 实现，SPI 寄存器定义如下表所示。 地址 Name Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 默认 内部关断模式 08 模式 X X X X X X 00=工作(默认) 决定芯片的 0X00 01=全芯片关断 09 时钟 X X X X X X X 0C 增强模式 X X X X X X X 1=DCS 1= 随 机 模 式 备 注 一般工作模 式 0X01 0X01 启用随机模 式 输出测试模式 0=off(默认) 当取默认值 1=midscale short 0D 输出测试模 式 X X 产生复位 产 生 复位 长 PN 序 短 PN 序 列 列 之外的配置 2=+FS short X 0X00 3=-FS short 4=checker-boardoutput 是，测试模 式数据将取 代正常数据 5=PN23 sequence 输出 6=PN9 sequence 7=1/0 word toggle 0E BIST X X X X X ADC 输入 X 动 BIST 使能 0X00 BIST 模式配置 模拟关 XVREF 0F BIST 启 断 0=off 0X00 0=off 默 (默认)， 认 1=on 1=on Offset 调 整；会结合 10 Offset 0X00 01A0 和 01A1 寄 存 器。 输出关断 14 输出模式 X 0 X 1=on 0=off 默 认 15 Output-adju st X X X X 输出反 输出数据格式 1=D 向 00= 偏 移 二 进 制 ( 默 DR 使 1=on 认) 能 0=off 默 01=二进制补码 认 10=格雷码 输出驱动电流调整 1 0X08 0X00 配置输出和 数据格式 CBM94AD67-250 产品参数 DCO 输出反 16 输出相位 向 X X X X X X X X X X X 0X00 1=on 决定数字输 出时钟相位 0=off 使能 17 输出延迟 1=on 延迟调整 0X00 0=off 18 Vref X 输入范围调整 X 0X0A 1010=2.5Vp-p 调整输出时 钟的延迟 调整 VREF 输入耦 2C 模拟 输入 X X X X X 合模式 X X 0X00 001000=+80% 1 0 0X22 001000=+80% X X 0X20 0=ac 1=dc 36 107 Buffer 电流 调整 1 Buffer 电流 调整 2 应用说明 （1）输入信号 A/D 转换器模拟输入前端是一个差分缓冲器，为得到最好的动态性能，应匹配差分模拟端的 源阻抗。输入端最好串联一个小电阻，有利于降低驱动源输出级的瞬态电流峰值。同时，在每个 输入端上放置低 Q 值电感或者磁珠，使得模拟输入的差分电容减小，从而使 A/D 转换器带宽尽量 高。高 IF 频率下，在驱动转换器的前端时，低 Q 值电感或者磁珠的使用非常必要。在输入放置一 个并联电容或者两个单端电容，提供一个匹配的无源网络，最终在输入端产生一个低通滤波器， 以滤掉带外噪声。推荐输入网络如图 9 和图 10 所示。 图 9 低频输入前端网络（～150MHz） 9 www.corebai.com CBM94AD67-250 产品参数 图 10 高频输入前端网络（中频输入 150MHz～300MHz） （2）时钟输入要求 （2.1）时钟输入结构及推荐端接方式 ADC 时钟输入结构如图 11 所示，为差分输入结构，内部提供 0.8V 共模电压。外部时钟应采 用交流耦合方式激励。采用巴伦的推荐输入结构如图 12 所示。采用 LVPECL 驱动器的推荐输入结 构如图 13 所示。如果采用 LVDS 驱动器，推荐输入结构如图 14 所示。 图 11 ADC 时钟输入结构 图 12 时钟巴伦激励方案 10 www.corebai.com CBM94AD67-250 产品参数 图 13 图 14 时钟 LVPECL 信号激励方案 时钟 LVDS 信号激励方案 （2.2）时钟电平幅度 差分输入时钟信号幅度最小值为 250mVpp，兼容 LVDS/LVPECL 电平，时钟单端最大可允许 幅度为 VCM±0.9V。为了减少时钟抖动并达到最优性能，应尽量提供上升和下降较快的时钟。正 弦波输入情况下提高信号幅度可达到上述效果。在高频输入下，建议尽量增大时钟输入幅度。 （2.3）占空比 ADC 内部电路采用输入时钟的双沿来产生各种时序信号，为保证芯片发挥其优良性能，应用 时，应保证输入时钟占空比为（50±5）%。 （2.4）抖动 高速高精度 ADC 对时钟抖动十分敏感，尤其当输入信号频率较高时。信噪比 SNR 与抖动的 关系为 SNR=20×lg(1/(2π×fIN×tjitter))。为保证本器件在高频模拟输入条件下具有最佳的 SNR， 要求系统时钟抖动小于 100fs。 11 www.corebai.com CBM94AD67-250 产品参数 （2.5）推荐时钟设计方案 时钟方案采用单端转差分输入，变压器推荐使用 ADT1-1WT，输入输出分别用 0.1uF 陶瓷电 容 AC 耦合。为获得对称波形，ADC 前可跨接两个背靠背的肖特基二极管。PCB 布线时，差分时 钟走线要等长对称，且远离模拟输入端口，时钟与模拟输入端口之间做一些屏蔽（地覆铜）。推荐 时钟设计方案如图 15 所示。 图 15 推荐时钟方案 12 www.corebai.com CBM94AD67-250 产品参数 使用注意事项 1、热沉焊盘要与大地充分接触，应该通过尽量多的渠道和足够多的面积与 PCB 板的地层相 连。 2、应用电路板有一个完整干净的地。 3、应用对象为多层布线板且内含独立的地层。 4、应用对象电路板的数字地和模拟地尽量分离，不要将数字线布于模拟线旁边或布于 A/D 转换器下。 5、模拟电源和数字输出电源端口要接高质量的陶瓷旁路电容，且旁路电容要尽量靠近管脚， 连接管脚和旁路电容的连线越短越宽越好。 6、差分输入应尽量靠近且相互平行。 7、输入连线应尽量短以最小化寄生电容和噪声引入。 8、产品所有引出端均设计有静电保护结构，不过大能量电脉冲仍然可能损坏电路，因此在测 试、搬运、储藏过程中，应注意静电防护。 13 www.corebai.com