CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
www.chipanalog.com
CA-IS371x/2x 高速单/双通道数字隔离器
1.
产品特性
•
•
•
•
•
•
•
•
信号传输速率: DC to 150Mbps
宽电源电压范围：2.5V to 5.5V
宽温度范围: -40°C to 125°C
无需启动初始化
默认输出高电平和低电平选项
优异的电磁抗扰度
高 CMTI: ±100kV/µs (典型值)
低功耗，(典型值):
▪
电流为 1.5mA/通道（5V 电源供电 1Mbps 时）
▪
电流为 6.6mA/通道（5V 电源供电 100Mbps
时）
精确时序 (典型值)
▪
8ns 传播延迟
▪
1ns 脉冲宽度失真
▪
2ns 传播延迟偏差
▪
5ns 最小脉冲宽度
高达 5KVRMS 的隔离电压
隔离栅寿命: >40 年
施密特触发器输入
窄体 SOIC8(S)、宽体 SOIC8（G）和宽体 SOIC16WB(W) 封装，符合 RoHS 标准
•
•
•
•
•
2.
应用
•
•
•
•
•
•
工业自动化
电机控制
医疗电子
隔离开关电源
太阳能逆变器
隔离 ADC, DAC
3.
概述
The CA-IS371x/2x 是一款高性能 1/2 通道数字隔离器具
有精确的时序特性和低电源损耗。 在隔离 CMOS 数字
I/O 时， CA-IS371x/2x 器件可提供高电磁抗扰度和低辐
射. 所有器件版本均具有施密特触发器输入，可实现高
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
抗噪性能。 每条隔离通道的逻辑输入和输出缓冲器均
由二氧化硅 (SiO2) 绝缘栅隔离。CA-IS3710 器件是单通
道, CA-IS3720 器件具有两个前向双通道, CA-IS3721 一个
前向一个反向两个通道, CA-IS3722 和 CA-IS3721 通道相
反，具有一个反向一个前向两个通道. 所有设备都具有
故障安全模式选项。 如果输入功率或信号丢失，对于
后缀为 L 的设备，默认输出为低，对于带有后缀 H 的
设备，默认输出为高。
CA-IS371x/2x 器件具有高绝缘能力，有助于防止数据总
线或其他电路上的噪声和浪涌进入本地接地端，从而干
扰或损坏敏感电路。 高 CMTI 能力有望保证数字信号的
正确传输. CA-IS371x/2x 器件采用 8 脚 SOIC 和 16 引脚
宽体 SOIC 封装. 所有产品均具有 3.75kVrms 的隔离额定
值，宽体封装的产品支持绝缘耐压高达 5kVrms。
器件信息
零件号
CA-IS3710,
CA-IS3720,
CA-IS3721,
CA-IS3722
封装
封装尺寸(标称值)
SOIC8 (S)
4.90 mm × 3.90 mm
SOIC8-WB(G)
5.85 mm ×7.50 mm
SOIC16-WB(W)
10.30mm ×7.50 mm
简化通道结构图
Channel A side
Schmitt Trigger
Isolation
Barrrier
Channel B side
Mixer
VIN
Driver
VOUT
Driver
RX
GNDA
GNDB
通道 A 和 B 被隔离电容隔开。
GNDA 和 GNDB 分别连接 A 侧信号和 B 侧电源隔离接地。
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
www.chipanalog.com
订购指南
4.
表 4-1 有效订购零件编号
2
型号
输入通道数
A侧
输入通道数
B侧
故障安全输出
状态
额定耐压
(kV)
输出使能
封装
CA-IS3710LS
1
0
Low
3.75
No
SOIC-8
CA-IS3710LW
1
0
Low
5.0
No
WB SOIC-16
CA-IS3710HS
1
0
High
3.75
No
SOIC-8
CA-IS3710HW
1
0
High
5.0
No
WB SOIC-16
CA-IS3720LS
2
0
Low
3.75
No
SOIC-8
CA-IS3720LG
2
0
Low
5.0
No
WB SOIC-8
CA-IS3720LW
2
0
Low
5.0
No
WB SOIC-16
CA-IS3720HS
2
0
High
3.75
No
SOIC-8
CA-IS3720HG
2
0
High
5.0
No
WB SOIC-8
CA-IS3720HW
2
0
High
5.0
No
WB SOIC-16
CA-IS3721LS
1
1
Low
3.75
No
SOIC-8
CA-IS3721LG
1
1
Low
5.0
No
WB SOIC-8
CA-IS3721LW
1
1
Low
5.0
No
WB SOIC-16
CA-IS3721HS
1
1
High
3.75
No
SOIC-8
CA-IS3721HG
1
1
High
5.0
No
WB SOIC-8
CA-IS3721HW
1
1
High
5.0
No
WB SOIC-16
CA-IS3722LS
1
1
Low
3.75
No
SOIC-8
CA-IS3722LG
1
1
Low
5.0
No
WB SOIC-8
CA-IS3722LW
1
1
Low
5.0
No
WB SOIC-16
CA-IS3722HS
1
1
High
3.75
No
SOIC-8
CA-IS3722HG
1
1
High
5.0
No
WB SOIC-8
CA-IS3722HW
1
1
High
5.0
No
WB SOIC-16
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
www.chipanalog.com
目录
1.
7.8.3.
产品特性 ............................................................1
VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C ...... 10
电源电流特性 .................................................. 11
7.9.
2.
应用 ...................................................................1
3.
概述 ...................................................................1
4.
订购指南 ............................................................2
5.
修订历史 ............................................................3
6.
引脚功能描述.....................................................4
7.
产品规格 ............................................................6
8.
参数测量信息................................................... 15
7.1.
绝对最大额定值 1 ..............................................6
9.
详细说明 .......................................................... 17
7.2.
ESD 额定值 .........................................................6
9.1.
工作原理 .......................................................... 17
7.3.
建议工作条件.....................................................6
9.2.
功能框图 .......................................................... 17
7.4.
热量信息.............................................................7
9.3.
真值表 .............................................................. 18
7.5.
额定功率.............................................................7
10.
应用电路 ................................................... 19
7.6.
隔离特性.............................................................8
11.
封装信息 ................................................... 20
7.7.
安全相关认证.....................................................9
11.1.
SOIC-16WB 宽体外形尺寸 ............................... 20
电气特性...........................................................10
11.2.
SOIC8 外形尺寸 ................................................ 21
7.8.
7.8.1.
7.8.2.
5.
VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C........10
VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C.....10
7.9.1.
7.9.2.
7.9.3.
7.10.
VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C ....... 11
VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C .... 12
VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C ...... 13
时序特性 .......................................................... 14
7.10.1.
7.10.2.
7.10.3.
VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C... 14
VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C 14
VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C.. 14
TAPE AND REEL INFORMATION ................................. 23
修订历史
修订版 0: 初始版本.
修订版 0 到 修订版 A
• 更新 3 概述
• 更新表 4-1
▪
修改额定耐压
• 更新图 6-1
▪
修改引脚名称
• 更新表 6-1
▪
修改引脚名称
• 更新图 6-2
▪
修改引脚名称
• 更新表 6-2
▪
修改引脚名称
• 更新 7.6 绝缘规格
• 更新 11.1 SOIC 16 宽体封装尺
修订版 A 到 修订版 B
• 更新产品特性
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
修订版 B 到修订版 C
• 增加 8 脚宽体封装选项
3
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
www.chipanalog.com
引脚功能描述
6.
CA-IS3710 16-Pin SOIC WB Top View
GNDA
VDDA
TX
VI
NC
NC
GNDA
GNDA
NC
NC
VDDB
VDDA
VO
VI1
TX
NC
VI2
TX
NC
NC
NC
GNDA
GNDB
NC
GNDB
GNDA
NC
NC
VDDB
VDDA
RX
VO1
VO1
RX
TX
VI2
VI2
TX
NC
NC
NC
GNDA
GNDB
NC
RX
NC
CA-IS3721 16-Pin SOIC WB Top View
GNDA
VDDA
VI1
TX
VO2
RX
NC
GNDA
NC
NC
VDDB
RX
VO1
RX
VO2
NC
NC
GNDB
CA-IS3722 16-Pin SOIC WB Top View
GNDB
ISOLATION BARRIER
ISOLATION BARRIER
NC
GNDB
ISOLATION BARRIER
ISOLATION BARRIER
NC
CA-IS3720 16-Pin SOIC WB Top View
GNDB
NC
VDDB
TX
VI1
RX
VO2
NC
NC
GNDB
图 6-1 CA-IS371x/2x SOIC16-WB 宽体顶部试图
表 6-1 CA-IS371x/2x SOIC16-WB 宽体引脚功能描述
引脚名称
SOIC16
引脚编号
类型
描述
GNDA
1
地
A 侧接地基准点
NC
2
NC
无内部连接
VDDA
3
电源
A 侧电源电压
VI1/VO1
4
逻辑输入/输出
CA-IS3710/20/21 A 侧逻辑输入/ CA-IS3722 A 侧逻辑输出
VI2/VO2/NC1
5
逻辑输入/输出
CA-IS3720/22 A 侧逻辑输入/ CA-IS3721 A 侧逻辑输出/CA-IS3710 无内部连接
NC
6
NC
无内部连接
GNDA
7
地
A 侧接地基准点
NC
8
NC
无内部连接
GNDB
9
地
B 侧接地基准点
NC
10
NC
无内部连接
NC
11
NC
无内部连接
VI2/VO2
12
逻辑输入/输出
CA-IS3721 B 侧逻辑输入/CA-IS3720/22/ B 侧逻辑输出/ CA-IS3710 无内部连接
VI1/VO1
13
逻辑输入/输出
CA-IS3722 B 侧逻辑输入/ CA-IS3710/20/21 B 侧逻辑输出
电源
B 侧电源电压
VDDB
14
NC
15
NC
无内部连接
GNDB
16
地
B 侧接地基准点
备注:
1，无连接。 这些引脚没有内部连接。 它们可以悬空，连接到 VDD 或连接到 GND。
4
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
www.chipanalog.com
CA-IS3720 8-Pin SOIC Top View
CA-IS3710 8-Pin SOIC Top View
NC
RX
GNDA
VDDB
VDDA
NC
VI1
TX
VO1
VI2
TX
GNDB
GNDA
CA-IS3721 8-Pin SOIC Top View
TX
VO2
RX
GNDA
VDDB
RX
VO1
RX
VO2
GNDB
CA-IS3722 8-Pin SOIC Top View
VDDB
VDDA
RX
VO1
VO1
RX
TX
VI2
VI2
TX
GNDB
GNDA
ISOLATION
BARRIER
VI1
ISOLATION
BARRIER
VDDA
ISOLATION
BARRIER
TX
VI1
ISOLATION
BARRIER
VDDA
VDDB
TX
VI1
RX
VO2
GNDB
图 6-2 CA-IS371x/2x SOIC8 脚窄体及 SOIC8 脚宽体封装顶部视图
表 6-2 CA-IS371x/2x SOIC8 引脚功能描述
引脚名称
SOIC8
引脚编号
类型
描述
VDDA
1
电源
A 侧电源电压
VI1/VO1
2
逻辑输入/输出
CA-IS3710/20/21 A 侧逻辑输入/ CA-IS3722 A 侧逻辑输出
VI2/VO2/NC1
3
逻辑输入/输出
CA-IS3720/22 A 侧逻辑输入/ CA-IS3721 A 侧逻辑输出/ CA-IS3710 无内部连接
地
A 侧接地基准点
GNDA
4
GNDB
5
地
B 侧接地基准点
VI2/VO1/VO2
6
逻辑输入/输出
CA-IS3721 B 侧逻辑输入/CA-IS3710/20/22. B 侧逻辑输出
VI1/VO1/NC
7
逻辑输入/输出
CA-IS3722 A 侧逻辑输入/ CA-IS3720/21 A 侧逻辑输入/ CA-IS3710 无内部连接
VDDB
8
电源
B 侧电源电压
备注:
1.
无连接。 这些引脚没有内部连接。 它们可以悬空，连接到 VDD 或连接到 GND。
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
5
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
7. 产品规格
7.1.
www.chipanalog.com
绝对最大额定值 1
参数
最小值
-0.5
-0.5
-20
最大值
6.0
VDDA+0.53
20
150
150
单位
V
V
mA
°C
°C
VDDA, VDDB
电源电压
Vin
输入电压 t Ax, Bx, ENx
IO
输出电流
TJ
结温
TSTG
存储温度范围
-65
备注:
1，等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范
操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。
2，除差分 I / O 总线电压以外的所有电压值，均相对于本地接地端子（GNDA 或 GNDB）
，并且是峰值电压值。
3，最大电压不得超过 6 V。
2
7.2.
ESD 额定值
人体模型 (HBM), 根据 ANSI/ESDA/JEDEC JS-001,所有引脚
组件充电模式(CDM), 根据 JEDEC specification JESD22-C101, 所有引脚 2
1
VESD 静电放电
数值
单位
±4000
±1000
V
备注:
1，JEDEC 文件 JEP155 规定 500V HBM 可通过标准 ESD 控制过程实现安全制造。
2，JEDEC 文件 JEP157 规定 250V CDM 允许使用标准 ESD 控制过程进行安全制造。
7.3.
建议工作条件
参数
VDDA, VDDB
VDD（UVLO+）
VDD（UVLO-）
VHYS（UVLO）
电源电压
VDD 电源电压上升时的欠压阈值
VDD 电源电压下降时的欠压阈值
VDD 迟滞欠压阈值
IOH
高电平输出电流
IOL
低电平输出电流
VIH
输入阈值逻辑高电平
VIL
输入阈值逻辑低电平
DR
信号传输速率
TA
环境温度
备注:
1.
VDDO = 输出侧 VDD
6
VDDO1 = 5V
VDDO = 3.3V
VDDO = 2.5V
VDDO = 5V
VDDO = 3.3V
VDDO = 2.5V
最小值
2.375
1.95
1.88
70
-4
-2
-1
典型值
3.3
2.24
2.10
140
最大值
5.5
2.375
2.325
250
mA
4
2
1
2.0
0
-40
单位
V
V
V
mV
27
0.8
150
125
mA
V
V
Mbps
°C
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
www.chipanalog.com
7.4. 热量信息
热量表
S (SOIC)
8 Pins
137.7
54.9
71.7
7.1
CA-IS371x2x
G(SOIC)
8 Pins
110.1
51.7
66.4
16.0
W (SOIC)
16 Pins
86.5
49.6
49.7
32.3
°C/W
°C/W
°C/W
°C/W
单位
RθJA
RθJC(top)
RθJB
ψJT
IC 结至环境的热阻
IC 结到壳（顶部）热阻
IC 结对板热阻
IC 结到顶部表征参数
ψJB
IC 结至板表征参数
70.7
64.5
49.2
°C/W
RθJC(bottom)
IC 结到壳（底部）热阻
n/a
n/a
n/a
°C/W
7.5.
额定功率
参数
CA-IS3710
PD
PDA
PDB
CA-IS3720
PD
PDA
PDB
CA-IS3721
PD
PDA
PDB
CA-IS3722
PD
PDA
PDB
测试条件
最小值
典型值
最大值
单位
最大功耗
A 侧的最大功耗
B 侧的最大功耗
VDDA = VDDB = 5.5 V, CL = 15 pF,
TJ = 150°C, 输入 75MHz 50% 占空比方
波
90
12
78
mW
mW
mW
最大功耗
A 侧的最大功耗
B 侧的最大功耗
VDDA = VDDB = 5.5 V, CL = 15 pF,
TJ = 150°C, 输入 75MHz 50% 占空比方
波
120
20
100
mW
mW
mW
最大功耗
A 侧的最大功耗
B 侧的最大功耗
VDDA = VDDB = 5.5 V, CL = 15 pF,
TJ = 150°C, 输入 75MHz 50% 占空比方
波
120
60
60
mW
mW
mW
最大功耗
A 侧的最大功耗
B 侧的最大功耗
VDDA = VDDB = 5.5 V, CL = 15 pF,
TJ = 150°C, 输入 75MHz 50% 占空比方
波
120
60
60
mW
mW
mW
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
7
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
7.6. 隔离特性
www.chipanalog.com
参数
CLR
CPG
DTI
CTI
外部气隙（间隙）1
外部爬电距离 1
隔离距离
相对漏电指数
材料组
IEC 60664-1 过压类别
DIN V VDE V 0884-11:2017-012
VIORM
最大重复峰值隔离电压
VIOWM
最大工作隔离电压
VIOTM
最大瞬态隔离电压
VIOSM
最大浪涌隔离电压 3
qpd
表征电荷 4
CIO
栅电容, 输入到输出 5
RIO
绝缘电阻 5
数值
W/G
S
8
4
8
4
14
14
>600
>600
I
I
I-IV
I-III
I-IV
I-III
I-III
n/a
测试条件
测量输入端至输出端，隔空最短距离
测量输入端至输出端，沿壳体最短距离
最小内部间隙 （内部距离)
DIN EN 60112 (VDE 0303-11); IEC 60112
依据 IEC 60664-1
额定市电电压≤ 300 VRMS
额定市电电压≤ 400 VRMS
额定市电电压 ≤ 600 VRMS
交流电压(双极)
交流电压; 时间相关的介质击穿 (TDDB) 测试
直流电压
VTEST = VIOTM,
t = 60 s (认证);
VTEST = 1.2 × VIOTM,
t= 1 s (100% 产品测试)
测试方法 依据 IEC 60065, 1.2/50 μs 波形,
VTEST = 1.6 × VIOSM (生产测试)
方法 a，输入至输出测试子类 2/3,
Vini = VIOTM, tini = 60 s;
Vpd(m) = 1.2 × VIORM, tm = 10 s
方法 a，输入至输出测试子类 1,
Vini = VIOTM, tini = 60 s;
Vpd(m) = 1.6 × VIORM, tm = 10 s
Method b1, 常规测试 (100% 生产测试) 和前期 预处理
(抽样测试)
Vini = 1.2 × VIOTM, tini = 1 s;
Vpd(m) = 1.875 × VIORM, tm = 1 s
VIO = 0.4 × sin (2πft), f = 1 MHz
VIO = 500 V, TA = 25°C
VIO = 500 V, 100°C ≤ TA ≤ 125°C
VIO = 500 V at TS = 150°C
污染度
单位
mm
mm
μm
V
1414
1000
1414
637
450
637
VPK
VRMS
VDC
7070
5300
VPK
6250
5000
VPK
≤5
≤5
≤5
≤5
≤5
≤5
~0.5
>1012
>1011
>109
2
~0.5
>1012
>1011
>109
2
pF
5000
3750
VRMS
pC
Ω
UL 1577
VISO
最大隔离电压
VTEST = VISO , t = 60 s (认证),
VTEST = 1.2 × VISO , t = 1 s (100%生产测试)
备注:
1.
根据应用的特定设备隔离标准应用爬电距离和间隙要求。 注意保持电路板设计的爬电距离和间隙距离，以确保印刷电路板上隔离
器的安装焊盘不会缩短该距离。 在某些情况下印刷电路板上的爬电距离和间隙变得相等。 诸如在印刷电路板上插入凹槽的技术
用于帮助增加这些规格。
2.
该标准仅适用于安全等级内的安全电气绝缘。 应通过适当的保护电路确保符合安全等级。
3.
测试在空气或油中进行，以确定隔离屏障的固有浪涌抗扰度。
4.
表征电荷是由局部放电引起的放电电荷(pd).
5.
栅两侧的所有引脚连接在一起，形成双端子器件
8
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
www.chipanalog.com
7.7. 安全相关认证
VDE(申请中)
根据 DIN V VDE V 088411:2017-01 认证
CSA(申请中)
根据 IEC60950-1, IEC
62368-1 和 IEC 60601-1
认证
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
UL(申请中)
UL1577 器件认可程序认
可
CQC(申请中)
根据 GB4943.1-2011 认
证
TUV(申请中)
根据 EN61010-1:2010
(3rd Ed)和 EN 609501:2006/A2:2013 认证
9
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
7.8. 电气特性
www.chipanalog.com
7.8.1. VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
VOH
参数
输出电压逻辑高电平
IOH = -4mA; 图 8-1
VOL
输出电压逻辑低电平
IOL = 4mA; 图 8-1
VIT+(IN)
VIT-(IN)
VI(HYS)
IIH
IIL
ZO
CMTI
正输入阈值
负输入阈值
输入阈值迟滞
输入高电平漏电流
输入低电平漏电流
输出阻抗 2
共模瞬变抗扰度
CI
输入电容
3
测试条件
最小值
典型值
最大值
VDDO1-0.4 4.8
1.4
1.0
0.30
VIH = VDDA at Ax or Bx or ENx
VIL = 0 V at Ax or Bx
-4
VI = VDDI or 0 V, VCM = 1200 V; 图 8-3
75
1
VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz,
VDD = 5 V
单位
V
0.2
0.4
V
1.67
1.23
0.44
1.9
1.4
0.50
4
V
V
V
µA
µA
Ω
50
100
kV/µS
2
pF
备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40％。
3. 从引脚到地测量。
7.8.2. VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C
VOH
参数
输出电压逻辑高电平
IOH = -4mA; 图 8-1
VOL
输出电压逻辑低电平
IOL = 4mA; 图 8-1
VIT+(IN)
VIT-(IN)
VI(HYS)
IIH
IIL
ZO
CMTI
正输入阈值
负输入阈值
输入阈值迟滞
输入高电平漏电流
输入低电平漏电流
输出阻抗 2
共模瞬变抗扰度
CI
输入电容
3
测试条件
最小值
典型值
VDDO1-0.4
3.1
1.4
1.0
0.30
VIH = VDDA at Ax or Bx or ENx
VIL = 0 V at Ax or Bx
-4
VI = VDDI1 or 0 V, VCM = 1200 V; 图 8-3
75
VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz,
VDD = 3.3 V
最大值
单位
V
0.2
0.4
V
1.67
1.23
0.44
1.9
1.4
0.50
4
V
V
V
µA
µA
Ω
50
100
kV/µs
2
pF
备注:
1. VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
2. 正常隔离器通道的输出阻抗约为 50Ω±40％。
3. 从引脚到地测量。
7.8.3. VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C
VOH
参数
输出电压逻辑高电平
IOH = -4mA; 图 8-1
测试条件
VOL
输出电压逻辑低电平
IOL = 4mA; 图 8-1
VIT+(IN)
VIT-(IN)
VI(HYS)
IIH
IIL
ZO
CMTI
正输入阈值
负输入阈值
输入阈值迟滞
输入高电平漏电流
输入低电平漏电流
输出阻抗 2
共模瞬变抗扰度
CI
输入电容 3
最小值
1.4
1.0
0.30
VIH = VDDA at Ax or Bx or ENx
VIL = 0 V at Ax or Bx
-4
VI = VDDI or 0 V, VCM = 1200 V; 图 8-3
75
1
VI = VDD/ 2 + 0.4×sin(2πft), f = 1 MHz,
VDD = 2.5 V
典型值
最大值
VDDO1-0.4 2.3
单位
V
0.2
0.4
V
1.67
1.23
0.44
1.9
1.4
0.50
4
V
V
V
µA
µA
Ω
50
100
2
kV/µS
pF
备注:
10
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
www.chipanalog.com
1.
2.
3.
7.9.
VDDI = 输入侧 VDD, VDDO = 输出侧 VDD
正常隔离器通道的输出阻抗约为 50Ω±40％。
从引脚到地测量。
电源电流特性
7.9.1. VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
参数
测试条件
电源电流
最小值
典型值
最大值
单位
CA-IS3710
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3710L);
VIN = VDDA (CA-IS3710H)
VIN = VDDA (CA-IS3710L);
VIN = 0V(CA-IS3710H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
0.7
0.9
1.4
0.9
1.0
1.0
1.0
1.5
1.0
6.2
1.0
1.4
2.1
1.4
1.5
1.5
1.5
2.2
1.5
9.3
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
0.8
1.6
2.3
1.6
1.6
1.7
1.6
2.7
1.6
12.2
1.2
2.3
3.5
2.4
2.3
2.6
2.3
4.0
2.3
18.2
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.3
1.3
2.1
2.1
1.8
1.8
2.2
2.2
7.0
7.0
2.0
2.0
3.1
3.1
2.6
2.6
3.3
3.3
10.5
10.5
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.3
1.3
2.1
2.1
1.8
1.8
2.2
2.2
7.0
7.0
2.0
2.0
3.1
3.1
2.6
2.6
3.3
3.3
10.5
10.5
mA
CA-IS3720
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3720L);
VIN = VDDI1 (CA-IS3720H)
VIN = VDDI (CA-IS3720L);
VIN = 0V(CA-IS3720H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
CA-IS3721
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3721L);
VIN = VDDI (CA-IS3721H)
VIN = VDDI (CA-IS3721L);
VIN = 0V(CA-IS3721H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
CA-IS3722
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3722L);
VIN = VDDI (CA-IS3722H)
VIN = VDDI (CA-IS3722L);
VIN = 0V(CA-IS3722H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
备注:
1.
VDDI = 输入侧 VDD
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
11
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
7.9.2. VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C
参数
www.chipanalog.com
测试条件
电源电流
最小值
典型值
最大值
单位
CA-IS3710
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3710L);
VIN = VDDA (CA-IS3710H)
VIN = VDDA (CA-IS3710L);
VIN = 0V(CA-IS3710H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
0.7
0.9
1.4
0.9
1.0
1.0
1.0
1.3
1.0
4.7
1.0
1.4
2.1
1.4
1.5
1.5
1.5
2.0
1.5
7.1
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
0.8
1.6
2.3
1.6
1.6
1.7
1.6
2.4
1.6
9.2
1.2
2.3
3.5
2.4
2.3
2.6
2.3
3.6
2.3
13.7
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.3
1.3
2.1
2.1
1.8
1.8
2.1
2.1
5.5
5.5
2.0
2.0
3.1
3.1
2.6
2.6
3.2
3.2
8.2
8.2
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.3
1.3
2.1
2.1
1.8
1.8
2.1
2.1
5.5
5.5
2.0
2.0
3.1
3.1
2.6
2.6
3.2
3.2
8.2
8.2
mA
CA-IS3720
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3720L);
VIN = VDDI1 (CA-IS3720H)
VIN = VDDI (CA-IS3720L);
VIN = 0V(CA-IS3720H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
CA-IS3721
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3721L);
VIN = VDDI (CA-IS3721H)
VIN = VDDI (CA-IS3721L);
VIN = 0V(CA-IS3721H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
CA-IS3722
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3722L);
VIN = VDDI (CA-IS3722H)
VIN = VDDI (CA-IS3722L);
VIN = 0V(CA-IS3722H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
备注:
1.
VDDI = 输入侧 VDD
12
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
www.chipanalog.com
7.9.3. VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C
参数
测试条件
电源电流
最小值
典型值
最大值
单位
CA-IS3710
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3710L);
VIN = VDDA (CA-IS3710H)
VIN = VDDA (CA-IS3710L);
VIN = 0V(CA-IS3710H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
0.7
0.9
1.4
0.9
1.0
1.0
1.0
1.2
1.0
3.7
1.0
1.4
2.1
1.4
1.5
1.5
1.5
1.8
1.5
5.6
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
0.8
1.6
2.3
1.6
1.6
1.7
1.6
2.2
1.6
7.2
1.2
2.3
3.5
2.4
2.3
2.6
2.3
3.3
2.3
10.7
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.3
1.3
2.1
2.1
1.8
1.8
2.0
2.0
4.5
4.5
2.0
2.0
3.1
3.1
2.6
2.6
3.0
3.0
6.7
6.7
mA
1Mbps
(500kHz)
10Mbps
(5MHz)
100Mbps
(50MHz)
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
IDDA
IDDB
1.3
1.3
2.1
2.1
1.8
1.8
2.0
2.0
4.5
4.5
2.0
2.0
3.1
3.1
2.6
2.6
3.0
3.0
6.7
6.7
mA
CA-IS3720
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3720L);
VIN = VDDI1 (CA-IS3720H)
VIN = VDDI (CA-IS3720L);
VIN = 0V(CA-IS3720H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
CA-IS3721
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3721L);
VIN = VDDI (CA-IS3721H)
VIN = VDDI (CA-IS3721L);
VIN = 0V(CA-IS3721H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF l
CA-IS3722
电源电流 –直流信号
电源电流 – 交流信号
VIN = 0V (CA-IS3722L);
VIN = VDDI (CA-IS3722H)
VIN = VDDI (CA-IS3722L);
VIN = 0V(CA-IS3722H)
所有通道输入 50%占空比，幅值为
5V 的方波;每个通道 CL = 15 pF
备注:
1.
VDDI = 输入侧 VDD
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
13
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
7.10. 时序特性
www.chipanalog.com
7.10.1. VDDA = VDDB = 5 V ± 10%, TA = -40 to 125°C
参数
最大值
单位
图 8-1
8.0
0.2
0.4
2.0
2.5
150
5.0
13.0
4.5
2.5
4.5
4.0
Mbps
ns
ns
ns
ns
ns
ns
输出下降时间
图 8-1
2.5
4.0
ns
默认输出延迟时间从输入电源损耗
图 8-2
8
12
ns
15
40
tSU
启动时间
备注:
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值
µs
DR
PWmin
tPLH, tPHL
PWD
tsk(o)
tsk(pp)
tr
数据速率
最小脉宽
传播延迟
脉冲宽度失真 |tPLH - tPHL|
通道到通道输出偏移时间 1
Part-to-part Skew Time2
输出上升时间
tf
tDO
测试说明
最小值
典型值
0
5.0
图 8-1
同方向通道
7.10.2. VDDA = VDDB = 3.3 V ± 10%, TA = -40 to 125°C
参数
DR
PWmin
tPLH, tPHL
PWD
tsk(o)
tsk(pp)
tr
数据速率
最小脉宽
传播延迟
脉冲宽度失真 |tPLH - tPHL|
通道到通道输出偏移时间 1
Part-to-part Skew Time2
输出上升时间
tf
输出下降时间
tDO
默认输出延迟时间从输入电源损耗
tSU
启动时间
测试说明
最小值
典型值
0
最大值
单位
图 8-1
8.0
0.2
0.4
2.0
2.5
150
5.0
13.0
4.5
2.5
4.5
4.0
Mbps
ns
ns
ns
ns
ns
ns
图 8-1
2.5
4.0
ns
图 8-2
8
12
ns
15
40
µs
1.0
图 8-1
同方向通道
备注:
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值
7.10.3. VDDA = VDDB = 2.5 V ± 5%, TA = -40 to 125°C
参数
DR
PWmin
tPLH, tPHL
PWD
tsk(o)
tsk(pp)
tr
数据速率
最小脉宽
传播延迟
脉冲宽度失真 |tPLH - tPHL|
通道到通道输出偏移时间 1
Part-to-part Skew Time2
输出上升时间
tf
tDO
测试说明
最小值
典型值
最大值
单位
图 8-1
8.0
0.2
0.4
2.0
2.5
150
5.0
13.0
5.0
2.5
5.0
4.0
Mbps
ns
ns
ns
ns
ns
ns
输出下降时间
图 8-1
2.5
4.0
ns
默认输出延迟时间从输入电源损耗
图 8-2
8
12
ns
15
40
tSU
启动时间
备注:
1. tsk(o) 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
2. tsk(pp)是在相同的电源电压、温度、输入信号和负载下，不同器件在同一方向切换的任意终端之间传播延迟时间的差值
µs
14
0
图 8-1
同方向通道
5.0
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
Isolation Barrier
www.chipanalog.com
8. 参数测量信息
IN
VIN1
OUT
50%
VIN
VOUT
tPHL
tPLH
CL2
50Ω
50%
90%
VOUT
50%
50%
10%
tf
tr
备注:
1. 信号发生器产生输入信号 VIN 具有以下约束条件:波形频率≤100kHz，占空比 50%，tr≤3ns, tf≤3ns。由于波形发生器
的输出阻抗 Zout = 50Ω,图中的 50Ω 电阻是用来匹配。在实际应用中不需要。
2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间，因此它是时序特性测量的关键因
素。
图 8-1 时序特性测试电路和电压波形
VDDI1
VDDO
VDDI
VDDO
IN = 0 V for CA-IS371x/2xH
IN = VDDI for CA-IS371x/2xL
IN
Isolation Barrier
2.15V
OUT
0V
VOUT
tDO
Default High for CA-IS371x/2xH
CL2
VOH
VOUT
50%
Default Low for CA-IS371x/2xL
VOL
备注:
1. 信号发生器产生输入信号 VIN 具有以下约束条件:波形频率≤100kHz，占空比 50%，tr≤3ns, tf≤3ns。由于波形发生器
的输出阻抗 Zout = 50Ω,图中的 50Ω 电阻是用来匹配。在实际应用中不需要。
2. CL 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间，因此它是时序特性测量的关键因
素。
图 8-2 默认输出延迟时间测试电路和电压波形
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
15
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
www.chipanalog.com
VDDI
CBP4
Isolation Barrier
IN
VDDO
OUT
VOUT3
CBP4
CL2
GNDA
High
Voltage
Surge
Generator1
GNDB
备注:
1. 高压浪涌脉冲发生器产生振幅> 1kV，上升/下降时间 100kV /μs 的重复高压脉
冲。
2. CL 是大约 15pF 的负载电容以及仪表电容。
3. 通过 - 失败标准：每当高压浪涌到来时，输出必须保持稳定。
4. CBP 是 0.1~1uF 的旁路电容。
图 8-3 共模瞬变抗扰度测试电路
16
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
www.chipanalog.com
9. 详细说明
9.1. 工作原理
CA-IS371x/2x 系列器件使用一个简单的开关键控(OOK)调制方案在 SiO2 隔离电容之间传输信号，该隔离电容在两个不
同的电压域之间提供一个可靠的绝缘，并充当输入和输出之间的高频信号路径。发射机(TX)将输入信号调制到载流子
频率上，即 TX 在一个输入状态下跨隔离势垒传递高频信号，而在另一个输入状态下跨隔离势垒不传递任何信号。然
后接收机根据检测到的带内能量重建输入信号. 这个简单的体系结构提供了一个可靠的隔离数据路径，在启动时不需
要特别考虑初始化。基于电容的信号通路是完全差分的，以最大限度地提高噪声抗干扰能力，也称为共模瞬态抗干扰
能力。采用先进的电路技术可以抑制载波信号和 IO 开关引入的 EMI。与电感耦合结构相比，电容耦合结构具有更高的
电磁抗干扰能力。OOK 调制方案消除了脉冲调制方法中出现的漏脉冲误差。 图 9-1 和图 9-2 为单通道简化功能框图和
概念操作波形。
9.2. 功能框图
Isolation
Barrier
Transmitter (TX)
Receiver (RX)
Schmitt
Trigger
Driver
VIN
Demodulator
Modulator
VOUT
RF Carrier
Generator
图 9-1 单通道功能框图
VIN
Signal through
isolation barrier
VOUT
图 9-2 单通道概念波形
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
17
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
9.3. 真值表
表 9-1 CA-IS371x/2x 器件真值表.
www.chipanalog.com
表 9-1 真值表 1
VDDI
PU
PD
VDDO
输入(Ax/Bx)2
输出使能 (ENx)3,4
H
L
H
L
Open
Default
X
Default
PU
PU
输出 (Ax/Bx)
正常运行模式：
通道的输出跟随通道输入状态
默认输出故障安全模式：
如果通道的输入保持断开状态，则其输出将变为默认值( CA-IS371x/2xL 为低 ， CAIS371x/2xH 输出为高).
默认输出故障安全模式：
如果输入侧 VDD 未通电，则输出进入默认输出故障安全模式（CA-IS371x/2xL 为低电
平，CA-IS371x/2xH 为高电平）。
如果输出侧 VDD 未供电，则输出的状态不确定.3
X
PD
X
Undetermined
备注:
1.
VDDI =输入侧 VDD; VDDO =输出侧 VDD; PU = 上电 (VCC ≥ 2.375 V); PD = 断电(VCC ≤ 2.25 V); X = 无关; H =高电平; L =低电平.
2.
强驱动的输入信号可以通过内部保护二极管微弱地驱动浮动的 VDD，从而导致输出不确定.
3.
当 2.25V < VDDI, VDDO < 2.375 V 时，输出处于不确定状态.
18
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
www.chipanalog.com
10. 应用电路
不像光耦需要外部元件来提供偏置或限制电流性能, the CA-IS371x/2x 系列器件 CMOS 数字隔离器只需要两个外部 VDD
旁路电容（0.1μF 至 1μF）即可工作。 其 TTL 电平兼容输入端仅吸收微安的漏电流，无需外部缓冲电路即可驱动。 输
出端的特性阻抗为 50Ω（轨到轨摆幅）
，可提供正向和反向通道配置。 图 10-1 显示了 CA-IS3721 设备的典型应用。 图
10-2 的电路是 CA-IS37xx 系列产品的典型应用电路，与标准逻辑门一样易于使用。
GNDA
GNDB
VDD1
VDDA
IN1
A1
TX
OUT2
A2
RX
NC
GNDA
ISOLATION BARRIER
NC
0.1uF
NC
VDD2
0.1uF
VDDB
RX
B1
OUT1
TX
B2
IN2
NC
NC
NC
GNDB
图 10-1 SOIC-16 CA-IS3721 典型应用电路
CA-IS37xx Series Products
VDD1
VDDA
VDD2
VDDB
0.1uF
0.1uF
IN1
A1
TX
INm-1
Am-1
TX
OUTm
Am
RX
OUTn
An
RX
ISOLATION BARRIER
GNDA
GNDB
OUT1
RX
B1
RX
Bm-1
TX
Bm
INm
TX
Bn
INn
OUTm-1
图 10-2 CA-IS37xx 系列数字隔离器应用原理图
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
19
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
11. 封装信息
www.chipanalog.com
11.1. SOIC-16WB 宽体外形尺寸
下图说明了 CA-IS371x/2x 系列数字隔离器采用 SOIC-16WB 宽体封装大小尺寸图和建议焊盘尺寸图. 尺寸以毫米为
单位
10.40
10.20
0.60
1.27
9
16
2.00
7.60
7.40
10.50
10.10
9.30
PIN I ID
1
8
TOP VIEW
RECOMMENDED LAND PATTERN
1.07
0.97
2.35
2.25
2.65
0.43
0.35
1.27BSC
0.30
0.10
0.85
0.55
8°
0°
1.40REF
FRONT VIEW
20
LEFT-SIDE VIEW
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
www.chipanalog.com
11.2. SOIC8 窄体外形尺寸
下图说明了 CA-IS371x/2x 系列数字隔离器采用 SOIC-8 窄体封装大小尺寸图和建议焊盘尺寸图. 尺寸以毫米为单位
5.00
4.80
8
0.60
1.27
5
2.00
4.00
3.80
5.40
6.20
5.80
PIN I ID
1
4
TOP VIEW
RECOMMENDED LAND PATTERN
0.70 1.50
0.60 1.30
0.50
0.25
1.75
0.47
0.39
0.225
0.10
1.27BSC
8°
0°
0.80
0.50
1.05REF
FRONT VIEW
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
LEFT-SIDE VIEW
21
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
11.3. SOIC8 宽体 外形尺寸
www.chipanalog.com
下图说明了 CA-IS371x/2x 系列数字隔离器采用 SOIC-8 宽体封装大小尺寸图和建议焊盘尺寸图. 尺寸以毫米为单位
5.95
5.75
8
0.60
1.27
5
2.00
7.60
7.40
10.50
10.10
9.30
PIN I ID
1
4
TOP VIEW
RECOMMENDED LAND PATTERN
1.07
2.35
0.97
2.25
2.65
0.43
0.35
1.27BSC
FRONT VIEW
22
0.30
0.10
0.85
0.55
8°
0°
1.40REF
LEFT-SIDE VIEW
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 B
www.chipanalog.com
TAPE AND REEL INFORMATION
TAPE DIMENSIONS
REEL DIMENSIONS
A0
B0
K0
W
P1
Dimension designed to accommodate the component width
Dimension designed to accommodate the component length
Dimension designed to accommodate the component thickness
Overall width of the carrier tape
Pitch between successive cavity centers
QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE
*All dimensions are nominal
Device
Package
Type
Package
Drawing
Pins
SPQ
CA-IS3710LSR
CA-IS3710LWR
CA-IS3710HSR
CA-IS3710HWR
CA-IS3720LSR
CA-IS3720LGR
CA-IS3720LWR
CA-IS3720HSR
CA-IS3720HGR
CA-IS3720HWR
CA-IS3721LSR
CA-IS3721LGR
CA-IS3721LWR
CA-IS3721HSR
CA-IS3721HGR
CA-IS3721HWR
CA-IS3722LSR
CA-IS3722LGR
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
SOIC
S
W
S
W
S
G
W
S
G
W
S
G
W
S
G
W
S
G
8
16
8
16
8
8
16
8
8
16
8
8
16
8
8
16
8
8
5000
1200
5000
1200
5000
5000
1200
5000
5000
1200
5000
5000
1200
5000
5000
1200
5000
5000
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
Reel
Diameter
(mm)
330
330
330
330
330
330
330
330
330
330
330
330
330
330
330
330
330
330
Reel Width
W1 (mm)
A0
(mm)
B0
(mm)
K0
(mm)
P1
(mm)
W
(mm)
Pin1
Quadrant
12.4
16.4
12.4
16.4
12.4
16.4
16.4
12.4
16.4
16.4
12.4
16.4
16.4
12.4
16.4
16.4
12.4
16.4
6.5
10.8
6.5
10.8
6.5
6.5
10.8
6.5
6.5
10.8
6.5
6.5
10.8
6.5
6.5
10.8
6.5
6.5
5.4
10.7
5.4
10.7
5.4
10.7
10.7
5.4
10.7
10.7
5.4
10.7
10.7
5.4
10.7
10.7
5.4
10.7
2.1
2.9
2.1
2.9
2.1
2.9
2.9
2.1
2.9
2.9
2.1
2.9
2.9
2.1
2.9
2.9
2.1
2.9
8.0
12.0
8.0
12.0
8.0
12.0
12.0
8.0
12.0
12.0
8.0
12.0
12.0
8.0
12.0
12.0
8.0
12.0
12.0
24.0
12.0
24.0
12.0
24.0
24.0
12.0
24.0
24.0
12.0
24.0
24.0
12.0
24.0
24.0
12.0
24.0
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
Q1
23
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
修订版 C
CA-IS3722LWR
CA-IS3722HSR
CA-IS3722HGR
CA-IS3722HWR
24
www.chipanalog.com
SOIC
SOIC
SOIC
SOIC
W
S
G
W
16
8
8
16
1200
5000
5000
1200
330
330
330
330
16.4
12.4
16.4
16.4
10.8
6.5
6.5
10.8
10.7
5.4
10.7
10.7
2.9
2.1
2.9
2.9
12.0
8.0
12.0
12.0
24.0
12.0
24.0
24.0
Q1
Q1
Q1
Q1
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
CA-IS3710, CA-IS3720, CA-IS3721, CA-IS3722
www.chipanalog.com
修订版 B
重要通知和免责声明
Chipanalog 保留因技术革新而改变上述资料的权利
商标信息
Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。
http://www.chipanalog.com
Copyright © 2019, Chipanalog Incorporated
上海川土微电子有限公司
25
工商网监
湘ICP备2023018690号
